JPH04129432A - Aperture gate type unique word detection method - Google Patents

Aperture gate type unique word detection method

Info

Publication number
JPH04129432A
JPH04129432A JP2251112A JP25111290A JPH04129432A JP H04129432 A JPH04129432 A JP H04129432A JP 2251112 A JP2251112 A JP 2251112A JP 25111290 A JP25111290 A JP 25111290A JP H04129432 A JPH04129432 A JP H04129432A
Authority
JP
Japan
Prior art keywords
unique word
clock
aperture gate
signal
system clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2251112A
Other languages
Japanese (ja)
Inventor
Shigeru Hamada
茂 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2251112A priority Critical patent/JPH04129432A/en
Publication of JPH04129432A publication Critical patent/JPH04129432A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

PURPOSE:To improve the accuracy of synchronization maintenance by shifting a phase by a half clock only with respect to a system clock while an aperture gate signal is synchronized with the system clock. CONSTITUTION:A correlation detector 1 uses a burst clock in a satellite communication TDMA(Time Division Multiple Access) terminal station equipment, extracts a signal having a unique word pattern from a reception data by using a burst clock, and an AND gate 2 passes an output of the correlation detector 1 for a prescribed period specified by an aperture gate signal synchronously with the system clock used in a TDMA terminal station equipment. Then while the aperture gate signal is synchronously with the system clock, the phase is shifted by a half clock with respect to the system clock. Thus, the measured position of the unique word detection position required for synchronization maintenance is not biased to one value and the accuracy of the synchronization maintenance is improved.

Description

【発明の詳細な説明】 [概 要] アパーチャゲート式のユニークワード検出方式に関し、 システムクロックとアパーチャゲート信号との位相関係
を実運用に適するように工夫することにより、同期維持
に必要なユニークワード検出位置測定値が一方に偏るこ
とがないようにして、同期維持の精度を向上できるよう
にすることを目的とし、 衛星通信用のTDMA端局装置において、ユニークワー
ドを含む受信データとバーストクロックとの相関から得
た信号を、TDMA端局装置内で使用するシステムクロ
ックと同期するアパーチャゲート信号で規定される所要
の期間だけ通過させることにより、ユニークワードを検
出するアパーチャゲート式ユニークワード検出方式にお
いて、アパーチャゲート信号を、システムクロックと同
期させた状態で、システムクロックに対し半クロツクだ
け位相をシフトさせるように構成する。
[Detailed Description of the Invention] [Summary] Regarding the aperture gate type unique word detection method, by devising the phase relationship between the system clock and the aperture gate signal to be suitable for actual operation, the unique word detection method necessary for maintaining synchronization is achieved. The purpose is to prevent the detected position measurement value from being biased to one side and improve the accuracy of synchronization maintenance. In the aperture gate type unique word detection method, which detects a unique word by passing the signal obtained from the correlation of , the aperture gate signal is configured to be synchronized with the system clock and shifted in phase by a half clock with respect to the system clock.

[産業上の利用分野コ 本発明は、アパーチャゲート式のユニークワード検出方
式に関する。
[Industrial Application Field] The present invention relates to an aperture gate type unique word detection method.

一般に、衛星通信用のT D M A (Time D
ivision阿ultiple Access)端局
装置においては、受信データからユニークワード(UW
D)を検出して、同期の検出等を行なっている。
Generally, TDMA (Time D
ivision, the terminal station equipment extracts the unique word (UW) from the received data.
D) is detected to perform synchronization detection, etc.

しかるに、衛星通信では、静止衛星を介して信号の授受
を行なっているが、静止衛星といえども微小ながら移動
しているので、受信側で見掛は上距離が変動し、このた
めユニークワードをある決められた時間で検出すること
ができない。そこで、ユニークワードの検出にある時間
範囲を与え、この期間内にユニークワードが入っていれ
ば、これを検出できるようにしている。かかる手法をア
パーチャゲート式のユニークワード検出方式という。
However, in satellite communications, signals are sent and received via geostationary satellites, but even geostationary satellites move slightly, so the apparent distance on the receiving side fluctuates, which makes it difficult to use unique words. It cannot be detected at a certain fixed time. Therefore, a certain time range is given to unique word detection, and if a unique word is included within this period, it can be detected. Such a method is called an aperture gate type unique word detection method.

[従来の技術] 第6図は従来のアパーチャゲート式ユニークワード検出
方式を説明するためのブロック図であるが、この第6図
において、1は相関検出器で、この相関検出器1は、衛
星通信用のTDMA端局装置において、バーストクロッ
クを使用して、■チャネル、Qチャネル受信データI/
Qからユニクワードのパターンをもつ信号を取り出すも
のである。
[Prior Art] FIG. 6 is a block diagram for explaining a conventional aperture gate type unique word detection method. In FIG. 6, 1 is a correlation detector, and this correlation detector 1 is In TDMA terminal equipment for communication, using the burst clock, the ■ channel, Q channel receive data I/
This is to extract a signal having a unique word pattern from Q.

2A、2BはANDゲートで、これらのANDゲート2
A、2Bは、相関検出器1の出力を、このTDMA端局
装置内で使用するシステムクロックと同期するアパーチ
ャゲート信号で規定される所要の期間だけ通過させるも
のである。
2A and 2B are AND gates, and these AND gates 2
A and 2B allow the output of the correlation detector 1 to pass only for a required period defined by an aperture gate signal synchronized with the system clock used within this TDMA terminal equipment.

なお、システムクロックはフレーム信号に基づいてvC
O等の発振器4にて生成され、アパーチャゲート信号は
システムクロックに基づきタイミングジェネレータ5に
て生成される。
Note that the system clock is vC based on the frame signal.
The aperture gate signal is generated by a timing generator 5 based on the system clock.

3はクロック乗換回路で、このクロック乗換回路3は、
ANDゲート2Bを通過した信号についてバーストクロ
ックからシステムクロックに乗せ換えるためのものであ
る。
3 is a clock transfer circuit, and this clock transfer circuit 3 is
This is for transferring the signal that has passed through the AND gate 2B from the burst clock to the system clock.

このような構成により、衛星通信用のTDMA端局装置
において、相関検出器1にて、ユニークワードを含む受
信データI/Qとバーストクロックとの相関から得た信
号を、ANDゲート2A。
With such a configuration, in the TDMA terminal device for satellite communication, the correlation detector 1 receives a signal obtained from the correlation between the received data I/Q including the unique word and the burst clock, and the AND gate 2A.

2Bにて、TDMA端局装置内で使用するシステムクロ
ックと同期するアパーチャゲート信号で規定される所要
の期間だけ通過させることにより、ユニークワードが検
出されるが、ANDゲート2Aで得られたユニークワー
ドUWD1は、受信データI/Qをシステムクロックに
同期したものとさせるためのクロック乗換を行なうエラ
スティッククロククコンパータ(FCC)のライトリセ
ット信号として使用される。
At 2B, a unique word is detected by passing the aperture gate signal for a required period defined by an aperture gate signal synchronized with the system clock used in the TDMA terminal equipment, but the unique word obtained at AND gate 2A UWD1 is used as a write reset signal for an elastic clock converter (FCC) that performs clock switching to synchronize received data I/Q with the system clock.

また、ANDゲート2Bで得られたユニークワードUW
D2は、クロック乗換回路3で、システムクロックに同
期した状態にさせられて、同期検出・同期保護部へ送ら
れる。
Also, the unique word UW obtained by AND gate 2B
D2 is synchronized with the system clock by the clock transfer circuit 3 and sent to the synchronization detection/synchronization protection section.

ところで、第6図に示す回路構成において、アパーチャ
ゲート信号を基準として受信バースト位置が±4シンボ
ル前後に振った場合を考えると、アパーチャゲート信号
と相関検出器出力との時間関係は、バーストがアパーチ
ャゲート信号の前縁にかかる場合(第7図参照)、バー
ストがアパーチャゲート信号の後縁にかかる場合(第8
図参照)およびバーストがアパーチャゲート信号に収ま
る場合(第9図参照)の3通りの場合が考えられる。
By the way, in the circuit configuration shown in FIG. 6, if we consider a case where the received burst position fluctuates around ±4 symbols with the aperture gate signal as a reference, the time relationship between the aperture gate signal and the correlation detector output is When the burst falls on the leading edge of the gate signal (see Figure 7), when the burst falls on the trailing edge of the aperture gate signal (see Figure 8).
There are three possible cases: (see figure) and a case where the burst falls within the aperture gate signal (see figure 9).

まず、バーストがアパーチャゲート信号の前縁にかかる
場合は、第7図(a)〜(f)から明らかなように、−
3〜+4の範囲でのみ正常にユニークワードUWDI、
UWD2を検出していることがわかり、バーストがアパ
ーチャゲート信号の後縁にかかる場合およびバーストが
アパーチャゲート信号に収まる場合は、それぞれ第8図
(a)〜(f)および第9図(a)〜(f)から明らか
なように、−4〜+4の範囲で正常にユニークワードU
WDI、UWD2を検出していることがわかる。
First, if the burst is applied to the leading edge of the aperture gate signal, -
Normally unique word UWDI only in the range of 3 to +4,
It can be seen that UWD2 is detected, and when the burst falls on the trailing edge of the aperture gate signal and when the burst falls within the aperture gate signal, Figs. 8(a) to (f) and Fig. 9(a) respectively. As is clear from ~(f), the unique word U is successfully generated in the range of -4 to +4.
It can be seen that WDI and UWD2 are detected.

すなわち、ユニークワード検出信号(相関検出器量力)
がアパーチャゲート信号に比べて遅かった場合やユニー
クワード検出信号(相関検出器出力)がアパーチャゲー
ト信号内に収まっている場合は、ユニークワードを検出
することができるが、ユニークワード検出信号(相関検
出器出力)がアパーチャゲート信号に比べて早かった場
合は、アパーチャゲート内に相関検出器出力が多少なり
ともかかっていても、検出したとはみなさず、破棄して
いる。
That is, the unique word detection signal (correlation detector quantity)
If the unique word detection signal (correlation detector output) is slower than the aperture gate signal or if the unique word detection signal (correlation detector output) is within the aperture gate signal, the unique word can be detected. If the correlation detector output) is faster than the aperture gate signal, even if some correlation detector output is present within the aperture gate, it is not considered to have been detected and is discarded.

[発明が解決しようとする課題] したがって、上記の従来のアパーチャゲート式ユニーク
ワード検出方式では、同期維持に必要なユニークワード
検出位置測定値が一方に偏って測定されてしまうことに
なる。
[Problems to be Solved by the Invention] Therefore, in the conventional aperture gate type unique word detection method described above, the unique word detection position measurement value necessary for maintaining synchronization is biased to one side.

本発明は、このような課題に鑑み創案されたもので、シ
ステムクロックとアパーチャゲート信号との位相関係を
実運用に適するように工夫することにより、同期維持に
必要なユニークワード検出位置測定値が一方に偏ること
がないようにして、同期維持の精度を向上できるように
した、アパーチャゲート式ユニークワード検出方式を提
供することを目的としている。
The present invention was devised in view of these problems, and by devising the phase relationship between the system clock and the aperture gate signal to be suitable for actual operation, the unique word detection position measurement value necessary for maintaining synchronization can be obtained. It is an object of the present invention to provide an aperture gate type unique word detection method that can improve the accuracy of synchronization maintenance without being biased to one side.

[課題を解決するための手段] 第1図は本発明の原理ブロック図である。[Means to solve the problem] FIG. 1 is a block diagram of the principle of the present invention.

この第1図において、1は相関検出器で、この相関検出
器1は、衛星通信用のTDMA端局装置において、バー
ストクロックを使用して、受信データからユニークワー
ドのパターンをもつ信号を取り出すものである。
In this figure, 1 is a correlation detector, and this correlation detector 1 extracts a signal having a unique word pattern from received data using a burst clock in a TDMA terminal equipment for satellite communication. It is.

2はANDゲートで、このANDゲート2は、相関検出
器1の出力を、このTDMA端局装置内で使用するシス
テムクロックと同期するアパーチャゲート信号で規定さ
れる所要の期間だけ通過させるものである。
2 is an AND gate, and this AND gate 2 allows the output of the correlation detector 1 to pass for only the required period specified by the aperture gate signal synchronized with the system clock used in this TDMA terminal equipment. .

ところで、アパーチャゲート信号はシステムクロックに
対し半クロックだけ位相をシフトせしめられている。
By the way, the phase of the aperture gate signal is shifted by half a clock with respect to the system clock.

3はクロック乗換回路で、このクロック乗換回路3は、
ANDゲート2を通過した信号についてバーストクロッ
クからシステムクロックに乗せ換えるためのものである
3 is a clock transfer circuit, and this clock transfer circuit 3 is
This is for transferring the signal that has passed through the AND gate 2 from the burst clock to the system clock.

[作 用] 上述の本発明のアパーチャゲート式ユニークワード検出
方式では、アパーチャゲート信号を、システムクロック
と同期させた状態で、システムクロックに対し半クロッ
クだけ位相をシフトさせているので、バーストのエツジ
部がアパーチャゲート内に多少なりともかかつていれば
、ユニークワードを検出することができる。
[Function] In the aperture gate type unique word detection method of the present invention described above, the phase of the aperture gate signal is shifted by half a clock with respect to the system clock while being synchronized with the system clock. A unique word can be detected as long as the part is within the aperture gate.

[実施例] 以下1図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to one drawing.

第2図は本発明の一実施例を示すブロック図で、この第
2図に示す実施例においても、相関検出器1、ANDゲ
ート2A、2B、クロック乗換回路3をそなえている。
FIG. 2 is a block diagram showing one embodiment of the present invention, and the embodiment shown in FIG. 2 also includes a correlation detector 1, AND gates 2A and 2B, and a clock transfer circuit 3.

ここで、相関検出器1は、衛星通信用のTDMA端局装
置において、バーストクロックを使用して、■チャネル
、Qチャネル受信データI/Qからユニークワードのパ
ターンをもつ信号を取り出すもので、ANDゲート2A
、2Bは、相関検出器1の出力を、このTDMA端局装
置内で使用するシステムクロックと同期するアパーチャ
ゲート信号で規定される所要の期間だけ通過させるもの
で、クロック乗換回路3は、ANDゲート2Bを通過し
た信号についてバーストクロックからシステムクロック
に乗せ換えるためのものである。
Here, the correlation detector 1 extracts a signal having a unique word pattern from the received data I/Q of channel 1 and Q channel using a burst clock in a TDMA terminal equipment for satellite communication. Gate 2A
, 2B allows the output of the correlation detector 1 to pass through for a required period defined by an aperture gate signal synchronized with the system clock used in this TDMA terminal equipment, and the clock transfer circuit 3 is an AND gate. This is for transferring the signal that has passed through 2B from the burst clock to the system clock.

ところで、システムクロックはフレーム信号に基づいて
vCO等の発振器4にて生成され、アパーチャゲート信
号はシステムクロックに基づきタイミングジェネレータ
5にて生成されるが、更にタイミングジェネレータ5の
出力を、システムクロックを反転回路6にて反転させた
信号で、ラッチするフリップフロップ7が設けられてお
り、これによりこのフリップフロップ7の出力として、
システムクロックと同期した状態で、システムクロック
に対し半クロックだけ位相をシフトせしめられたアパー
チャゲート信号が得られるようになっている。なお、こ
の実施例では、アパーチャゲート信号の位相がシステム
クロックに対し0.5クロック分遅延せしめられている
Incidentally, the system clock is generated by an oscillator 4 such as a vCO based on a frame signal, and the aperture gate signal is generated by a timing generator 5 based on the system clock. A flip-flop 7 is provided which latches the signal inverted by the circuit 6, so that the output of the flip-flop 7 is as follows.
An aperture gate signal whose phase is shifted by half a clock with respect to the system clock is obtained while being synchronized with the system clock. In this embodiment, the phase of the aperture gate signal is delayed by 0.5 clock with respect to the system clock.

このような構成により、衛星通信用のTDMA端局装置
において、相関検出器1にて、ユニークワードを含む受
信データI/Qとバーストクロックとの相関から得た信
号を、ANDゲート2A。
With such a configuration, in the TDMA terminal device for satellite communication, the correlation detector 1 receives a signal obtained from the correlation between the received data I/Q including the unique word and the burst clock, and the AND gate 2A.

2Bにて、TDMA端局装置内で使用するシステムクロ
ックと同期するアパーチャゲート信号で規定される所要
の期間だけ通過させることにより、ユニークワードが検
出されるが、ANDゲート2Aで得られたユニークワー
ドUWD1は、エラスティッククロックコンバータのラ
イトリセット信号として使用される一方、ANDゲート
2Bで得られたユニークワードUWD2は、クロック乗
換回路3で、システムクロックに同期した状態にさせら
れて、同期検出・同期保護部へ送られる。
At 2B, a unique word is detected by passing the aperture gate signal for a required period defined by an aperture gate signal synchronized with the system clock used in the TDMA terminal equipment, but the unique word obtained at AND gate 2A UWD1 is used as a write reset signal for the elastic clock converter, while the unique word UWD2 obtained by the AND gate 2B is synchronized with the system clock by the clock transfer circuit 3, and is used for synchronization detection and synchronization. Sent to the Protection Department.

今、第2図に示す回路構成において、従来例の場合と同
様に、アパーチャゲート信号を基準として受信バースト
位置が±4シンボル前後に振った場合を考えると、アパ
ーチャゲート信号と相関検出器出力との時間関係は、や
はり従来と同様、バーストがアパーチャゲート信号の前
縁にかかる場合(第3図参照)、バーストがアパーチャ
ゲート信号の後縁にかかる場合(第4図参照)およびバ
ーストがアパーチャゲート信号に収まる場合(第5図参
照)の3通りの場合が考えられる。
Now, in the circuit configuration shown in Fig. 2, if we consider a case where the received burst position fluctuates around ±4 symbols with the aperture gate signal as a reference, as in the case of the conventional example, the aperture gate signal and the correlation detector output As before, the time relationship between the burst and the aperture gate signal is the same as in the past. There are three possible cases in which the signal falls within the signal range (see FIG. 5).

しかし、バーストがアパーチャゲート信号の前縁にかか
る場合は、第3図(a)〜(f)から明らかなように、
アパーチャゲート信号とバーストクロックとの位相ずれ
が0.5クロック以内であれば、−4〜+4の範囲で正
常にユニークワードUWDI、UWD2を検出できるこ
とがわかる。
However, if the burst falls on the leading edge of the aperture gate signal, as is clear from FIGS. 3(a) to (f),
It can be seen that if the phase shift between the aperture gate signal and the burst clock is within 0.5 clocks, the unique words UWDI and UWD2 can be normally detected in the range of -4 to +4.

なお、バーストがアパーチャゲート信号の後縁にかかる
場合(アパーチャゲート信号とバーストクロックとの位
相ずれが0.5クロック以内であることが必要である)
は、第4図(a)〜(f)から明らかなように、−4〜
+3の範囲で正常にユニークワードUWDIを検出し、
−4〜+4の範囲で正常にユニークワードUWD1を検
出していることがわかる。ここで、ユニークワードUW
D1は、エラスティッククロックコンバータのライトリ
セット信号として使用されるので、−4〜+3の範囲の
検出で十分である。
Note that when the burst is applied to the trailing edge of the aperture gate signal (the phase shift between the aperture gate signal and the burst clock must be within 0.5 clocks)
As is clear from Fig. 4(a) to (f), -4 to
Unique word UWDI is successfully detected in the range of +3,
It can be seen that the unique word UWD1 is normally detected in the range of -4 to +4. Here, the unique word UW
Since D1 is used as a write reset signal for the elastic clock converter, detection in the range of -4 to +3 is sufficient.

また、バーストがアパーチャゲート信号に収まる場合は
、第5図(a)〜(f)から明らかなように、従来と同
様、−4〜+4の範囲で正常にユニークワードUWDI
、UWD2を検出していることがわかる。
In addition, when the burst falls within the aperture gate signal, as is clear from FIGS. 5(a) to 5(f), the unique word UWDI is normally output in the range of -4 to +4, as in the past.
, UWD2 is detected.

すなわち1本実施例によれば、同期検出・同期保護のた
めに使用されるユニークワードUWD 2について言え
ば、ユニークワード検出信号(相関検出器出力)がアパ
ーチャゲート信号に比べて遅かった場合やユニークワー
ド検出信号(相関検出器出力)がアパーチャゲート信号
内に収まっている場合はもちろんのこと、ユニークワー
ド検出信号(相関検出器出力)がアパーチャゲート信号
に比べて早かった場合においても、アパーチャゲート内
に相関検出器出力が多少なりともかかつていれば(0,
5クロック以内の範囲でかかっていれば)、ユニークワ
ードUWD2を検出することができるものである。これ
により、ユニークワード検出位置測定値が一方に偏るこ
とがなくなり、同期維持の精度をおおいに向上すること
ができるのである。
In other words, according to this embodiment, regarding the unique word UWD 2 used for synchronization detection/synchronization protection, if the unique word detection signal (correlation detector output) is slower than the aperture gate signal, Not only when the word detection signal (correlation detector output) is within the aperture gate signal, but also when the unique word detection signal (correlation detector output) is earlier than the aperture gate signal, If the correlation detector output is somewhat different from (0,
(within a range of 5 clocks or less), the unique word UWD2 can be detected. This prevents the unique word detection position measurement value from being biased to one side, making it possible to greatly improve the accuracy of synchronization maintenance.

[発明の効果] 以上詳述したように、本発明のアパーチャゲート式ユニ
ークワード検出方式によれば、アパーチャゲート信号を
、システムクロックと同期させた状態で、システムクロ
ックに対し半クロックだけ位相をシフトさせることが行
なわれるので、ユニークワード検出位置測定値が一方に
偏ることがなくなり、同期維持の精度をおおいに向上で
きる利点がある。
[Effects of the Invention] As detailed above, according to the aperture gate type unique word detection method of the present invention, the phase of the aperture gate signal can be shifted by half a clock with respect to the system clock while being synchronized with the system clock. Since the unique word detection position measurement value is not biased to one side, there is an advantage that the accuracy of synchronization maintenance can be greatly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示すブロック図、第3〜5
図はいずれも本発明の一実施例の作用を説明する動作タ
イミング図、 第6図は従来例を示すブロック図、 第7〜9図はいずれも従来例の作用を説明する動作タイ
ミング図である。 図において、 1は相関検出器、 2.2A、2BはANDゲート、 3はクロック乗換回路、 4は発振器、 5はタイミングジェネレータ、 6は反転回路、 7はフリップフロップである。
Figure 1 is a block diagram of the principle of the present invention, Figure 2 is a block diagram showing an embodiment of the present invention, and Figures 3 to 5.
Each figure is an operation timing diagram explaining the operation of an embodiment of the present invention, FIG. 6 is a block diagram showing the conventional example, and FIGS. 7 to 9 are operation timing diagrams explaining the operation of the conventional example. . In the figure, 1 is a correlation detector, 2.2A and 2B are AND gates, 3 is a clock transfer circuit, 4 is an oscillator, 5 is a timing generator, 6 is an inversion circuit, and 7 is a flip-flop.

Claims (1)

【特許請求の範囲】 衛星通信用のTDMA端局装置において、ユニークワー
ドを含む受信データとバーストクロックとの相関から得
た信号を、該TDMA端局装置内で使用するシステムク
ロックと同期するアパーチャゲート信号で規定される所
要の期間だけ通過させることにより、該ユニークワード
を検出するアパーチャゲート式ユニークワード検出方式
において、 該アパーチャゲート信号を、該システムクロックと同期
させた状態で、該システムクロックに対し半クロックだ
け位相をシフトさせることを特徴とする、アパーチャゲ
ート式ユニークワード検出方式。
[Claims] In a TDMA terminal device for satellite communication, an aperture gate that synchronizes a signal obtained from a correlation between received data including a unique word and a burst clock with a system clock used in the TDMA terminal device. In an aperture gate type unique word detection method that detects the unique word by allowing the signal to pass for a required period specified by the signal, the aperture gate signal is synchronized with the system clock, and the aperture gate signal is synchronized with the system clock. An aperture gate type unique word detection method characterized by shifting the phase by half a clock.
JP2251112A 1990-09-20 1990-09-20 Aperture gate type unique word detection method Pending JPH04129432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2251112A JPH04129432A (en) 1990-09-20 1990-09-20 Aperture gate type unique word detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2251112A JPH04129432A (en) 1990-09-20 1990-09-20 Aperture gate type unique word detection method

Publications (1)

Publication Number Publication Date
JPH04129432A true JPH04129432A (en) 1992-04-30

Family

ID=17217833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2251112A Pending JPH04129432A (en) 1990-09-20 1990-09-20 Aperture gate type unique word detection method

Country Status (1)

Country Link
JP (1) JPH04129432A (en)

Similar Documents

Publication Publication Date Title
US6483856B1 (en) GPS synchronized data communications link
US6297702B1 (en) Phase lock loop system and method
JPS62214739A (en) Synchronization control system
US5613195A (en) Burst output timing control system in satellite communication system
US4100531A (en) Bit error rate measurement above and below bit rate tracking threshold
JPH03153145A (en) Carrier recovery system
EP0199448A2 (en) Frequency and phase error determination apparatus
GB1299705A (en) Improvements in or relating to synchronising satellite communication systems
US4807257A (en) Apparatus for the regeneration of channel-clock information in synchronous data transmission and data-recovery circuit arrangement comprising such apparatus
EP0049952B1 (en) Synchronizing circuit
US7123675B2 (en) Clock, data and time recovery using bit-resolved timing registers
US6219395B1 (en) Phase alignment of frames in computer telephony busses
US5321727A (en) Signal phasing arrangement in a system for doubling the digital channel
JPH04129432A (en) Aperture gate type unique word detection method
EP0319186B1 (en) Synchronization failure detection
CA1169945A (en) Apparatus for synchronizing a binary date signal
US6023768A (en) Phase locked distributed time reference for digital processing and method therefor
JP2626905B2 (en) Mobile radio equipment
KR960012857A (en) Data communication system with time synchronization
JPS6012850B2 (en) Sampling time synchronization method
US4470148A (en) Satellite-receiver time division multiple-access burst duration and guard space monitor
US4327442A (en) Clock recovery device
JPH1098763A (en) Method and circuit for synchronizing pilot signal between base stations
JPS596642A (en) Synchronizing method of mobile communication satellite
KR100726586B1 (en) Method of synchronizing visual data in transmission system