JPH04109449A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は制御装置に関し、より具体的には、例えばＶＴ
Ｒのドラム・モータのように複数の被制御状態又は負荷
状態を持つ手段を制御する装置に関する。

［従来の技術］ 従来、回転ヘッド式のビデオ・テープ・レコーダの回転
ドラムを回転するドラム・モータを制御するドラム・サ
ーボ回路では、回転ドラムの回転検出信号であるＦＧ倍
信号周波数電圧変換して得られる速度エラー信号と、定
常状態における回転ドラムの負荷トルクに応じて決定さ
れる基準参照電圧とを比較し、その差信号により回転ド
ラムの回転速度を制御していた。このようにして定常状
態での速度定常偏差を小さくでき、更に、同様な方法で
回転位相制御を行なうことにより位相の定常偏差を小さ
くできる。

力で また、近年、このような制御をマイクロンコンピュータ
のソフトウェア制御により実現されるようになった。マ
イクロコンピュータを用いたドラム・サーボ回路では、
ＦＧ倍信号よる速度データとその目標速度との差に応じ
て補正値を加減算し、この補正値を速度データに加算し
、位相制御状態では更に位相データを加算して速度制御
信号を形成し、例えばこれをパルス幅変調してモータ駆
動回路に印加するようにしていた。

［発明が解決しようとする課題］ このようなドラム・サーボ系では、例えばキャプスタン
・モータの停止状態である記録ポーズ状態から、キャプ
スタン回転（テープ走行）状態である記録状態に移行す
る際、テープ走行によるドラム・モータの負荷の増加に
よって、ドラム・サーボ系の位相制御目標である垂直同
期信号ＶｓｙｎｃとドラムＰＧ信号との間の位相差が目
標値に対して一旦ずれ、その後上記補正値の加減算によ
り次第に目標値に近付くように制御される。従って、ド
ラムの位相ずれが解消されるまでは、記録状態に移行で
きず、強制的に記録状態に移行すれば、ドラムと垂直同
期信号との位相ずれを残したまま記録を行なってしまう
という問題点がある。

本発明は、このような問題点を解消する制御装置を提示
することを目的とする。

［課題を解決するための手段］ 本発明に係る制御装置は、複数の制御状態を具備する被
制御装置の動作状態の測定値を、当該測定値とその目標
値との差に応じて逐次的に調整される補正値により補正
して得られる制御値により当該被制御装置を目標状態に
制御する制御装置であって、当該被制御装置の制御状態
の変更に際して当該補正値を制御状態の移行に対応して
一時退避するメモリ手段を設けたことを特徴とする。

また第２の発明に係る制御装置は、複数の制御状態を具
備する被制御装置の制御装置であって、ディジタル・フ
ィルタ回路を含み、そのディジタル・フィルタ回路の遅
延要素の値を制御状態の移行に対応して一時退避するメ
モリ手段を設けたことを特徴とする。

［作用］ 上記補正値は、被制御装置の制御状態のばらつき及びそ
の経時変化に応じた値であり、制御状態の変更に際して
この補正値を上記メモリ手段に退避し、制御状態の復帰
時に元に戻すことにより、迅速且つスムーズに目標状態
に制御できるようになる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

先ず、定常偏差をゼロに近づける帰還ループによる速度
制御をマイクロコンピュータにより実現する場合の速度
制御データの演算手順を簡単に説明する。下記式は、速
度制御データを求める演算式を示す。

Ｔ　Ｆ（１＝　ｔｌｔ＋−＋　　　　　　　　　　（１
）Ｖｃｔｌ＝　Ｔ　ｙｃ　−Ｖｒｅｆ　　　　　　　　
　（２）但し、ＴＦＧはＦＧ倍信号周期データ、１．は
ＦＧパルスの立上がり時刻、ｊ＋−１は１つ前のＦＧパ
ルスの立上がり時刻、Ｖｃｔｌは速度制御データ、Ｖｒ
ｅｆは目標速度を得るための補正データである。得られ
た速度制御データＶｃｔｌを出力する度に、現在のモー
タ速度が目標速度より遅い場合には、上記補正データＶ
ｒｅｆを１加算し、逆に、現在のモータ速度が目標速度
より速い場合には、上記補正データＶｒｅｆを１減算す
ることにより、次第に、負荷トルクの如何に関わらす、
制御対称のモータの回転速度を目標値に近づけ、その目
標値に維持できる。

第１図は、ＶＴＲのドラム制御及びキャプスタン制御に
適用した本発明の一実施例の構成ブロック図を示す。第
１図において、１０は磁気テープ、１２は回転ヘッドを
装備したドラム、１４はトラム・モータ、１６は磁気テ
ープ１０を走行させるためのキャプスタン、１８はキャ
プスタン１６との間に磁気テープ１０を挟み込むピンチ
・ローラ、２０はキャプスタン・モータ、２２はドラム
１２の回転速度を示すＦＧ倍信号び回転位相を示すＰＧ
倍信号並びにキャプスタン１６の回転速度を示すＦＧ倍
信号増幅するアンプ、２４はドラム・モータ１４を駆動
するモータ駆動回路、２６はドラム１２のＦＧ倍信号ら
、ドラム１２の回転速度を示す電圧信号を発生するＦ−
Ｖ変換器、２８は記録するビデオ信号のコンポジット同
期信号から垂直同期信号を分離する垂直同期分離回路、
３０は、ドラムＰＧ信号と垂直同期分離回路２８からの
垂直同期信号との位相差を示す電圧信号（位相差信号）
を出力するＰ−〜！変換器、３２は位相制御ループの位
相補償回路である。

３４は、詳細は後述するが、Ｆ−Ｖ変換器２６の出力デ
ータと目標速度データとの比較結果、及び位相補償回路
３２の出力と目標位相データとの比較結果に従い内部レ
ジスタの補正値を加減算し、得られた補正値を出力する
演算回路、３６は演算回路３４で得られた補正値を一時
的に保存するためのメモリ、３８は、Ｆ−Ｖ変換器２６
の出力データに、演算回路３４から出力される補正値を
加算する加算器、４０は加算器３８の出力に位相補償回
路３２の出力を加算する加算器、４２は、加算器４０の
出力をパルス幅変調するパルス幅変調回路である。

４４はキャプスタン・モータ２０を駆動するモータ駆動
回路、４６はキャプスタン・モータ２０のＦＧ倍信号ら
、キャプスタン・モータ２０の回転速度を示す電圧信号
を発生するＦ−Ｖ変換器、２８は位相基準パルスを発生
する発振器、４９は、キャプスタンＦＧ信号を１／Ｎ分
周する分周器、５０は発振器２８からの位相基準パルス
と、分局器４９の出力信号との位相差を示す電圧信号（
位相差信号）を出力するＰ−Ｖ変換器、５２は位相制御
ループの位相補償回路、５４は演算回路３４と同様の演
算回路、５６はメモリ３６と同様のメモリ、５８はＦ−
Ｖ変換器４６の出力データに、演算回路５４からの補正
値を加算する加算器、６０は、加算器５８の出力に位相
補償回路５２の出力を加算する加算器、６２は加算器６
０の出力をパルス幅変調するパルス幅変調回路である。

６４は演算回路３４，５４、メモリ３６．５６及びＰ−
Ｖ変換器３０．５０を制御する制御回路である。制御回
路６４は、ドラム速度及びキャプスタン速度が目標値近
傍に到達したことを検出した後に、Ｐ−Ｖ変換器３０．
５０を動作状態にする。

第１図において、破線で囲んだ部分を、マイクロコンピ
ュータにより実現することかできる。

次に、ドラム制御系の動作を説明する。先ず、第２図及
び第３図を参照して、基本的な速度制御及び位相制御を
説明する。第２図はドラム速度制御のフローチャートを
示し、第３図は位相制御のフローチャートを示す。本実
施例では、ドラムＦＧ信号の立上がりエツジにより割込
みが発生し、第２図に示すフローに従って速度制御が行
なわれて、ドラム・モータ速度制御信号か出力され、ま
た、ドラムＰＧ信号の立上がりエツジより割込みか発生
し、第３図に示すフローに従って位相制御が行なわれて
、ドラム・モータ速度制御信号が出力される。第２図に
示す速度制御フローの際には、その前に得られた位相制
御データを用いてドラム・モータ速度制御信号を形成し
、第３図に示す位相制御フローの際には、その前に得ら
れた速度制御データを用いてドラム・モータ速度制御信
号を形成する。

第２図を説明する。先ず、ドラムＦＧ信号の立上がりに
より第２図の割込み処理がスタートし、Ｆ−Ｖ変換器１
４は、前のＦＧパルスの立上がり時刻からの時間により
ＦＧパルスの周期を決定し、ドラム１２の回転速度を示
す電圧信号を出力する（Ｓｌ）。位相制御フラグにより
、位相制御か開始されているか否かを調べる（Ｓ２）。

位相制御フラグ≠１、即ち位相制御が開始されていなけ
れば、ドラム速度が速度目標範囲内か否かを調べ（Ｓ３
）、目標範囲内であれば、位相制御を開始するために位
相制御フラグを１にしくＳ４）、目標範囲内でなければ
、目標速度より遅いとき演算回路３４の内部レジスタの
補正値に２を加算しくＳ５．６）、目標速度より遅くな
いとき当該補正値から２を減算する（Ｓ５，７）。

既に位相制御が開始されている場合（Ｓ２）、及びＳ４
，６．７の処理後、加算器３８により演算回路３４の補
正値とＦ−Ｖ変換器１４の出力とを加算する（Ｓ８）。

位相制御が開始されている場合（即ち、位相制御フラグ
＝１）には（Ｓ９）、更に、加算器４０により位相制御
データ（位相補償回路３２の出力）を加算する（ＳＩＯ
）。パルス幅変調回路４２は、このようにして得られた
速度制御信号をパルス幅変調してモータ駆動回路２４に
出力する（Ｓｌｌ）。

要約すると、位相制御が開始されていない段階では、演
算回路３４は、ＦＧ倍信号割込みの都度、ドラム１２の
回転速度が目標速度に比へて大きいか小さいかに応じて
、内部レジスタの補正値を減算又は加算する。この加減
算により、補正値は、目標速度に対してトラム１２の負
荷に応じたモータ駆動電圧を与えるような値に調整され
る。検出したドラム速度信号にその補正値を加算して速
度制御信号を形成し、当該速度制御信号をパルス幅変調
してモータ駆動回路２４に印加する。位相制御が開始さ
れた後は、補正値の加減算は行なわれず、位相制御デー
タ（即ち、位相補償回路３２の出力）も加算されて速度
制御信号か形成される。

第３図により位相制御ルーチンを説明する。先ず、位相
制御を行なうか否かを確認するために位相制御フラグが
１か否かを調べ（Ｓ２１）、位相制御フラグが１でない
場合には、位相制御データをＯ（即ち、加算器４０を単
に、加算器３８の出力を通過させる状態）にして、リタ
ーンする（Ｓ２２〕。位相制御フラグが１のとき（Ｓ２
１）、Ｐ−Ｖ変換器３０か、ＰＧパルスと垂直同期分離
回路２８により分離された垂直同期信号との位相差を示
す電圧信号を発生しく５２３）、位相補償回路３２が位
相補償する（Ｓ　２４）。演算回路３４は、位相補償回
路３２から出力される位相制御データから、現在の位相
か目標位相より小さいか否かを調べ（Ｓ２５）、小さい
場合には補正値に１を加算しく５２６）、大きい場合に
は補正値から１を減算する（Ｓ　２７）。加算器３８．
４０において、このように加減算した補正値に、第２図
のフローで得た速度制御データ（Ｆ−Ｖ変換器２６の出
力）、及び位相制御データ（位相補償回路３２の出力）
を加算しくＳ２８．２９）、速度制御信号としてパルス
幅変調回路４２に印加する。

第２図及び第３図に示す速度制御及び位相制御方式では
、ドラム１２の回転の測定値の補正値を、ドラム１２の
個々の負荷状態に応じて切り換える必要がなくなるが、
ドラム１２の回転が目標の定常状態に到達するまでに時
間がかかるという欠点がある。これに対しては、各モー
ド（又は負荷）に応じた標準的な補正値を予め測定して
おき、モード変化、即ち負荷の変化に応じて標準の補正
値を初期値としてプリセットするようにした構成も考え
られるが、個々の装置の負荷の違いや経時的な負荷の変
動に対応しにくいという欠点がある。

そこで本実施例では、モード変更の際に、変更前の補正
値を演算回路３４からメモリ３６に退避し、モード復帰
した時に、メモリ３６の補正値を演算回路３４の内部レ
ジスタにロードするようにした。

例えば、記録モード、記録ポーズ・モード及び記録モー
ドというモード変化を考える。第４図にそのフローチャ
ートを示す。記録ポーズの指示入力があると（Ｓ４１）
、制御回路６４は、演算回路３４の補正値をメモリ３６
にセーブしく５４２）、キャプスタン１６を停止して記
録ポーズ・モードにする（Ｓ　４３）。記録開始を指示
する記録トリガ入力があると（Ｓ４４）、制御回路６４
は、先にメモリ３６に退避した補正値を演算回路３４の
内部レジスタに戻しく５４５）、キャプスタン１６を回
転させ（Ｓ４６）、以後、当該内部レジスタの補正値を
使って第２図及び第３図による速度制御及び位相制御を
行なう。

上記構成により、記録スタート時のドラム位相制御系に
おける位相ずれの解消時間を大幅に短縮できる。また、
ドラム・モータの負荷のばらつきや経時変化にも極めて
強力なサーボ系を構築できる。メモリ３６には、各動作
モードにおける定常的な補正値を別々に記憶する記憶エ
リアを設けておくのがよい。なお、マイクロフンピユー
タのリセット時には、制御回路６４から演算回路に初期
値としての補正値をロードするが、メモリ３６に記憶値
がある場合にはメモリ３６からロードしてもよい。

キャプスタン１６の制御についても、同様に、モード変
化の際に、演算回路５４の補正値をメモリ５６に退避し
、モード復帰時に演算回路５４に戻すようにしている。

ＶＴＲのテープ走行時とテープ停止時との間でのモード
変化を例に説明したが、勿論、テープの定常走行速度（
通常再生）と高速走行速度（高速再生）との間でのモー
ド変化や、テープ走行方向の変更時にも適用できる。

また本発明は、ＶＴＲに限らす、速度、位相、ゲイン、
サンプル周波数等に関して複数の制御状態を具備する被
制御装置を帰還制御する場合一般に適用できる。即ち、
被制御装置の動作状態の測定値を補正する補正値を一時
退避するメモリを設けることで、動作状態の移行をスム
ーズに行なえるようになる。

本実施例では、動作状態の測定値とその目標値との差に
よって補正される補正値を退避したが、制御装置内の制
御特性を決定する要素としてディジタル・フィルタを用
いた場合などでは、そのディジタル・フィルタにおける
遅延要素に相当する係数値を退避させても、同様の効果
を得られる。

［発明の効果コ 以上の説明から容易に理解できるように、本発明によれ
ば、動作状態の変更に対して被制御装置を迅速に目標状
態に制御できるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
速度制御の基本フローチャート、第３図は位相制御の基
本フローチャート、第４図はモート変更時の補正値を取
扱いを示すフローチャートである。 １０：磁気テープ　１２ニドラム　１４．ドラム・モー
タ　１６：キャプスタン　１８：ピンチ・ローラ　２０
：キャプスタン・モータ　２２：アンプ　２４：モータ
駆動回路　２６：Ｆ−Ｖ変換器　２８：垂直同期分離回
路　３０：Ｐ−Ｖ変換器　３２：位相補償回路　３４：
演算回路　３６：メモリ　３８，４０：加算器　４２：
パルス幅変調回路　４４：モータ駆動回路　４６：Ｆ−
Ｖ変換器　２８：発振器　４９：分周器　５０：Ｐ−■
変換器　５２：位相補償回路　５４：演算回路　５６：
メモリ　５８，６０：加算器　６２：パルス幅変調回路
　６４：制御回路 ゛（−ン 第１図 第 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）複数の制御状態を具備する被制御装置の動作状態
   の測定値を、当該測定値とその目標値との差に応じて逐
   次的に調整される補正値により補正して得られる制御値
   により当該被制御装置を目標状態に制御する制御装置で
   あって、当該被制御装置の制御状態の変更に際して当該
   補正値を制御状態の移行に対応して一時退避するメモリ
   手段を設けたことを特徴とする制御装置。
2. （２）複数の制御状態を具備する被制御装置の制御装置
   であって、ディジタル・フィルタ回路を含み、そのディ
   ジタル・フィルタ回路の遅延要素の値を制御状態の移行
   に対応して一時退避するメモリ手段を設けたことを特徴
   とする制御装置。