JPH04104630A - Channel editer - Google Patents
Channel editerInfo
- Publication number
- JPH04104630A JPH04104630A JP22114190A JP22114190A JPH04104630A JP H04104630 A JPH04104630 A JP H04104630A JP 22114190 A JP22114190 A JP 22114190A JP 22114190 A JP22114190 A JP 22114190A JP H04104630 A JPH04104630 A JP H04104630A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- time switch
- main signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 6
- 241000091790 Cocoa necrosis virus Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回線編集装置に関し、特二二回線試験のため
に試験用信号を挿入し、分離する部分二二関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line editing device, and relates to a part 22 for inserting and separating a test signal for special line testing.
従来の回線編集装置の一例を第２図に示す。入力回路２
０１〜２ＯｎはＰＣＭ信号である人力データＤ１１〜Ｄ
１ｎを受信し、時間スイッチ（ＴＳＷ）２００に出力す
る。時間スイッチ２００は、メモリ回路（ＭＥＭ）２０
６が記憶する回線設定情報にもとづいて、入力回路２０
１〜２Ｏｎから受は取ったデータのタイムスロットごと
の入れ替えにより回線編集を行い、結果を出力回路３０
１〜３０ｎに出力する。An example of a conventional line editing device is shown in FIG. Input circuit 2
01~2On are human power data D11~D which are PCM signals
1n and outputs it to the time switch (TSW) 200. The time switch 200 is a memory circuit (MEM) 20
Based on the line setting information stored in the input circuit 20
The receiver edits the line by replacing the data received from 1 to 2 On for each time slot, and outputs the result to the output circuit 30.
Output to 1 to 30n.
出力回路３０１〜３０ｎは時間スイッチ２００から受は
取ったデータをそれぞれ出力データＤＯＩ〜Ｄ。The output circuits 301-30n receive the data from the time switch 200 as output data DOI-D, respectively.
ｎとして出力する。Output as n.
ＣｏＮＶ回路（Ｄ／Ｉ Ｃ０ＮＶ）２０５と警報検出
回路（ＡＬＭ ＤＥＴ）２０４とは回線試験回路を構
成している。そしてＣＯ，ＮＶ回路２０５は試験用デー
タを生成し、挿入データ（インサートデータ）ＩＮＳと
して時間スイッチ２００で主信号系データに挿入、すな
わち多重し、また逆に時間スイッチ２００からの主信号
系データより試験用データを分離テ゛−タ（ドロンツブ
データ）ＤＲＯＰとして分離する。ここで試験用データ
の挿入に使用された主信号系データのタイムスロットは
強制閉塞され、それらの制御情報はステータスビットを
用いて制御される。警報検出回路２０４はＣｏＮＶ回路
２０５が分離した試験用データより警報検出を行い、装
置の障害を察知して警報信号ＡＬＭを出力する。The CoNV circuit (D/I CONV) 205 and the alarm detection circuit (ALM DET) 204 constitute a line test circuit. Then, the CO, NV circuit 205 generates test data and inserts it as insert data (INS) into the main signal data from the time switch 200, that is, multiplexes it, and conversely from the main signal data from the time switch 200. Separate the test data as separate data (DROP data). Here, the main signal system data time slots used for inserting the test data are forcibly blocked, and their control information is controlled using status bits. The alarm detection circuit 204 performs alarm detection from the test data separated by the CoNV circuit 205, detects a failure in the device, and outputs an alarm signal ALM.
〔発明が解決しようとする課題］
このように従来の回線編集装置では、障害検出のために
主信号系データに試験用データが挿入されるので、試験
用データが挿入された２ＭＰＣＭ信号のタイムスロット
は回線使用中と同じ扱いとなり、そのタイムスロットは
データ伝送には使用できないという欠点があった。[Problems to be Solved by the Invention] As described above, in the conventional line editing device, test data is inserted into the main signal system data for fault detection, so the time slot of the 2MPCM signal into which the test data is inserted is This has the disadvantage that the time slot is treated as if the line is in use, and that time slot cannot be used for data transmission.
また、試験用データの挿入／分離のためには入力回路の
入力タイムスロットを知っておかねばならず、そのため
ＣｏＮＶ回路が必要となり、また警報検出回路も必要と
なるので、装置の構成が複雑になるという欠点もあった
。Furthermore, in order to insert/separate test data, it is necessary to know the input time slot of the input circuit, which requires a CoNV circuit and an alarm detection circuit, making the device configuration complicated. There was also a drawback.
本発明の目的は、このような欠点を除去し、２ＭＰＣＭ
信号のすべてのタイムスロットを主信号系データの伝送
に使用でき、しかも装置の構成が簡素な回線編集装置を
提供することにある。The purpose of the present invention is to eliminate such drawbacks and to
To provide a line editing device which can use all time slots of a signal for transmitting main signal data and has a simple configuration.
第１の発明による回線編集装置は、
マルチフレーム構成の２ Ｍ Ｐ ＣＭディジタル信号
を受信じて主信号系データを出力し、前記ＰＣＭディジ
タル信号のステータスビットをタイムスロットごとのチ
ャフルデータと同じ形に展開するデコーダを備え、この
デコーダの出力データに試験用データを多重し、シグナ
リングデータとして出力する所定数の入力回路と、
前記入力回路が出力する前記主信号系データおよび前記
シグナリングデータのタイムスロットことの入れ替えを
行う時間スイッチと、
回線設定情報を記憶して、前記時間スイッチによる前記
データの入れ替えを行うために必要な設定データを前記
時間スイッチに出力するメモリ回路とを備えたことを特
徴とする。A line editing device according to a first invention receives a 2MP CM digital signal having a multi-frame configuration, outputs main signal system data, and converts the status bits of the PCM digital signal into the same format as chaffle data for each time slot. a predetermined number of input circuits that multiplex test data on the output data of the decoder and output it as signaling data; and time slots for the main signal system data and the signaling data output by the input circuits. and a memory circuit that stores line setting information and outputs setting data necessary for the time switch to change the data to the time switch. do.
第２の発明による回線編集装置は、
主信号系データおよびシグナリングデータのタイムスロ
ットごとの入れ替えを行い、その結果としての主信号系
データおよびシグナリングデータを出力する時間スイッ
チと、
回線設定情報を記憶して、前記時間スイッチによる前記
データの入れ替えを行うために必要な設定データを前記
時間スイッチに出力するメモリ回路と、
前記時間スイッチが出力する前記主信号系データを受信
して回線編集装置としての出力データを出力し、前記時
間スイッチが出力する前記シグナリングデータを受信し
て試験用データを分離し、所定の警報信号を出力する所
定数の出力回路を備えたことを特徴とする。A line editing device according to a second invention includes a time switch for exchanging main signal data and signaling data for each time slot and outputting the resulting main signal data and signaling data, and storing line setting information. a memory circuit that outputs setting data necessary for replacing the data by the time switch to the time switch; and a memory circuit that receives the main signal system data output from the time switch and outputs it as a line editing device. The apparatus is characterized in that it includes a predetermined number of output circuits that output data, receive the signaling data output by the time switch, separate test data, and output a predetermined alarm signal.
［実施例２ 次に本発明の実施例について図面を参照して説明する。[Example 2 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、第１および第２の発明による回線編集装置の
一実施例を示すブロック図である。この装置は第１の発
明に特に関連する部分として入力回路１１〜１ｎを備え
ている。これら入力回路１１〜１ｎはそれぞれマルチフ
レーム構成の２ＭＰＣＭディジタル信号である入力デー
タＤＩｌ〜Ｄｌｎを受信して主信号系データを出力し、
また前記ＰＣＭディジタル信号のステータスビットをタ
イムスロットごとのチャネルデータと同じ形に展開する
デコーダを備え、このデコーダの出力データに試験用デ
ータを多重し、シグナリングデータとして出力する。時
間スイッチ２は、入力回路１１〜１ｎが出力する主信号
系データおよびシグナリングデータのタイムスロットご
との入れ替えを行い、メモリ回路４は、回線設定情報１
０５を記憶し、時間スイッチ２による上記データの入れ
替えを行うために必要な設定情報１０６を時間スイッチ
２に出力する。FIG. 1 is a block diagram showing an embodiment of a line editing device according to the first and second inventions. This device includes input circuits 11 to 1n as parts particularly related to the first invention. These input circuits 11 to 1n each receive input data DIl to Dln, which are 2MPCM digital signals having a multi-frame configuration, and output main signal system data.
It also includes a decoder that develops the status bits of the PCM digital signal into the same form as the channel data for each time slot, multiplexes test data on the output data of this decoder, and outputs the resultant signal as signaling data. The time switch 2 replaces the main signal data and signaling data output by the input circuits 11 to 1n for each time slot, and the memory circuit 4 replaces the line setting information 1.
05, and outputs setting information 106 necessary for the time switch 2 to replace the above data to the time switch 2.
出力回路３１〜３ｎは第２の発明に特に関連する部分で
あり、時間スイッチ２が出力する主信号系データを受信
して回線編集装置としての出力データＤ０１〜Ｄｏｎを
出力し、時間スイッチ２が出力するシグナリングデータ
を受信して試験用データを分離し、所定の警報信号ＡＬ
Ｍ１〜Ａ Ｌ Ｍ ｎを出力する。The output circuits 31 to 3n are parts particularly related to the second invention, and receive the main signal system data output by the time switch 2 and output output data D01 to Don as a line editing device. Receives the signaling data to be output, separates the test data, and outputs a predetermined alarm signal AL.
Output M1 to ALMn.
次に入力回路１１と出力回路３１とを例にとり動作を説
明する。入力回路１１は、マルチフレーム構成の２ＭＰ
ＣＭディジタル信号である入力データＤ１１を受信して
主信号系データ１０１を時間スイッチ２に出力する。一
方、入力回路１１のデコーダは、ＰＣＭディジタル信号
のステータスビットをタイムスロットごとのチャネルデ
ータと同じ形に展開する。入力回路１１はこのデコーダ
の出力データに試験用データ（インサートデータ）を多
重し、シグナリングデータ１０２として時間スイッチ２
ｃこ出力する。時間スイッチ２は、入力回路１１がら主
信号系データ１０１およびシグナリングデータ１０２を
受は取るとそのタイムスロットごとの入れ替えを、メモ
リ回路４からの設定データ１０６にもとづいて行う。出
力回路３１は、時間スイノヂ２が出力する主信号系デー
タ１０３を受信して回線編集装置としての出力データＤ
０１を出力する。また出力回路３１は、時間スイッチ２
が出力するシグナリングデータ１０４を受信し、入力回
路１１で挿入された試験用データを分離して警報検出を
行い、障害を察知した場合にはそのことを示す警報信号
ＡＬＭＩを出力する。Next, the operation of the input circuit 11 and the output circuit 31 will be explained by taking the input circuit 11 and the output circuit 31 as examples. The input circuit 11 has a 2MP multi-frame configuration.
It receives input data D11, which is a CM digital signal, and outputs main signal system data 101 to time switch 2. On the other hand, the decoder of the input circuit 11 develops the status bits of the PCM digital signal into the same form as channel data for each time slot. The input circuit 11 multiplexes test data (insert data) onto the output data of this decoder and sends it to the time switch 2 as signaling data 102.
Output c. The time switch 2 receives the main signal system data 101 and the signaling data 102 from the input circuit 11 and replaces them for each time slot based on the setting data 106 from the memory circuit 4. The output circuit 31 receives the main signal system data 103 output from the time switch 2 and outputs the output data D as a line editing device.
Outputs 01. Further, the output circuit 31 is connected to the time switch 2
receives the signaling data 104 output by the input circuit 11, separates the test data inserted by the input circuit 11, performs alarm detection, and when a fault is detected, outputs an alarm signal ALMI indicating the fault.
以上説明したように第１の発明による回線編集装置は、
マルチフレーム構成の２ＭＰＣＭディジタル信号を受信
して主信号系データを出力し、ＰＣＭディジタル信号の
ステータスビットをタイムスロットごとのチャネルデー
タと同じ形に展開するデコーダを備え、このデコーダの
出力データに試験用データを多重し、シグナリングデー
タとして出力する所定数の入力回路と、入力回路が出力
する主信号系データおよびシグナリングデータのタイム
スロットごとの入れ替えを行う時間スイッチと、回線設
定情報を記憶して、時間スイッチによるデータの入れ替
えを行うために必要な設定データを時間スイッチに出力
するメモリ回路とを備えている。As explained above, the line editing device according to the first invention is
It is equipped with a decoder that receives a 2MPCM digital signal with a multi-frame configuration, outputs main signal system data, and expands the status bits of the PCM digital signal into the same form as the channel data for each time slot. A predetermined number of input circuits that multiplex data and output it as signaling data, a time switch that exchanges the main signal data and signaling data output by the input circuits for each time slot, and a time switch that stores line setting information and The device includes a memory circuit that outputs setting data necessary for exchanging data using the switch to the time switch.
また、第２の発明による回線編集装置は、主信号系デー
タおよびシグナリングデータのタイムスロ・ノドごとの
入れ替えを行い、その結果としての主信号系データおよ
びシグナリングデータを出力する時間スイッチと、回線
設定情報を記憶して、時間スイッチによるデータの入れ
替えを行うために必要な設定データを時間スイッチに出
力するメモリ回路と、時間スイッチが出力する主信号系
ブタを受信して回線編集装置としての出力データを出力
し、時間スイッチが出力するシグナリングデータを受信
して試験用データを分離し、所定の警報信号を出力する
所定数の出力回路を備えている。Further, the line editing device according to the second invention includes a time switch for exchanging main signal system data and signaling data for each time slot/node and outputting the resulting main signal system data and signaling data, and line setting information. A memory circuit that stores the setting data necessary for exchanging data using the time switch and outputs it to the time switch, and a memory circuit that receives the main signal system output from the time switch and outputs the data as a line editing device. A predetermined number of output circuits are provided for receiving the signaling data output by the time switch, separating test data, and outputting a predetermined alarm signal.
従って本発明の回線編集装置では、主信号系データには
試験用データが挿入されないので２ＭＰＣＭ信号のすべ
てのタイムスロットを主信号系データの伝送に使用でき
、しかも装置の構成が簡素で、さらに回線監視も容易に
行える。Therefore, in the line editing device of the present invention, since test data is not inserted into the main signal system data, all time slots of the 2MPCM signal can be used for transmitting the main signal system data, and the configuration of the device is simple. Monitoring is also easy.
第１図は本発明の第１および第２の発明による回線編集
装置の一実施例を示すブロック図、第２図は従来の回線
編集装置の一例を示すプロ・ツク図である。
２・ ・・・ ・時間スイッチ（ＴＳＷ）４・・・・・
メモリ回路（ＭＥＭ）
１１〜１ｎ・
・入力回路
３１〜３ｎ・
・出力回路FIG. 1 is a block diagram showing an embodiment of a line editing device according to the first and second aspects of the present invention, and FIG. 2 is a block diagram showing an example of a conventional line editing device. 2. ... ・Time switch (TSW) 4...
Memory circuit (MEM) 11~1n・・Input circuit 31~3n・・Output circuit
Claims (2)
を受信して主信号系データを出力し、前記ＰＣＭディジ
タル信号のステータスビットをタイムスロットごとのチ
ャネルデータと同じ形に展開するデコーダを備え、この
デコーダの出力データに試験用データを多重し、シグナ
リングデータとして出力する所定数の入力回路と、 前記入力回路が出力する前記主信号系データおよび前記
シグナリングデータのタイムスロットごとの入れ替えを
行う時間スイッチと、 回線設定情報を記憶して、前記時間スイッチによる前記
データの入れ替えを行うために必要な設定データを前記
時間スイッチに出力するメモリ回路とを備えたことを特
徴とする回線編集装置。(1) A decoder that receives a 2MPCM digital signal with a multi-frame configuration, outputs main signal system data, and expands the status bits of the PCM digital signal into the same form as channel data for each time slot, and outputs the output of this decoder. a predetermined number of input circuits that multiplex test data with data and output it as signaling data; a time switch that switches the main signal data and the signaling data output by the input circuits for each time slot; and line settings. A line editing device comprising: a memory circuit that stores information and outputs setting data necessary for replacing the data by the time switch to the time switch.
ムスロットごとの入れ替えを行い、その結果としての主
信号系データおよびシグナリングデータを出力する時間
スイッチと、 回線設定情報を記憶して、前記時間スイッチによる前記
データの入れ替えを行うために必要な設定データを前記
時間スイッチに出力するメモリ回路と、 前記時間スイッチが出力する前記主信号系データを受信
して回線編集装置としての出力データを出力し、前記時
間スイッチが出力する前記シグナリングデータを受信し
て試験用データを分離し、所定の警報信号を出力する所
定数の出力回路を備えたことを特徴とする回線編集装置
。(2) a time switch that exchanges main signal data and signaling data for each time slot and outputs the resulting main signal data and signaling data; and a time switch that stores line setting information and a memory circuit that outputs setting data necessary for data replacement to the time switch; a memory circuit that receives the main signal system data output from the time switch and outputs output data as a line editing device; A line editing device comprising a predetermined number of output circuits that receive the signaling data output by the switch, separate test data, and output a predetermined alarm signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221141A JP2678814B2 (en) | 1990-08-24 | 1990-08-24 | Line editing apparatus and line testing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221141A JP2678814B2 (en) | 1990-08-24 | 1990-08-24 | Line editing apparatus and line testing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104630A true JPH04104630A (en) | 1992-04-07 |
| JP2678814B2 JP2678814B2 (en) | 1997-11-19 |
Family
ID=16762110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221141A Expired - Fee Related JP2678814B2 (en) | 1990-08-24 | 1990-08-24 | Line editing apparatus and line testing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678814B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138394A (en) * | 1980-03-31 | 1981-10-28 | Nec Corp | Test system of time sharing exchanger spare system |
| JPH02272988A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Channel supervisory system for line editing device |
-
1990
- 1990-08-24 JP JP2221141A patent/JP2678814B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138394A (en) * | 1980-03-31 | 1981-10-28 | Nec Corp | Test system of time sharing exchanger spare system |
| JPH02272988A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Channel supervisory system for line editing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2678814B2 (en) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US4716561A (en) | Digital transmission including add/drop module | |
| CA1266906A (en) | Combined circuit switch and packet switching system | |
| JPH02226926A (en) | System for transmitting hdlc frame on multi-channel pcm type ring | |
| US4905228A (en) | Digital transmission channel framing | |
| US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
| JPH04104630A (en) | Channel editer | |
| US4924459A (en) | Digital transmission interconnect signal | |
| KR100300147B1 (en) | Detecting digital multiplexer faults | |
| JP2821338B2 (en) | Secondary alarm output control method | |
| JPH03126340A (en) | Frame identification code transmission system | |
| KR0138596B1 (en) | Apparatus for matching broadcasting line in a exchanger | |
| JPH11103289A (en) | Intra-device self-monitoring system | |
| JPS63234742A (en) | Digital branch inserting equipment | |
| JPS60157350A (en) | Transmission system of digital subscriber line | |
| JP2504028B2 (en) | Relay device | |
| JPH1132022A (en) | Integrated transmitter | |
| JP2604965B2 (en) | Path monitoring bit extraction device | |
| JP2590923B2 (en) | Multiplexed PCM signal repeater | |
| JP2721200B2 (en) | Network tester | |
| JPH01108823A (en) | Intermediate repeater | |
| JPH0393332A (en) | Radio transmitter-receiver | |
| JPS62145939A (en) | Fault information transmission equipment | |
| JP2002152783A (en) | Subscriber circuit | |
| JPH01180144A (en) | Synchronizing multiplex system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |