JPH0410316B2 - - Google Patents
Info
- Publication number
- JPH0410316B2 JPH0410316B2 JP57175134A JP17513482A JPH0410316B2 JP H0410316 B2 JPH0410316 B2 JP H0410316B2 JP 57175134 A JP57175134 A JP 57175134A JP 17513482 A JP17513482 A JP 17513482A JP H0410316 B2 JPH0410316 B2 JP H0410316B2
- Authority
- JP
- Japan
- Prior art keywords
- gto
- output
- circuit
- self
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000001939 inductive effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000006698 induction Effects 0.000 description 8
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 description 3
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 description 3
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 description 3
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 description 3
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 description 3
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 description 3
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 description 3
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- -1 and at the same time Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電力変換器の制御装置の改良に関
し、特にゲートターンオフサイリスタ（GTO：
Gate Turn off thyriston）、静電誘導型サイリ
スタ（SIT：Static Inductive Thyristor）など
の自己消弧型半導体素子を用いた電力変換器によ
り誘導性負荷との電力の授受を行う場合の制御装
置に係る。
し、特にゲートターンオフサイリスタ（GTO：
Gate Turn off thyriston）、静電誘導型サイリ
スタ（SIT：Static Inductive Thyristor）など
の自己消弧型半導体素子を用いた電力変換器によ
り誘導性負荷との電力の授受を行う場合の制御装
置に係る。
自己消弧型半導体素子（以下GTOと略記する）
を利用した電力変換器として、交一直変換器、直
一交変換器（インバータ）、チヨツパあるいは周
波数変換器などが知られている。
を利用した電力変換器として、交一直変換器、直
一交変換器（インバータ）、チヨツパあるいは周
波数変換器などが知られている。
これらのGTO電力変換器は、誘導性負荷との
間に電力の授受を行うことが多く、この場合に
は、GTOのONにより通電した負荷電流を、この
GTOがOFFしても流れ続けさせるためのフリー
ホイール回路を設ける必要がある。
間に電力の授受を行うことが多く、この場合に
は、GTOのONにより通電した負荷電流を、この
GTOがOFFしても流れ続けさせるためのフリー
ホイール回路を設ける必要がある。
ところで、電源電圧の変動などの要因で、負荷
電流が過大となつた場合、負荷やGTOを保護す
るために速やかにこの電流路を断つ必要がある。
このため、負荷の過電流を検出すると、全GTO
への正規のオンオフゲート信号を消滅させるとと
もに高速度しや断器で電源と変換器間をしや断す
る方法が知られている。また、高速度しや断器が
実際に回路をしや断するまでの間の、特定の
GTOの過電流負荷を軽減するために、全GTOに
オンゲート信号を与えることも提案されている。
電流が過大となつた場合、負荷やGTOを保護す
るために速やかにこの電流路を断つ必要がある。
このため、負荷の過電流を検出すると、全GTO
への正規のオンオフゲート信号を消滅させるとと
もに高速度しや断器で電源と変換器間をしや断す
る方法が知られている。また、高速度しや断器が
実際に回路をしや断するまでの間の、特定の
GTOの過電流負荷を軽減するために、全GTOに
オンゲート信号を与えることも提案されている。
しかし、いずれの方法によつても、高速度しや
断器の動作までに電流からとる電流が過大にすぎ
電源が過負荷となつて電源自体をトリツプさせる
などの悪影響がある。また、この間なGTOを破
壊することもしばしば発生した。
断器の動作までに電流からとる電流が過大にすぎ
電源が過負荷となつて電源自体をトリツプさせる
などの悪影響がある。また、この間なGTOを破
壊することもしばしば発生した。
本発明の目的は、負荷の過電流を速かにしや断
し、電源への悪影響を軽減できるGTO電力変換
器の制御装置を提供することである。
し、電源への悪影響を軽減できるGTO電力変換
器の制御装置を提供することである。
本発明は、GTOを使用した電力変換器と誘導
性負荷との間に電力の授受を行い、負荷電流のフ
リーホイール回路を備えたものにおいて、負荷電
流が所定値を越えたことを検出して導通状態にあ
る前記自己消弧型半導体素子のうち、オンゲート
信号が与えられた後所定時間を経過した前記自己
消弧型半導体素子にオフゲート信号を供給し、そ
の他の前記自己消弧型半導体素子に所定時間を経
過した後オフゲート信号を供給することを主特徴
とする。
性負荷との間に電力の授受を行い、負荷電流のフ
リーホイール回路を備えたものにおいて、負荷電
流が所定値を越えたことを検出して導通状態にあ
る前記自己消弧型半導体素子のうち、オンゲート
信号が与えられた後所定時間を経過した前記自己
消弧型半導体素子にオフゲート信号を供給し、そ
の他の前記自己消弧型半導体素子に所定時間を経
過した後オフゲート信号を供給することを主特徴
とする。
また、本発明の望ましい一実施態様において
は、フリーホイール回路に対するリカバリー電流
を流しているGTOを除き、導通中のGTOにオフ
ゲート信号を与えるように構成する。
は、フリーホイール回路に対するリカバリー電流
を流しているGTOを除き、導通中のGTOにオフ
ゲート信号を与えるように構成する。
第１図に、本発明を適用するのに好適なインバ
ータにおける一実施例回路を示す。第１図回路で
は、自己消弧型半導体素子としてゲートターンオ
フサイリスタGTOを用いた例を示してあるが、
このGTOインバータ回路の構成及び動作の概略
を次に説明する。
ータにおける一実施例回路を示す。第１図回路で
は、自己消弧型半導体素子としてゲートターンオ
フサイリスタGTOを用いた例を示してあるが、
このGTOインバータ回路の構成及び動作の概略
を次に説明する。
電源部VSは、直流電源EDに図示のようにフイ
ルタリアクトルFLとフイルタコンデンサFCから
成るフイルタを接続して構成され、該フイルタは
GTOインバータ回路INVのオンオフ制御に基づ
いて授受される断続電流を平滑する役目を持つ。
一方、GTOインバータ回路INVは誘導性負荷で
ある誘導電動機IMの電流を還流させるためのフ
リーホイールダイオードDGTO1〜DGTO6を夫々並列
接続したゲートターンオフサイリスタGTO1〜
GTO6を図示のように接続して構成される。そし
て、夫々が直列接続されたGTO1とGTO2、
GTO3とGTO4及びGTO5とGTO6の各接続点に、
誘導電動機IMが接続される。電源部VSとGTOイ
ンバータ回路INVとの間には、GTOインバータ
回路INVの電源短絡事故時（例えばノイズ等に
よりGTO1とGTO2が共に導通状態となつた場合）
の過電流を抑制するためのアノードリアクトル
AL（フリーホイールダイオードDALが並列接続さ
れている）が図示のように接続される。
ルタリアクトルFLとフイルタコンデンサFCから
成るフイルタを接続して構成され、該フイルタは
GTOインバータ回路INVのオンオフ制御に基づ
いて授受される断続電流を平滑する役目を持つ。
一方、GTOインバータ回路INVは誘導性負荷で
ある誘導電動機IMの電流を還流させるためのフ
リーホイールダイオードDGTO1〜DGTO6を夫々並列
接続したゲートターンオフサイリスタGTO1〜
GTO6を図示のように接続して構成される。そし
て、夫々が直列接続されたGTO1とGTO2、
GTO3とGTO4及びGTO5とGTO6の各接続点に、
誘導電動機IMが接続される。電源部VSとGTOイ
ンバータ回路INVとの間には、GTOインバータ
回路INVの電源短絡事故時（例えばノイズ等に
よりGTO1とGTO2が共に導通状態となつた場合）
の過電流を抑制するためのアノードリアクトル
AL（フリーホイールダイオードDALが並列接続さ
れている）が図示のように接続される。
一方、GTOインバータ回路INVのゲート信号
回路Sgは、移相器APS、ロジツク回路LC、及び
信号増幅部AMPから構成され、前記移相器APS
は電流指令IPに実際の誘導電動機電流IF（例えば、
各相の電流検出器CT1〜CT3の出力を３相全波整
流回路Ｄにより整流平滑された電流）が追従制御
されるように動作する。GTOインバータ回路
INVは、第２図に示すようなゲート信号回路Sg
からの信号（過電流検知器OCDからの出力が零
で、NOT回路の出力が１の場合。過電流検知器
OCDは、第１図に示されるように、各相の電流
検出器CT1〜CT3の出力と設定された過電流レベ
ルOCLとの比較を行う。）を受けてオンオフ制御
される。例えば、時刻t1においてGTO1とGTO4
及びGTO6が点弧していると の閉回路で、また時刻t2においてGTO1が消弧し
ていると （ALの電流はDALに還流する） の閉回路で夫々誘導電動機IMに電流IU，IV及びIW
が流れることになる。この間のGTOインバータ
回路INVの動作図は、第３図に示すようになる。
このようにして、各GTO1〜GTO6はゲート信号
回路Sgからの信号によつて、ロジツク回路LCで
決められる所定の順序、所定の位相差をもつてオ
ンオフ制御され、誘導電動機IMに可変電圧、可
変周波数の３相交流電力を供給するものである。
回路Sgは、移相器APS、ロジツク回路LC、及び
信号増幅部AMPから構成され、前記移相器APS
は電流指令IPに実際の誘導電動機電流IF（例えば、
各相の電流検出器CT1〜CT3の出力を３相全波整
流回路Ｄにより整流平滑された電流）が追従制御
されるように動作する。GTOインバータ回路
INVは、第２図に示すようなゲート信号回路Sg
からの信号（過電流検知器OCDからの出力が零
で、NOT回路の出力が１の場合。過電流検知器
OCDは、第１図に示されるように、各相の電流
検出器CT1〜CT3の出力と設定された過電流レベ
ルOCLとの比較を行う。）を受けてオンオフ制御
される。例えば、時刻t1においてGTO1とGTO4
及びGTO6が点弧していると の閉回路で、また時刻t2においてGTO1が消弧し
ていると （ALの電流はDALに還流する） の閉回路で夫々誘導電動機IMに電流IU，IV及びIW
が流れることになる。この間のGTOインバータ
回路INVの動作図は、第３図に示すようになる。
このようにして、各GTO1〜GTO6はゲート信号
回路Sgからの信号によつて、ロジツク回路LCで
決められる所定の順序、所定の位相差をもつてオ
ンオフ制御され、誘導電動機IMに可変電圧、可
変周波数の３相交流電力を供給するものである。
ところで、第２図に示す時刻t1〜t2の間に、何
等かの原因により電源電圧EDが急上昇すること
を考えると、誘導電動機Ｕ相の電流IUは図示点線
IU1のように上昇して過電流レベルOCLに達し、
過電流検知器OCDの出力が１となり、NOTの出
力が零つまり各AND回路の出力が零となつて、
時刻t3のところでオフパレスを発生するように動
作させる。従つて、それまでオン状態にあつた
GTOはターンオフし、オフ状態にあつたものは
これを維持することになる。
等かの原因により電源電圧EDが急上昇すること
を考えると、誘導電動機Ｕ相の電流IUは図示点線
IU1のように上昇して過電流レベルOCLに達し、
過電流検知器OCDの出力が１となり、NOTの出
力が零つまり各AND回路の出力が零となつて、
時刻t3のところでオフパレスを発生するように動
作させる。従つて、それまでオン状態にあつた
GTOはターンオフし、オフ状態にあつたものは
これを維持することになる。
ところで、GTO1は時刻t2のあとにターンオン
した後に、直ぐ時刻3でターンオフすることにな
る。一般に、フリーホイールダイオードを並列接
続した誘導性負荷をオンオフ制御するGTOにお
いては、ターンオンした直後に前記フリーホイー
ルダイオードをリカバリーするための大きな電流
が流れるので、前記したGTOのターンオン直後
にターンオフ信号が印加されることは、前記した
大きな電流（過電流レベルの約1.5〜２倍の電流）
をターンオフすることになり、ターンオフパルス
電流が不足してGTO素子を破損する惧れが生ず
る。この間の動作波形を第３図に示しておく。つ
まり、GTO1のターンオンにより図示の二点鎖線
のような経路で、VS→GTO1→DGTO2→VSと流れ、
フリーホイールダイオードDGTO2に流れている負
荷電流を打ち消して、更に該ダイオードDGTO2を
リカバリーする電流が流れる。このため、第３図
にIGTO1の電流波形で示すような大きな電流が流
れ、この時点（時刻t3）でターンオフパルスが与
えられると通常の過電流レベルまでの電流はター
ンオフできる能力をもたせてあるゲート回路で
は、ターンオフパルス電流が不足してGTO素子
を破損する惧れが生ずる。
した後に、直ぐ時刻3でターンオフすることにな
る。一般に、フリーホイールダイオードを並列接
続した誘導性負荷をオンオフ制御するGTOにお
いては、ターンオンした直後に前記フリーホイー
ルダイオードをリカバリーするための大きな電流
が流れるので、前記したGTOのターンオン直後
にターンオフ信号が印加されることは、前記した
大きな電流（過電流レベルの約1.5〜２倍の電流）
をターンオフすることになり、ターンオフパルス
電流が不足してGTO素子を破損する惧れが生ず
る。この間の動作波形を第３図に示しておく。つ
まり、GTO1のターンオンにより図示の二点鎖線
のような経路で、VS→GTO1→DGTO2→VSと流れ、
フリーホイールダイオードDGTO2に流れている負
荷電流を打ち消して、更に該ダイオードDGTO2を
リカバリーする電流が流れる。このため、第３図
にIGTO1の電流波形で示すような大きな電流が流
れ、この時点（時刻t3）でターンオフパルスが与
えられると通常の過電流レベルまでの電流はター
ンオフできる能力をもたせてあるゲート回路で
は、ターンオフパルス電流が不足してGTO素子
を破損する惧れが生ずる。
次に、上記の点を改良した本発明の他の実施例
を第４図により説明する。第４図回路では、第２
図回路におけるロジツクLCの各AND出力をオア
回路OR→ワンシヨツトマルチバイブレータ回路
MM→ナンド回路NANDを介して夫々のAND入
力に帰還する回路を設けると共に、過電流検知器
OCDの出力を直接各NANDの入力とするように
NOT回路を省略してある。そして、この実施例
回路では、AND出力が０→１になるとOR回路を
介してワンシヨツトマルチMMに入力されるが、
該ワンシヨツトマルチMM出力は一定時間零を保
持し、該一定時間後に１を出力するように動作す
る。一方、NAND回路は、過電流検知器OCDの
出力が零のときはワンシヨツトマルチMMの出力
に関係なくその出力は１となり、各GTOの所定
の順序、所定の位相差をもつたオンオフパルスを
供給する。過電流検知器OCDの出力が１になる
と、ワンシヨツトマルチMMの出力が１のときの
みNAND回路出力が零となり、それまでオン期
間にあつた各GTOにオフパルスを与えるように
動作する。
を第４図により説明する。第４図回路では、第２
図回路におけるロジツクLCの各AND出力をオア
回路OR→ワンシヨツトマルチバイブレータ回路
MM→ナンド回路NANDを介して夫々のAND入
力に帰還する回路を設けると共に、過電流検知器
OCDの出力を直接各NANDの入力とするように
NOT回路を省略してある。そして、この実施例
回路では、AND出力が０→１になるとOR回路を
介してワンシヨツトマルチMMに入力されるが、
該ワンシヨツトマルチMM出力は一定時間零を保
持し、該一定時間後に１を出力するように動作す
る。一方、NAND回路は、過電流検知器OCDの
出力が零のときはワンシヨツトマルチMMの出力
に関係なくその出力は１となり、各GTOの所定
の順序、所定の位相差をもつたオンオフパルスを
供給する。過電流検知器OCDの出力が１になる
と、ワンシヨツトマルチMMの出力が１のときの
みNAND回路出力が零となり、それまでオン期
間にあつた各GTOにオフパルスを与えるように
動作する。
従つて、第４図動作波形の時刻t3において過電
流検知器OCDの出力が１になつた場合を考える
と、それまでずつとオン状態を維持していた
GTO4，GTO6にオンパルスを供給している回路
のワンシヨツトマルチMMの出力は既に１となつ
ているので、これらは直ちにオフパルスが与えら
れて図示のようにターンオフし、Ｕ相電流IUの過
電流を抑制する。一方、時刻t3においてターンオ
ン直後にあるGTO1にオンパルスを供給している
回路のワンシヨツトマルチMMの出力は、一定時
間を第３図のIGTO1波形に示される時刻t0（ターン
オフ直後の大きな電流が負荷電流まで減少する要
する時間）に設定することによりまだ零の状態に
あるので、NAND出力は１、つまりオンパルス
を供給している。次に一定時間t0が経過するとワ
ンシヨツトマルチMM出力が０→１、NAND出
力が１→０となつてGTO1にオフパルスを供給
し、該GTO1をターンオフするものである。従つ
て、本実施例によれば、過電流を検知してGTO
をターンオフさせる保護方式において、ターンオ
フ直後に大きな電流が流れているGTOにはオフ
パルスを一定時間遅らせて供給できるので、
GTO素子を破損することなく過電流から保護で
きる効果がある。
流検知器OCDの出力が１になつた場合を考える
と、それまでずつとオン状態を維持していた
GTO4，GTO6にオンパルスを供給している回路
のワンシヨツトマルチMMの出力は既に１となつ
ているので、これらは直ちにオフパルスが与えら
れて図示のようにターンオフし、Ｕ相電流IUの過
電流を抑制する。一方、時刻t3においてターンオ
ン直後にあるGTO1にオンパルスを供給している
回路のワンシヨツトマルチMMの出力は、一定時
間を第３図のIGTO1波形に示される時刻t0（ターン
オフ直後の大きな電流が負荷電流まで減少する要
する時間）に設定することによりまだ零の状態に
あるので、NAND出力は１、つまりオンパルス
を供給している。次に一定時間t0が経過するとワ
ンシヨツトマルチMM出力が０→１、NAND出
力が１→０となつてGTO1にオフパルスを供給
し、該GTO1をターンオフするものである。従つ
て、本実施例によれば、過電流を検知してGTO
をターンオフさせる保護方式において、ターンオ
フ直後に大きな電流が流れているGTOにはオフ
パルスを一定時間遅らせて供給できるので、
GTO素子を破損することなく過電流から保護で
きる効果がある。
他の実施例を第５図により説明する。
第５図の回路では第４図のロジツク回路LCに
おける各ANDの前段にラツチ回路LTを設けると
共に、各ANDの帰還回路に挿入したワンシヨツ
トマルチバイブレータMMの正論理出力Ｑを、
AND１→フリツプ・フロツプFFを介して夫々の
NANDの一方の入力端子に接続し、該NANDの
出力を前記各ANDに帰還するように構成してい
る。
おける各ANDの前段にラツチ回路LTを設けると
共に、各ANDの帰還回路に挿入したワンシヨツ
トマルチバイブレータMMの正論理出力Ｑを、
AND１→フリツプ・フロツプFFを介して夫々の
NANDの一方の入力端子に接続し、該NANDの
出力を前記各ANDに帰還するように構成してい
る。
一方、過電流検知器OCDの出力はAND１のも
う一方の入力に直接接続されると同時にNOT１、
NOT２、抵抗Ｒ、コンデンサＣから成る保護動
作に影響ない程度の短時間の遅れを有する遅延回
路を介して各NANDのもう一つの入力に接続す
る。
う一方の入力に直接接続されると同時にNOT１、
NOT２、抵抗Ｒ、コンデンサＣから成る保護動
作に影響ない程度の短時間の遅れを有する遅延回
路を介して各NANDのもう一つの入力に接続す
る。
本実施例回路において、ANDの出力が“０”
→“１”になり、この信号がORを介してワンシ
ヨツトマルチMMに入力されると、該ワンシヨツ
トマルチMMは一定時間“１”となるパルス状の
信号を出力する。しかし、AND１は過電流検知
OCDの出力が“０”の場合、ワンシヨツトマル
チMMの出力に関係なく“０”を維持する。この
ため、フリツプ・フロツプFFは動作せず、ラツ
チ回路LTのゲート端子Ｇは“１”のままであり、
データ端子Ｄに入力された信号はそのまま出力Ｑ
に伝達される。
→“１”になり、この信号がORを介してワンシ
ヨツトマルチMMに入力されると、該ワンシヨツ
トマルチMMは一定時間“１”となるパルス状の
信号を出力する。しかし、AND１は過電流検知
OCDの出力が“０”の場合、ワンシヨツトマル
チMMの出力に関係なく“０”を維持する。この
ため、フリツプ・フロツプFFは動作せず、ラツ
チ回路LTのゲート端子Ｇは“１”のままであり、
データ端子Ｄに入力された信号はそのまま出力Ｑ
に伝達される。
同様に、過電流検知器OCDの出力が“０”の
場合NANDの出力は“１”を維持する。したが
つて、GTOのゲート信号はラツチ回路LT→
ANDを介して信号増幅部に伝達され、各GTOに
所定の順序、所定の位相差を持つたオン、オフパ
ルスを供給する。
場合NANDの出力は“１”を維持する。したが
つて、GTOのゲート信号はラツチ回路LT→
ANDを介して信号増幅部に伝達され、各GTOに
所定の順序、所定の位相差を持つたオン、オフパ
ルスを供給する。
過電流検知器OCDの出力が“１”になつた時
ワンシヨツトマルチMMの出力が“１”ならば、
AND１の出力は“０”→“１”になり、フリツ
プ・フロツプFFの負論理出力は“１”→“０”
にセツトされる。このため、ラツチ回路LTのゲ
ート端子Ｇは“０”となり、したがつてラツチ回
路LTの出力Ｑは、それまでデータ端子Ｄに入力
されていた情報を保持することになる。
ワンシヨツトマルチMMの出力が“１”ならば、
AND１の出力は“０”→“１”になり、フリツ
プ・フロツプFFの負論理出力は“１”→“０”
にセツトされる。このため、ラツチ回路LTのゲ
ート端子Ｇは“０”となり、したがつてラツチ回
路LTの出力Ｑは、それまでデータ端子Ｄに入力
されていた情報を保持することになる。
一方、過電流検知器OCDの出力信号“１”は
NOT１、NOT２、抵抗Ｒ、コンデンサＣから成
る遅延回路を介してNANDにも入力されるが、
これよりも一瞬早くフリツプ・フロツプFFの出
力Ｑは“１”→“０”になつているのでNAND
の出力は変化せず“１”のままである。
NOT１、NOT２、抵抗Ｒ、コンデンサＣから成
る遅延回路を介してNANDにも入力されるが、
これよりも一瞬早くフリツプ・フロツプFFの出
力Ｑは“１”→“０”になつているのでNAND
の出力は変化せず“１”のままである。
また、過電流検知器OCDの出力が“１”にな
つた時、ワンシヨツトマルチMMの出力が“０”
ならば、フリツプ・フロツプFFは動作せず出力
Ｑは“０”の状態を保持する。その後、遅延回路
を介してNANDの一方の入力端子に過電流検知
器OCDの出力“１”が入力されるとNANDの出
力は“１”→“０”となるため、ANDの出力が
それまで“１”であつたものは直ちに“０”にさ
れGTOにオフパルスを印加する。また、ANDの
出力が“０”であつたものはこれを保持する。
つた時、ワンシヨツトマルチMMの出力が“０”
ならば、フリツプ・フロツプFFは動作せず出力
Ｑは“０”の状態を保持する。その後、遅延回路
を介してNANDの一方の入力端子に過電流検知
器OCDの出力“１”が入力されるとNANDの出
力は“１”→“０”となるため、ANDの出力が
それまで“１”であつたものは直ちに“０”にさ
れGTOにオフパルスを印加する。また、ANDの
出力が“０”であつたものはこれを保持する。
このような動作を行う本実施例回路において、
同第５図に示すように、例えばＵ相電流IUが増加
し、時間t3において過電流制限値OCLを越えると
過電流検知器OCDの出力は“１”となり前述し
た動作に従い、それまでオン状態にあつた
GTO4、GTO6を直ちにオフし、それまでオフ状
態にあつたGTO2、GTO3、GTO5はオフ状態を
維持する。また、ワンシヨツトマルチMMの出力
が“１”となる一定時間t0内に過電流検知器OCD
の出力が“１”となつたGTO1についてはラツチ
回路LTが動作し、そのときの状態を維持する。
同第５図に示すように、例えばＵ相電流IUが増加
し、時間t3において過電流制限値OCLを越えると
過電流検知器OCDの出力は“１”となり前述し
た動作に従い、それまでオン状態にあつた
GTO4、GTO6を直ちにオフし、それまでオフ状
態にあつたGTO2、GTO3、GTO5はオフ状態を
維持する。また、ワンシヨツトマルチMMの出力
が“１”となる一定時間t0内に過電流検知器OCD
の出力が“１”となつたGTO1についてはラツチ
回路LTが動作し、そのときの状態を維持する。
ここで、システムリセツト信号RSはシステム
を再起動する際に出力される信号であり、この信
号によりフリツプ・フロツプFFはリセツトされ
る。
を再起動する際に出力される信号であり、この信
号によりフリツプ・フロツプFFはリセツトされ
る。
第６図に他の実施例を示す。
第６図では第５図の実施例において、ラツチ回
路LTのゲート端子Ｇの前段にOR１を挿入し、
該OR１の一方の入力端子にフリツプ・フロツプ
FFの出力の信号を、もう一つの入力端子にラ
ツチ回路LTの出力Ｑの信号を入力する。
路LTのゲート端子Ｇの前段にOR１を挿入し、
該OR１の一方の入力端子にフリツプ・フロツプ
FFの出力の信号を、もう一つの入力端子にラ
ツチ回路LTの出力Ｑの信号を入力する。
このため、過電流検知器OCDの出力が“１”
になつた時ワンシヨツトマルチMMが出力Ｑが
“１”でありフリツプ・フロツプFFの出力Ｑが
“１”→“０”となつてもラツチ回路LTはその出
力Ｑが“１”の間は動作せず、ラツチ回路LTの
出力Ｑが“１”→“０”となつた時点でゲート端
子Ｇに“０”が入力されたことによりラツチ状態
となり、出力Ｑは“０”を保持する。
になつた時ワンシヨツトマルチMMが出力Ｑが
“１”でありフリツプ・フロツプFFの出力Ｑが
“１”→“０”となつてもラツチ回路LTはその出
力Ｑが“１”の間は動作せず、ラツチ回路LTの
出力Ｑが“１”→“０”となつた時点でゲート端
子Ｇに“０”が入力されたことによりラツチ状態
となり、出力Ｑは“０”を保持する。
一方、過電流検知器OCDの出力が“１”にな
つた時ワンシヨツトマルチMMの出力Ｑが“０”
の場合は第５図の実施例と同様の動作を行う。
つた時ワンシヨツトマルチMMの出力Ｑが“０”
の場合は第５図の実施例と同様の動作を行う。
本実施例において第５図の同様、時間t3に過電
流検知器OCDの出力が“０”になつたとすると、
GTO2〜GTO6は前記第５図に示す実施例と同様
にそれまでオン状態にあつたGTO4，GTO6は直
ちにオフし、オン状態にあつたGTO2，GTO3，
GTO5はオフ状態を保つ。しかし、ワンシヨツト
マルチMMの出力Ｑが“１”となる一定時間t0内
に過電流検知器OCDの出力が“１”となつた
GTO1についてはフリツプ・フロツプFFの出力
Ｑが“１”→“０”になり、続いてラツ回路LT
の出力Ｑが“１”→“０”になつた時点でオフ信
号が印加されGTO1はオフする。
流検知器OCDの出力が“０”になつたとすると、
GTO2〜GTO6は前記第５図に示す実施例と同様
にそれまでオン状態にあつたGTO4，GTO6は直
ちにオフし、オン状態にあつたGTO2，GTO3，
GTO5はオフ状態を保つ。しかし、ワンシヨツト
マルチMMの出力Ｑが“１”となる一定時間t0内
に過電流検知器OCDの出力が“１”となつた
GTO1についてはフリツプ・フロツプFFの出力
Ｑが“１”→“０”になり、続いてラツ回路LT
の出力Ｑが“１”→“０”になつた時点でオフ信
号が印加されGTO1はオフする。
すなわち、GTOがオンした後の一点時間内に
過電流検知器OCDが“１”を出力した場合、正
規のオフ信号が印加されるまでGTOはオン状態
を維持し、正規のオフ信号でオフした後はオフ状
態を保持する。
過電流検知器OCDが“１”を出力した場合、正
規のオフ信号が印加されるまでGTOはオン状態
を維持し、正規のオフ信号でオフした後はオフ状
態を保持する。
以上に述べた本実施例では、誘導電動機を
GTOインバータで制御する場合を例にとり説明
したが、本発明はこれに限定されるものではな
く、例えば直流電動機をGTOチヨツパで制御す
る如く、フリーホイールダイオードが並列接続さ
れる誘導性負荷を自己消弧型半導体素子で制御す
るもの全てに適用できるものである。
GTOインバータで制御する場合を例にとり説明
したが、本発明はこれに限定されるものではな
く、例えば直流電動機をGTOチヨツパで制御す
る如く、フリーホイールダイオードが並列接続さ
れる誘導性負荷を自己消弧型半導体素子で制御す
るもの全てに適用できるものである。
〔発明の効果〕
以上に詳述したように、本発明によれば、過電
流を検知して自己消弧型半導体素子をターンオフ
させ、オン直後のものは遅れてターンオフさせる
ことにより、素子破壊を防止するとともに、速や
かに過電流を抑制できる効果がある。
流を検知して自己消弧型半導体素子をターンオフ
させ、オン直後のものは遅れてターンオフさせる
ことにより、素子破壊を防止するとともに、速や
かに過電流を抑制できる効果がある。
第１図は本発明の一実施例によるGTOインバ
ータ装置の回路図、第２図は同じく制御回路とそ
の動作説明図、第３図は同じく主回路電流路の説
明図、第４図〜第６図は夫々本発明の他の実施例
による制御回路とその過電流保護時の動作説明図
である。 GTO，GTO1〜GTO6……ゲートターンオフサ
イリスタ、ED……直流電源、FL……フイルタリ
アクトル、FC……フイルタコンデンサ、AL……
アノードリアクトル、DAL，DGTO1〜DGTO6……フ
リーホイールダイオード、CT1〜CT3……電流検
出器、IM……誘導電動機、Ｄ……３相全波整流
ダイオード、OCD……過電流検知器、APS……
移相器、AMP……信号増幅部、LC……ロジツク
回路、Sg……ゲート信号回路、AND，AND１…
…アンドゲート、OR，OR１……オアゲート、
NAND……ナンドゲート、NOT，NOT１，
NOT２……ノツトゲート、MM……ワンシヨツ
トマルチバイブレータ、FF……フリツプ・フロ
ツプ、LT……ラツチ回路、GTr1，GTr2……ゲ
ートトランス、TR１，TR２……トランジスタ。
ータ装置の回路図、第２図は同じく制御回路とそ
の動作説明図、第３図は同じく主回路電流路の説
明図、第４図〜第６図は夫々本発明の他の実施例
による制御回路とその過電流保護時の動作説明図
である。 GTO，GTO1〜GTO6……ゲートターンオフサ
イリスタ、ED……直流電源、FL……フイルタリ
アクトル、FC……フイルタコンデンサ、AL……
アノードリアクトル、DAL，DGTO1〜DGTO6……フ
リーホイールダイオード、CT1〜CT3……電流検
出器、IM……誘導電動機、Ｄ……３相全波整流
ダイオード、OCD……過電流検知器、APS……
移相器、AMP……信号増幅部、LC……ロジツク
回路、Sg……ゲート信号回路、AND，AND１…
…アンドゲート、OR，OR１……オアゲート、
NAND……ナンドゲート、NOT，NOT１，
NOT２……ノツトゲート、MM……ワンシヨツ
トマルチバイブレータ、FF……フリツプ・フロ
ツプ、LT……ラツチ回路、GTr1，GTr2……ゲ
ートトランス、TR１，TR２……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 誘導性負荷に電力を供給し、複数の自己消弧
型半導体素子と、上記誘導性負荷に流れる電流が
この自己消弧型半導体素子を介さずに還流する電
路を形成するフリーホイール回路とを有する電力
変換器と、前記自己消弧型半導体素子を所定の順
序でオンオフ制御させるゲート信号を発生する手
段を備えた電力変換器の制御装置において、前記
誘導性負荷に流れる電流が予定値を越えたことを
検出する手段と、この検出手段の出力に応動し
て、導通状態にある前記自己消弧型半導体素子の
うち、オンゲート信号が与えられた後所定時間を
経過した前記自己消弧型半導体素子にオフゲート
信号を供給し、その他の前記自己消弧型半導体素
子に所定時間を経過した後オフゲート信号を供給
する手段を備えた電力変換器の制御装置。 ２ 特許請求の範囲第１項において、前記検出手
段の出力に応動して、所定時間経過後にオフゲー
ト信号が供給される自己消弧型半導体素子は、タ
ーンオンした後前記フリーホイル回路に逆電流阻
止能力を回復するための電流を流している自己消
弧型半導体素子である電力変換器の制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175134A JPS5963983A (ja) | 1982-10-04 | 1982-10-04 | 電力変換器の制御装置 |
| EP83109858A EP0105510B1 (en) | 1982-10-04 | 1983-10-03 | Control system for power converter |
| DE8383109858T DE3375441D1 (en) | 1982-10-04 | 1983-10-03 | Control system for power converter |
| US06/538,788 US4675799A (en) | 1982-10-04 | 1983-10-04 | Control system for power converter |
| KR1019830004690A KR940002919B1 (ko) | 1982-10-04 | 1983-10-04 | 전력변환기의 제어장치 |
| ZA837415A ZA837415B (en) | 1982-10-04 | 1983-10-04 | Control system for power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175134A JPS5963983A (ja) | 1982-10-04 | 1982-10-04 | 電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963983A JPS5963983A (ja) | 1984-04-11 |
| JPH0410316B2 true JPH0410316B2 (ja) | 1992-02-24 |
Family
ID=15990879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175134A Granted JPS5963983A (ja) | 1982-10-04 | 1982-10-04 | 電力変換器の制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4675799A (ja) |
| EP (1) | EP0105510B1 (ja) |
| JP (1) | JPS5963983A (ja) |
| KR (1) | KR940002919B1 (ja) |
| DE (1) | DE3375441D1 (ja) |
| ZA (1) | ZA837415B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015053335A1 (ja) | 2013-10-11 | 2015-04-16 | 株式会社東芝 | 駐車車両検出装置、車両管理システム及び制御方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364576A (ja) * | 1986-09-05 | 1988-03-23 | Toshiba Corp | インバ−タ装置の保護方法 |
| KR900008393B1 (ko) * | 1986-10-02 | 1990-11-17 | 미츠비시 덴키 가부시키가이샤 | 인버터장치의 과전류보호회로 |
| US4962339A (en) * | 1987-08-21 | 1990-10-09 | Westinghouse Electric Corp. | Pole-tying current control apparatus |
| US4943902A (en) * | 1987-11-23 | 1990-07-24 | Viteq Corporation | AC to DC power converter and method with integrated line current control for improving power factor |
| US4816982A (en) * | 1987-11-23 | 1989-03-28 | Viteq Corporation | AC to DC power converter with integrated line current control for improving power factor |
| US4964029A (en) * | 1988-05-18 | 1990-10-16 | Viteq Corporation | AC to DC power converter with input current waveform control for buck-boost regulation of output |
| US4956600A (en) * | 1988-07-01 | 1990-09-11 | Viteq Corporation | High frequency current detector for a low frequency line |
| US5047914A (en) * | 1989-11-21 | 1991-09-10 | Sundstrand Corporation | Current controlled inverter |
| JPH0491659A (ja) * | 1990-08-06 | 1992-03-25 | Tokyo Electric Power Co Inc:The | 電力変換装置 |
| US5363039A (en) * | 1990-12-20 | 1994-11-08 | General Electric Company | Auto self test of AC motor system |
| US5266891A (en) * | 1990-12-20 | 1993-11-30 | General Electric Company | Auto self test of AC motor system |
| US5277029A (en) * | 1991-06-18 | 1994-01-11 | Toyota Jidosha Kabushiki Kaisha | Internal combustion engine with a dual turbocharger system |
| JP3212738B2 (ja) * | 1993-03-10 | 2001-09-25 | 東京電力株式会社 | 電圧形自励式変換システム |
| JP3160414B2 (ja) * | 1993-03-16 | 2001-04-25 | 株式会社東芝 | 変換装置 |
| IT1275653B1 (it) * | 1994-11-09 | 1997-10-17 | Finmeccanica Spa | Sistema di protezione di sovracorrente per convertitore elettronico di potenza a gto |
| US6291987B1 (en) * | 1999-10-28 | 2001-09-18 | General Electric Company | Method and system for detecting incipient failures in a power inverter |
| US6781808B2 (en) * | 2001-04-06 | 2004-08-24 | General Electric Company | Method for detecting electrical faulty conditions in power devices of a propulsion system |
| KR100415723B1 (ko) * | 2001-11-24 | 2004-01-24 | 에스알텍 주식회사 | 에스알엠 구동용 멀티레벨 인버터 |
| DE112005001561T5 (de) * | 2004-07-06 | 2007-05-24 | Kabushiki Kaisha Yaskawa Denki, Kitakyushu | Wechselvorrichtung und Verfahren zum Reduzieren der Geschwindigkeit eines Wechselstrommotors |
| JP4438833B2 (ja) * | 2007-07-04 | 2010-03-24 | トヨタ自動車株式会社 | 電力変換装置の異常検出装置および異常検出方法 |
| JP5304416B2 (ja) * | 2009-04-28 | 2013-10-02 | 富士電機株式会社 | 電力変換回路 |
| GB201006388D0 (en) | 2010-04-16 | 2010-06-02 | Dyson Technology Ltd | Control of brushless motor |
| GB2484289B (en) * | 2010-10-04 | 2013-11-20 | Dyson Technology Ltd | Control of an electrical machine |
| KR102371991B1 (ko) * | 2019-12-12 | 2022-03-08 | 현대오토에버 주식회사 | 클러치 제어 시스템의 과전류 보호 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573519A (en) * | 1980-06-03 | 1982-01-09 | Meidensha Electric Mfg Co Ltd | Output shortcircuit protecting method for stationary power source |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE793379A (fr) * | 1971-12-29 | 1973-06-27 | Italiana Comp | Onduleur statique de grande puissance a protection intrinseque contre les court-circuits |
| SU600658A1 (ru) * | 1976-11-24 | 1978-03-30 | Отдел Энергетической Кибернетики Ан Молдавской Сср | Способ защиты преобразовател |
| JPS54113833A (en) * | 1978-02-27 | 1979-09-05 | Toshiba Corp | Power converter |
| HU176291B (en) * | 1978-04-05 | 1981-01-28 | Medicor Muevek | Powerful diagnostic x-ray apparatus operated with thyristor current converter |
| JPS57126271A (en) * | 1981-01-26 | 1982-08-05 | Toyo Electric Mfg Co Ltd | Protecting method for gate turn-off thyristor power converter |
| JPS57129173A (en) * | 1981-01-30 | 1982-08-11 | Toshiba Corp | Power converter |
| US4376296A (en) * | 1981-03-02 | 1983-03-08 | Canadian Patents & Dev. Ltd. | DC-Side commutated inverter |
| JPS57170075A (en) * | 1981-04-10 | 1982-10-20 | Hitachi Ltd | Invertor device |
| US4433370A (en) * | 1982-03-26 | 1984-02-21 | General Motors Corporation | Multiple phase chopper current limiting |
| EP0109979A1 (en) * | 1982-12-04 | 1984-06-13 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Room temperature curing composition |
| JP3585320B2 (ja) * | 1996-06-19 | 2004-11-04 | 松下電器産業株式会社 | 冷凍機用圧縮機 |
-
1982
- 1982-10-04 JP JP57175134A patent/JPS5963983A/ja active Granted
-
1983
- 1983-10-03 EP EP83109858A patent/EP0105510B1/en not_active Expired
- 1983-10-03 DE DE8383109858T patent/DE3375441D1/de not_active Expired
- 1983-10-04 ZA ZA837415A patent/ZA837415B/xx unknown
- 1983-10-04 US US06/538,788 patent/US4675799A/en not_active Expired - Lifetime
- 1983-10-04 KR KR1019830004690A patent/KR940002919B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573519A (en) * | 1980-06-03 | 1982-01-09 | Meidensha Electric Mfg Co Ltd | Output shortcircuit protecting method for stationary power source |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015053335A1 (ja) | 2013-10-11 | 2015-04-16 | 株式会社東芝 | 駐車車両検出装置、車両管理システム及び制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963983A (ja) | 1984-04-11 |
| EP0105510A3 (en) | 1985-11-21 |
| EP0105510B1 (en) | 1988-01-20 |
| US4675799A (en) | 1987-06-23 |
| EP0105510A2 (en) | 1984-04-18 |
| ZA837415B (en) | 1984-06-27 |
| DE3375441D1 (en) | 1988-02-25 |
| KR940002919B1 (ko) | 1994-04-07 |
| KR840006886A (ko) | 1984-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410316B2 (ja) | ||
| JP3764234B2 (ja) | 保護回路 | |
| EP0470525B1 (en) | Power converter with shoot-through protection | |
| JP3160414B2 (ja) | 変換装置 | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| JPH0145837B2 (ja) | ||
| JPS58212318A (ja) | 短絡保護方式 | |
| JPH0866047A (ja) | 電圧形電力変換装置 | |
| JPH1141946A (ja) | インバータ装置 | |
| JPS6327950B2 (ja) | ||
| WO1993006652A1 (en) | Minimization of gto gate driver losses when antiparallel diode conduct | |
| JPS5943827Y2 (ja) | ゲ−トタ−ンオフサイリスタの過電流保護装置 | |
| JPH0588049B2 (ja) | ||
| JPH06319267A (ja) | インバータ駆動用直流過電流検出装置 | |
| JP2646654B2 (ja) | 電圧形インバータの保護回路 | |
| JPH01286777A (ja) | 交流直流変換装置の保護装置 | |
| JPH0614561A (ja) | 電圧形インバータ装置における電流検出方法 | |
| JPS62100163A (ja) | ゲ−トタ−ンオフサイリスタの保護装置 | |
| JPH02197269A (ja) | 高圧電源装置 | |
| JPS60200768A (ja) | 半導体整流器 | |
| JPS5910129A (ja) | 短絡電流抑制装置 | |
| JPH0393474A (ja) | 電力変換装置の保護回路 | |
| EP0307190A2 (en) | Bi-directional power conversion circuit | |
| JPH09201067A (ja) | インバータ装置の保護装置 | |
| JPH0851780A (ja) | 中性点クランプ式インバータ |