JPH0396264A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0396264A JPH0396264A JP23414389A JP23414389A JPH0396264A JP H0396264 A JPH0396264 A JP H0396264A JP 23414389 A JP23414389 A JP 23414389A JP 23414389 A JP23414389 A JP 23414389A JP H0396264 A JPH0396264 A JP H0396264A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- thickness
- semiconductor chip
- lead
- island part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract description 21
- 239000000956 alloy Substances 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は樹脂封止型半導体装置に関し、特にＴＱ Ｆ
Ｐ （Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ
）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）と呼ばれる厚さ１ｍｍ以下の薄型の
而実装型パッケージに．関する。
Ｐ （Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ
）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）と呼ばれる厚さ１ｍｍ以下の薄型の
而実装型パッケージに．関する。
（従来の技術）
従来の樹脂封止型半導体装置、特に薄型の面実装型パッ
ケージは、一般に第４図及び第５図に示すような構造を
している。
ケージは、一般に第４図及び第５図に示すような構造を
している。
即ち、この面実装型パッケージは、厚さ０． １５ｍ
ｍ程度のリードフレームのアイランド部１に半導体チッ
プ２を搭載すると共に、その周辺の各リード３の内端部
と半導体チップ２表面の各電極をワイヤ４でボンディン
グし、トランスファーモールド方式により封止樹脂５で
半導体チップ２と各リード３の内端部を封止したもので
ある。このような面実装型パッケージは、封止樹脂５よ
り突出した各リード３を表面処理すると共に、所定の形
状にリード３を成形して完成品となる。
ｍ程度のリードフレームのアイランド部１に半導体チッ
プ２を搭載すると共に、その周辺の各リード３の内端部
と半導体チップ２表面の各電極をワイヤ４でボンディン
グし、トランスファーモールド方式により封止樹脂５で
半導体チップ２と各リード３の内端部を封止したもので
ある。このような面実装型パッケージは、封止樹脂５よ
り突出した各リード３を表面処理すると共に、所定の形
状にリード３を成形して完成品となる。
（発明が解決しようとする課Ｈ）
しかしながら、上記の面実装型パッケージは、リードフ
レームの厚み（アイランド部ｌの厚み）が約０．１５ｍ
ｍ， 半導体チップ２の厚みが約０．４ｍｍ． ワ
イヤ４のループ部の高さが約０．２ｍｍであるため、封
止樹脂５の全体厚みをｌ．ｏｍｍ以下にしようとすると
、半導体チ・７プ２の上側およびアイランド部１の下側
の樹脂厚を充分確保できないという問題があり、封止樹
脂や封止技術を改良しても全体厚みを１ｍｍ以下、例え
ば０．８ｍｍ程度まで薄型化することができないという
問題があった。
レームの厚み（アイランド部ｌの厚み）が約０．１５ｍ
ｍ， 半導体チップ２の厚みが約０．４ｍｍ． ワ
イヤ４のループ部の高さが約０．２ｍｍであるため、封
止樹脂５の全体厚みをｌ．ｏｍｍ以下にしようとすると
、半導体チ・７プ２の上側およびアイランド部１の下側
の樹脂厚を充分確保できないという問題があり、封止樹
脂や封止技術を改良しても全体厚みを１ｍｍ以下、例え
ば０．８ｍｍ程度まで薄型化することができないという
問題があった。
このような問題は、リードフレームのアイランド部１の
厚み、半導体チップ２の厚み、ワイヤ４のループ部の高
さのいずれかを小さくすれば、一応解決されることにな
る。
厚み、半導体チップ２の厚み、ワイヤ４のループ部の高
さのいずれかを小さくすれば、一応解決されることにな
る。
しかし、アイランド部１の厚みを゛小さくするために薄
いリードフレームを用いると、リード３の強度が小さく
なるためリード変形等の新たな問題を生じる。
いリードフレームを用いると、リード３の強度が小さく
なるためリード変形等の新たな問題を生じる。
一方、半導体チップ２を薄くする場合は、ウエハ状態に
於いて裏面研磨を行うことが必要になるが、最近のウエ
ハは直径が５インチ又は６インチのものが多く、これを
０．４ｍｍ以下、例えば０．２〜０．３ｍｍに研磨する
と強度が大幅に低下するため、その後のウエハの取り扱
いが困難になるという不都合を生じる。
於いて裏面研磨を行うことが必要になるが、最近のウエ
ハは直径が５インチ又は６インチのものが多く、これを
０．４ｍｍ以下、例えば０．２〜０．３ｍｍに研磨する
と強度が大幅に低下するため、その後のウエハの取り扱
いが困難になるという不都合を生じる。
また、ワイヤ４の高さについては、半導体チツプ２のエ
ッジタッチやボンデイングの信頼性の点から０．１５ｍ
ｍが限度であり、たとえワイヤ４の高さを０．１５ｍｍ
まで減少させたとしても、封止樹脂５の全体厚みを大幅
に小さくすることはできない。
ッジタッチやボンデイングの信頼性の点から０．１５ｍ
ｍが限度であり、たとえワイヤ４の高さを０．１５ｍｍ
まで減少させたとしても、封止樹脂５の全体厚みを大幅
に小さくすることはできない。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、リードの変形やウエノ＼取り扱い性の低下な
ど新たな問題を生じることなく、封止樹脂の全体厚みを
１．０ｍｍ以下に薄型化することが可能な樹脂封止型半
導体装置を提供することにある。
ところは、リードの変形やウエノ＼取り扱い性の低下な
ど新たな問題を生じることなく、封止樹脂の全体厚みを
１．０ｍｍ以下に薄型化することが可能な樹脂封止型半
導体装置を提供することにある。
（課題を解決するための手段）
本発明の樹脂封止型半導体装置は、リードフレームのア
イランド部に搭載した半導体チップとその周辺に配され
た各リードの内端部とをワイヤーボンドし、封止樹脂で
半導体チップとリード内端部を封止した樹脂封止型半導
体装置であって、該アイランド部の厚みが該リードの厚
みのｌ／３〜２／３に薄肉化され、該アイランド部には
、該半導体チップより口径が小さい樹脂充填用の開口が
形成されており、そのことにより上記目的が達成される
。
イランド部に搭載した半導体チップとその周辺に配され
た各リードの内端部とをワイヤーボンドし、封止樹脂で
半導体チップとリード内端部を封止した樹脂封止型半導
体装置であって、該アイランド部の厚みが該リードの厚
みのｌ／３〜２／３に薄肉化され、該アイランド部には
、該半導体チップより口径が小さい樹脂充填用の開口が
形成されており、そのことにより上記目的が達成される
。
（作用）
本発明の樹脂封止型半導体装置によれば、半導体チップ
を搭載するリードフレームのアイランド部の厚みがリー
ドの厚みの１／３〜２／３に薄肉化されているので、そ
の薄肉化された分だけ封止樹脂の全体厚みを小さくする
ことが可能となる。
を搭載するリードフレームのアイランド部の厚みがリー
ドの厚みの１／３〜２／３に薄肉化されているので、そ
の薄肉化された分だけ封止樹脂の全体厚みを小さくする
ことが可能となる。
しかも、このアイランド部には樹脂充填用の開口が形戊
され、この開口に封止樹脂が充填されてアイランド部下
側の樹脂厚が部分的に厚くなるため、上記のように封止
樹脂の全体厚みを小さくしても、信頼性、威型性に優れ
た半導体装置が得られる。
され、この開口に封止樹脂が充填されてアイランド部下
側の樹脂厚が部分的に厚くなるため、上記のように封止
樹脂の全体厚みを小さくしても、信頼性、威型性に優れ
た半導体装置が得られる。
（実施例）
以下に本発明を実施例について説明する。
第１図は本発明の一実施例に係る樹脂封止型半導体装置
の透視平面図、第２図は第１図のＡ−Ａ線に沿った断面
図である。
の透視平面図、第２図は第１図のＡ−Ａ線に沿った断面
図である。
第１図及び第２図に於いて、アイランド部ｌは左右一対
の支持リード６、６で支持されており、該アイランド部
１の上には約０．４ｍｍの厚みを有する半導体チフブ２
が通常の接着剤でグイボンドされている。そして、半導
体チ・ノプ２の表面の各電極（図示せず）とその周辺の
各リード３の内端部が金線やアルミ線などのワイヤ４で
ボンディングされ、この半導体チップ２と各リード３の
内端部がトランスファーモールド方式によりエポキシ系
樹脂等の封止樹脂５で封止されて、半導体装置が構成さ
れている。
の支持リード６、６で支持されており、該アイランド部
１の上には約０．４ｍｍの厚みを有する半導体チフブ２
が通常の接着剤でグイボンドされている。そして、半導
体チ・ノプ２の表面の各電極（図示せず）とその周辺の
各リード３の内端部が金線やアルミ線などのワイヤ４で
ボンディングされ、この半導体チップ２と各リード３の
内端部がトランスファーモールド方式によりエポキシ系
樹脂等の封止樹脂５で封止されて、半導体装置が構成さ
れている。
上記リードフレームは、厚さ約０．１５ｍｍの４２アロ
イやＣｕ系の金Ｒ仮をフォトリングラフィを用いた化学
的エッチングによってパターンニグされるが、この時、
同時処理でアイランド部１を薄肉化できる。具体的には
、アイランド部１の片面のマスキングを削除したエッチ
ング処理によってリード３、６の厚みの１７３〜２／３
の厚みとなるように薄肉化されている。アイランド部ｌ
の厚みが１／３より小さくなると強度が大幅に低下し、
逆に２７３より大きくなると封止樹脂５の全体厚みをあ
まり小さくできず、本発明の目的を充分に達成し難くな
るので、上記のようにリードの厚みの１／３〜２／３の
範囲内とすることが必要である。更に、このアイランド
部１の中央には、半導体チップ２より口径が小さい樹脂
充填用の開口７が形成され、この間口７に封止樹脂５が
充填されて、アイランド部１下側の樹脂厚が部分的に厚
くなっている。この間口７の口径は、第３図に示すよう
に、トランスファーモールド用の下金型８に出没自在に
設けられたイジエクト用ビン９の直径より大きくするこ
とが好ましい。
イやＣｕ系の金Ｒ仮をフォトリングラフィを用いた化学
的エッチングによってパターンニグされるが、この時、
同時処理でアイランド部１を薄肉化できる。具体的には
、アイランド部１の片面のマスキングを削除したエッチ
ング処理によってリード３、６の厚みの１７３〜２／３
の厚みとなるように薄肉化されている。アイランド部ｌ
の厚みが１／３より小さくなると強度が大幅に低下し、
逆に２７３より大きくなると封止樹脂５の全体厚みをあ
まり小さくできず、本発明の目的を充分に達成し難くな
るので、上記のようにリードの厚みの１／３〜２／３の
範囲内とすることが必要である。更に、このアイランド
部１の中央には、半導体チップ２より口径が小さい樹脂
充填用の開口７が形成され、この間口７に封止樹脂５が
充填されて、アイランド部１下側の樹脂厚が部分的に厚
くなっている。この間口７の口径は、第３図に示すよう
に、トランスファーモールド用の下金型８に出没自在に
設けられたイジエクト用ビン９の直径より大きくするこ
とが好ましい。
上記のような構戊の樹脂封止型半導体装置は、半導体チ
ップ２を搭載するアイランド部１の厚みがリードフレー
ムのリード３、６の厚みの１／３〜２／３に薄肉化され
ているので、その薄肉化された分だけ封止樹脂５の全体
厚みを小さくすることが可能となる。しかも、このアイ
ランド部１には、イジェクト用ピン９の直径より口径が
大きい樹脂充填用の開口７を形成して、離型時にイジエ
クト用ビン９で押し上げられる部分の封止樹脂の厚みを
大きくしてあるため、その部分で封止樹脂５が割れるな
どの心配がなく、また、半導体チップ２上例の樹脂厚と
アイランド部１下側の樹脂厚とのバランスも良くなるの
で、上記のように封止樹脂５の全体厚みを小さくしても
、信頼性、成型性に優れた半導体装置となる。
ップ２を搭載するアイランド部１の厚みがリードフレー
ムのリード３、６の厚みの１／３〜２／３に薄肉化され
ているので、その薄肉化された分だけ封止樹脂５の全体
厚みを小さくすることが可能となる。しかも、このアイ
ランド部１には、イジェクト用ピン９の直径より口径が
大きい樹脂充填用の開口７を形成して、離型時にイジエ
クト用ビン９で押し上げられる部分の封止樹脂の厚みを
大きくしてあるため、その部分で封止樹脂５が割れるな
どの心配がなく、また、半導体チップ２上例の樹脂厚と
アイランド部１下側の樹脂厚とのバランスも良くなるの
で、上記のように封止樹脂５の全体厚みを小さくしても
、信頼性、成型性に優れた半導体装置となる。
（発明の効果）
以上の説明から明らかなように、本発明の樹脂封止型半
導体装置は、従来に比較して大幅な薄型化を達成するこ
とができ、しかも成型性や信頼性の点で優れたものであ
り、リード変形等の新たな問題も生じないといった効果
を奏する。
導体装置は、従来に比較して大幅な薄型化を達成するこ
とができ、しかも成型性や信頼性の点で優れたものであ
り、リード変形等の新たな問題も生じないといった効果
を奏する。
４． の な！日
第ｌ図は本発明の一実施例に係る樹脂封止型半導体装置
の透視平面図、第２図は第ｌ図のＡ−Ａ線に沿った断面
図、第３図は半導体チップを搭載したリードフレームを
トランスファーモールド用金型にセットしたところを示
す部分断面図、第４図は従来の樹脂封止型半導体装置の
透視平面図、第５図は第４図のＢ−Ｂ線に沿った断面図
である。
の透視平面図、第２図は第ｌ図のＡ−Ａ線に沿った断面
図、第３図は半導体チップを搭載したリードフレームを
トランスファーモールド用金型にセットしたところを示
す部分断面図、第４図は従来の樹脂封止型半導体装置の
透視平面図、第５図は第４図のＢ−Ｂ線に沿った断面図
である。
１・・・アイランド部、２・・・半導体チップ、３・・
・リード、４・・・ワイヤ、５・・・封止樹脂、６・・
・支持リード、７・・・樹脂充填用の開口、９・・・イ
ジェクト用ピン。
・リード、４・・・ワイヤ、５・・・封止樹脂、６・・
・支持リード、７・・・樹脂充填用の開口、９・・・イ
ジェクト用ピン。
以上
Claims (1)
- １、リードフレームのアイランド部に搭載した半導体チ
ップとその周辺に配された各リードの内端部とをワイヤ
ーボンドし、封止樹脂で半導体チップとリード内端部を
封止した樹脂封止型半導体装置であって、該アイランド
部の厚みが該リードの厚みの１／３〜２／３に薄肉化さ
れ、該アイランド部には、該半導体チップより口径が小
さい樹脂充填用の開口が形成されている樹脂封止型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23414389A JPH0396264A (ja) | 1989-09-08 | 1989-09-08 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23414389A JPH0396264A (ja) | 1989-09-08 | 1989-09-08 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0396264A true JPH0396264A (ja) | 1991-04-22 |
Family
ID=16966319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23414389A Pending JPH0396264A (ja) | 1989-09-08 | 1989-09-08 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0396264A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480060U (ja) * | 1990-11-26 | 1992-07-13 | ||
| US5775370A (en) * | 1995-03-13 | 1998-07-07 | Nabco Ltd. | Fluid pressure control valve apparatus |
| KR20020061969A (ko) * | 2001-01-19 | 2002-07-25 | 주식회사 만도 | 브레이크장치용 유압조정밸브 |
| US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
-
1989
- 1989-09-08 JP JP23414389A patent/JPH0396264A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480060U (ja) * | 1990-11-26 | 1992-07-13 | ||
| US5775370A (en) * | 1995-03-13 | 1998-07-07 | Nabco Ltd. | Fluid pressure control valve apparatus |
| KR20020061969A (ko) * | 2001-01-19 | 2002-07-25 | 주식회사 만도 | 브레이크장치용 유압조정밸브 |
| US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
| US7253026B2 (en) | 2001-03-05 | 2007-08-07 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667543B1 (en) | Optical sensor package | |
| KR100731007B1 (ko) | 적층형 반도체 패키지 | |
| US6770163B1 (en) | Mold and method for encapsulation of electronic device | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20020153601A1 (en) | Multi-chip package | |
| JPH0396264A (ja) | 樹脂封止型半導体装置 | |
| JP2003347345A (ja) | 半導体装置、その製造方法及び製造装置 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH05183010A (ja) | 積層型半導体パッケージ | |
| JPH01187841A (ja) | 半導体装置 | |
| JPH0396263A (ja) | 樹脂封止型半導体装置 | |
| TWI758227B (zh) | 封裝導線架的製作方法 | |
| JPH02105450A (ja) | 半導体装置 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| US6459162B1 (en) | Encapsulated semiconductor die package | |
| JPH05326587A (ja) | 樹脂封止型半導体装置の樹脂封止方法及びその装置 | |
| JPH06132475A (ja) | 半導体パッケージ | |
| JP2972681B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH05243317A (ja) | 半導体装置 | |
| KR100193228B1 (ko) | 반도체 패키지 구조 | |
| JP2723855B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH04150065A (ja) | 半導体パッケージ用リードフレーム | |
| JPH05235101A (ja) | 半導体装置 |