JPH0395665U - - Google Patents
Info
- Publication number
- JPH0395665U JPH0395665U JP11969490U JP11969490U JPH0395665U JP H0395665 U JPH0395665 U JP H0395665U JP 11969490 U JP11969490 U JP 11969490U JP 11969490 U JP11969490 U JP 11969490U JP H0395665 U JPH0395665 U JP H0395665U
- Authority
- JP
- Japan
- Prior art keywords
- cmos
- semiconductor substrate
- transistor
- channel transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
第1図は従来のバイ−CMOSの構造を示す断
面図、第2〜第12図は本考案の実施例の構造を
製造工程順に示す断面図である。 22……半導体基板、25……エピタキシヤル
層、49……バイポーラトランジスタ、50……
CMOSのPチヤンネルトランジスタ、51……
CMOSのNチヤンネルトランジスタ。
面図、第2〜第12図は本考案の実施例の構造を
製造工程順に示す断面図である。 22……半導体基板、25……エピタキシヤル
層、49……バイポーラトランジスタ、50……
CMOSのPチヤンネルトランジスタ、51……
CMOSのNチヤンネルトランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体基板上に直接形成されたエピタキシ
ヤル層にバイポーラトランジスタおよびCMOS
のPチヤンネルトランジスタまたはNチヤンネル
トランジスタのいずれか一方の導電型のチヤンネ
ルのトランジスタを設け、 上記半導体基板に上記CMOSの他方の導電型
のチヤンネルのトランジスタを設け、 上記バイポーラトランジスタのコレクタに対応
して上記半導体基板に埋込み層を設け、 上記バイポーラトランジスタと上記CMOSの
一方の導電型のチヤンネルのトランジスタとを分
離する分離領域を設け、 上記分離領域が、上記エピタキシヤル層を貫き
上記半導体基板に到達する酸化シリコン膜で形成
されている 半導体装置。 (2) P型の半導体基板上に直接形成されたN型
のエピタキシヤル層にバイポーラトランジスタお
よびCMOSのPチヤンネルトランジスタを設け
、上記半導体基板に上記CMOSのNチヤンネル
トランジスタを設けた 実用新案登録請求の範囲第1項に記載の半導体
装置。 (3) N型の半導体基板上に直接形成されたP型
のエピタキシヤル層にバイポーラトランジスタお
よびCMOSのNチヤンネルトタンジスタを設け
、上記半導体基板に上記CMOSのPチヤンネル
トランジスタを設けた 実用新案登録請求の範囲第1項に記載の半導体
装置。 (4) 上記分離領域の幅は0.5〜数ミクロンで
ある 実用新案登録請求の範囲第1項、第2項または
第3項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990119694U JPH0534115Y2 (ja) | 1990-11-15 | 1990-11-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990119694U JPH0534115Y2 (ja) | 1990-11-15 | 1990-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0395665U true JPH0395665U (ja) | 1991-09-30 |
JPH0534115Y2 JPH0534115Y2 (ja) | 1993-08-30 |
Family
ID=31667802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990119694U Expired - Lifetime JPH0534115Y2 (ja) | 1990-11-15 | 1990-11-15 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0534115Y2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS545392A (en) * | 1977-06-15 | 1979-01-16 | Hitachi Ltd | Semiconductor integrated circuit and its manufacture |
JPS5420679A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Bipolar mos semiconductor integrated circuit device and the same |
JPS55105361A (en) * | 1978-12-30 | 1980-08-12 | Fujitsu Ltd | Semiconductor device |
-
1990
- 1990-11-15 JP JP1990119694U patent/JPH0534115Y2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS545392A (en) * | 1977-06-15 | 1979-01-16 | Hitachi Ltd | Semiconductor integrated circuit and its manufacture |
JPS5420679A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Bipolar mos semiconductor integrated circuit device and the same |
JPS55105361A (en) * | 1978-12-30 | 1980-08-12 | Fujitsu Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0534115Y2 (ja) | 1993-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6142862U (ja) | 縦形pnpトランジスタを含む集積回路 | |
JPH0395665U (ja) | ||
JPH0666425B2 (ja) | 複合型半導体装置 | |
JPS62174965A (ja) | 集積回路 | |
JPS5998656U (ja) | 半導体集積回路装置 | |
JPS6257241A (ja) | 半導体装置 | |
JP2830052B2 (ja) | 半導体装置の製造方法 | |
JPS6424862U (ja) | ||
JPS61162066U (ja) | ||
JP2678081B2 (ja) | 半導体集積回路装置 | |
JPH0440550U (ja) | ||
JPH0163147U (ja) | ||
JPS6315066U (ja) | ||
JPH04112564A (ja) | 半導体装置 | |
JPH0263556U (ja) | ||
JPH0467356U (ja) | ||
JPH0244335U (ja) | ||
JPS6350143U (ja) | ||
JPS5815363U (ja) | Cmos集積回路 | |
JPS62177123U (ja) | ||
JPS6242255U (ja) | ||
JPS63162538U (ja) | ||
JPS6312856U (ja) | ||
JPH0365258U (ja) | ||
JPS63177066U (ja) |