JPH0382005A - Laminated capacitor - Google Patents

Laminated capacitor

Info

Publication number
JPH0382005A
JPH0382005A JP21827889A JP21827889A JPH0382005A JP H0382005 A JPH0382005 A JP H0382005A JP 21827889 A JP21827889 A JP 21827889A JP 21827889 A JP21827889 A JP 21827889A JP H0382005 A JPH0382005 A JP H0382005A
Authority
JP
Japan
Prior art keywords
internal electrode
internal electrodes
ceramic green
internal
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21827889A
Other languages
Japanese (ja)
Other versions
JPH0828309B2 (en
Inventor
Toshinori Amano
天野 俊紀
Susumu Mori
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1218278A priority Critical patent/JPH0828309B2/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH0382005A publication Critical patent/JPH0382005A/en
Publication of JPH0828309B2 publication Critical patent/JPH0828309B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PURPOSE:To improve the mutual adhesive properties of dielectric layers, and to obtain a laminated capacitor, in which delamination is difficult to be generated, by oxidizing at least the side edge of an internal electrode and forming an oxide film. CONSTITUTION:In a laminated capacitor, which has a laminated type dielectric, in which a plurality of dielectric layers are piled while interposing internal electrodes 13, 14 on the inside and in which the width of the internal electrodes 13, 14 is made narrower than said dielectric layer and side margin regions 34, 35 are shaped onto the sides of the internal electrodes 13, 14 by the narrowing of the width of the internal electrodes, at least the side edges of the internal electrodes 13, 14 are oxidized, and oxide films are formed. The first and second side faces of a sintered body 25 prepared while the width of the internal electrodes 13, 14 is made the same as that of a ceramic green sheet are covered with resist materials 26a, 26b, and third and fourth side faces 25c, 25d are etched, thus shaping the side margin regions 34, 35. An external electrode is formed, and the third and fourth side faces 25c, 25d of the sintered body 25 are oxidized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサに関し、より特定的には、内
部電極と誘電体層との密着強度が高められた構造を有す
る積層コンデンサに間する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a multilayer capacitor, and more specifically, to a multilayer capacitor having a structure in which the adhesion strength between an internal electrode and a dielectric layer is increased. .

〔従来の技術〕[Conventional technology]

コンデンサの小型・大容量化を果たすために、積層コン
デンサが広く用いられている。m層コンデンサは、例え
ば第2図(a)及び(b)に示すように、導電ペースト
よりなる内部電極材1,2が塗布されたセラミックグリ
ーンシート3.4を用意し、それぞれを交互に複数枚積
層し、得られた積層体を厚み方向に圧着した後に焼威し
、内部電極材1.2の引出されてい易焼結体側面に外部
電極を形成することにより得られている。
Multilayer capacitors are widely used to make capacitors smaller and larger in capacity. For an m-layer capacitor, for example, as shown in FIGS. 2(a) and 2(b), ceramic green sheets 3.4 coated with internal electrode materials 1 and 2 made of conductive paste are prepared, and a plurality of each are alternately applied. It is obtained by laminating the sheets, pressing the resulting laminate in the thickness direction, burning it, and forming an external electrode on the side surface of the easily sinterable body from which the internal electrode material 1.2 is pulled out.

ところで、セラaツクグリーンシート3,4上に形成さ
れている内部電極材1.2は、各セラミックグリーンシ
ート3.4の第1の端縁3a、4aから第2の端縁3b
、4b側に向かって延びるように形成されている。また
、各内部電極材1゜2は、セラaツクグリーンシート3
,4の側端縁3c、3d、4e、4dとの間に、幅Xの
サイドマージン領域5を残すような幅に形成されている
By the way, the internal electrode material 1.2 formed on the ceramic green sheets 3, 4 extends from the first edge 3a, 4a to the second edge 3b of each ceramic green sheet 3.4.
, and are formed to extend toward the 4b side. In addition, each internal electrode material 1.2 is a ceramic green sheet 3.
.

サイドマージン領域5を設けているのは、内部電極材1
.2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1.2が焼結後に焼
結体側面で接触することを防止するためである。
The side margin region 5 is provided by the internal electrode material 1
.. This is to improve the adhesion between the ceramic green sheets located above and below 2 and to prevent the internal electrode materials 1.2 from coming into contact with each other on the side surfaces of the sintered body after sintering.

〔発明が解決しようとする技術的課題〕上記のような積
層コンデンサにおいて、所定寸法の焼結体を用いてより
大きな容量を得ようとした場合、サイドマージン領域5
の幅Xを狭くする必要がある。そこで、従来より、サイ
ドマージン領域5の幅Xを可能な範囲で狭めていた。
[Technical problem to be solved by the invention] In the multilayer capacitor as described above, when trying to obtain a larger capacity by using a sintered body of a predetermined size, the side margin area 5
It is necessary to narrow the width X. Therefore, conventionally, the width X of the side margin region 5 has been reduced to the extent possible.

しかしながら、サイドマージン領域5の幅Xをかなり狭
めた場合には、内部電極材1,2の上下に位置するセラ
ミックス同士の密着性が損なわれ、いわゆるデラミネー
ションと称されている層剥がれが生じがちであった。
However, if the width X of the side margin region 5 is made considerably narrower, the adhesion between the ceramics located above and below the internal electrode materials 1 and 2 will be impaired, and layer peeling called so-called delamination tends to occur. Met.

よって、本発明の目的は、誘電体層同士の密着性がより
高められており、従ってデラミネーションの生じ難い積
層コンデンサを提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer capacitor in which the adhesion between dielectric layers is further improved and delamination is less likely to occur.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、間に内部電極を介在させて複数の誘電体層が
積層された積層型の誘電体を有し、前記誘電体層よりも
内部電極の幅が狭(されており、それによって内部電極
の側方にサイドマージン領域が設けられた積層コンデン
サにおいて、下記の構成を備えることを特徴とする。
The present invention has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the width of the internal electrodes is narrower than that of the dielectric layers. A multilayer capacitor in which a side margin region is provided on the side of an electrode is characterized by having the following configuration.

すなわち、内部電極の少なくとも側端縁が酸化さ゛れて
、酸化被膜が形成されていることを特徴とする。
That is, at least the side edges of the internal electrodes are oxidized to form an oxide film.

〔作用〕[Effect]

内部電極の少なくとも側端縁が酸化され、酸化被膜が形
成されているため、核酸化被膜が誘電体層と化学結合を
生じ、内部電極と誘電体層との結合強度が高められてい
る。従って、内部電極面積を拡げ、サイドマージン領域
を狭めたとしても、上下に位置する誘電体層同士の結合
強度が高められるので、層剥がれやデラミネーションの
発生が防止される。
Since at least the side edges of the internal electrodes are oxidized to form an oxide film, the nuclear oxide film forms a chemical bond with the dielectric layer, increasing the bonding strength between the internal electrodes and the dielectric layer. Therefore, even if the internal electrode area is expanded and the side margin area is narrowed, the bonding strength between the dielectric layers located above and below is increased, so layer peeling and delamination are prevented from occurring.

〔実施例の説明〕[Explanation of Examples]

第3図〜第11図を参照して、本発明の一実施例の製造
方法を説明する0本実施例は、誘電体セラミックスを用
いた積層コンデンサに適用したものである。
A manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 3 to 11. This embodiment is applied to a multilayer capacitor using dielectric ceramics.

第3図は、本実施例の製造に用いられる誘電体層として
のセラミックグリーンシート及びその上に形成される内
部電極材を説明するための斜視図である。矩形のセラミ
ックグリーンシート11゜12の上面に、それぞれ、内
部電極材13.14が膜状に形成されている。
FIG. 3 is a perspective view for explaining a ceramic green sheet as a dielectric layer used in the production of this example and an internal electrode material formed thereon. Internal electrode materials 13 and 14 are formed in the form of a film on the upper surfaces of the rectangular ceramic green sheets 11 and 12, respectively.

セラ電ツクグリーンシー)11.12は、誘電体セラミ
ックスを主体とするセラミック・スラリーを図示の形状
に底形することにより得られる。
Ceramic Green Sea) 11 and 12 are obtained by shaping a ceramic slurry mainly made of dielectric ceramic into the shape shown in the figure.

内部電極材13.14は、NiまたはCuのような導電
性材料を主体とする導電ペーストを塗布することにより
構成されている。内部電極材を構成する材料としては、
Ni及びCuの他、AgまたはAg−Pdのような種々
の金属材料を用いることができる。もっとも、本実施例
では、後述するエツチングに際し、適宜のエッチャント
により蝕刻され得る材料により構成することが必要であ
る。
The internal electrode materials 13 and 14 are constructed by applying a conductive paste mainly composed of a conductive material such as Ni or Cu. The materials that make up the internal electrode material are:
In addition to Ni and Cu, various metal materials such as Ag or Ag-Pd can be used. However, in this embodiment, it is necessary to use a material that can be etched with an appropriate etchant during etching, which will be described later.

内部電極材13は、矩形のセラ逅ツクグリーンシー)1
1の一方端縁11aから反対側の端縁llb側に向かっ
て延びるように、かつ端縁flbには至らないように形
成されている。また、内部電極材13の幅は、セラミッ
クグリーンシートllの幅と同一とされている。すなわ
ち、セラミックグリーンシート11の側端縁11c、1
1d間の全幅に至る幅に、内部電極材13が形成されて
いる。
The internal electrode material 13 is a rectangular ceramic green sheet) 1
It is formed so as to extend from one end edge 11a of 1 toward the opposite end edge llb and not to reach end edge flb. Further, the width of the internal electrode material 13 is the same as the width of the ceramic green sheet ll. That is, the side edges 11c, 1 of the ceramic green sheet 11
The internal electrode material 13 is formed over the entire width of 1d.

内部電極材14についても、内部電極材13と同様に構
成されている。但し、セラ壽ツクグリーンシー)11.
12を積層した際に、内部電極材13と内部電極材14
とが積層体の対向する側面に引出されるように、内部電
極材14が引出されているセラミックグリーンシート1
2の一方端縁12aは、セラミックグリーンシート11
の一方端縁11aと反対側に位置されている。
The internal electrode material 14 is also configured in the same manner as the internal electrode material 13. However, Serajutsuk Green Sea) 11.
When stacking 12, internal electrode material 13 and internal electrode material 14
Ceramic green sheet 1 with internal electrode material 14 drawn out so that
One edge 12a of the ceramic green sheet 11
It is located on the opposite side to one end edge 11a of.

第3図に示したセラミックグリーンシート11゜12を
、交互に複数枚積層することにより、第4図に示す積層
体15を得ることができる。積層体15では蒐集1.第
2のセラ壽ツタグリーンシー)11.12が3枚ずつ、
交互に積層されており、さらに最上部に(必要により最
下部にも)内部電極材の付与されていないセラaツクグ
リーンシー1−16が積層されている。
By alternately stacking a plurality of ceramic green sheets 11 and 12 shown in FIG. 3, a laminate 15 shown in FIG. 4 can be obtained. In the laminate 15, collection 1. 2nd Seraju Ivy Green Sea) 11 and 3 pieces of 12 each,
The ceramic green sheets 1-16 are laminated alternately, and the ceramic green sheets 1-16 to which no internal electrode material is applied are further laminated on the top (or on the bottom if necessary).

ここでは、3枚の一方の内部電極13a〜13Cが積層
体15の第1の側面15aに、他方の内部電極材14a
〜14cが第2の側面15bに引出されている。また、
各内部電極材13a〜13c、14a〜14Cは、共に
、11層体15の第3゜第4の側面15c、+5dにも
露出している。
Here, one of the three internal electrodes 13a to 13C is placed on the first side surface 15a of the laminate 15, and the other internal electrode material 14a is
14c are drawn out to the second side surface 15b. Also,
The internal electrode materials 13a to 13c and 14a to 14C are also exposed to the 3rd and fourth side surfaces 15c and +5d of the 11-layer body 15.

なお、積層体15を得るに際しては、実際の量産工程で
は、第5図に示す母セラミックグリーンシートを用いる
ことが好ましい、すなわち、比較的大きな矩形の母セラ
ミックグリーンシート17上に、所定距離を隔てて一方
端縁17aから他方端縁17bに至る保内部電極材18
a、18bを形成する。同様に、厚状電体シートとして
のセラミックグリーンシート19上にも厚内部電極材2
0a、20bをセラミックグリーンシート19の一方端
縁19aから他方端縁19bに至るように形成する。
In order to obtain the laminate 15, in the actual mass production process, it is preferable to use the mother ceramic green sheet shown in FIG. The maintenance internal electrode material 18 extends from one end edge 17a to the other end edge 17b.
a, 18b are formed. Similarly, the thick internal electrode material 2 is also placed on the ceramic green sheet 19 as the thick electric sheet.
0a and 20b are formed from one edge 19a of the ceramic green sheet 19 to the other edge 19b.

そして、セラaツクグリーンシート17.19を図示の
向きのまま交互に複数枚積層し、−点鎖線A、Bに沿う
部分に相当する部分で切断することにより、第4図に示
す積層体15と同様の構造を多数得ることができる。
Then, a plurality of ceramic green sheets 17 and 19 are alternately stacked in the direction shown in the figure, and cut at a portion corresponding to the portion along the dashed-dot lines A and B, resulting in a laminate 15 shown in FIG. Many similar structures can be obtained.

このように、母セラ電フクグリーンシート17゜19を
利用することにより、第4図に示した積層体15を効率
良く量産することができる。しかも、第4図の積層体1
5では、各内部電極材13a〜13c、14a〜14e
は、第3.第4の側面15e、15dにも露出する幅に
形成されている。
In this way, by using the mother cell electric green sheets 17 and 19, the laminate 15 shown in FIG. 4 can be efficiently mass-produced. Moreover, the laminate 1 in FIG.
5, each internal electrode material 13a to 13c, 14a to 14e
The third. It is formed in such a width that it is also exposed to the fourth side surfaces 15e and 15d.

従って、第5図のセラミックグリーンシート17゜19
を積層するに際し、第5図の矢印C方向に多少ずれが生
じたとしても、得られた積層型の誘電体15においては
矢印C方向には内部電極材の重なりずれは生じない。よ
って、濠セラ電ツクグリーンシート17.19の積層に
際して避けることができない積層ずれが多少生じたとし
ても、電極型なり面積のばらつきが少ない積層体15を
安定に得ることができる。
Therefore, the ceramic green sheet 17°19 in Figure 5
Even if some misalignment occurs in the direction of arrow C in FIG. 5 when laminating the internal electrode materials, no misalignment of the internal electrode materials will occur in the direction of arrow C in the obtained laminated dielectric 15. Therefore, even if some unavoidable lamination misalignment occurs during lamination of the moat ceramic electric green sheets 17, 19, it is possible to stably obtain the laminated body 15 with little variation in electrode type and area.

また、第2図に示した従来例では、内部電極材1を構成
するための導電ペーストを塗布した場合、ペーストの表
面張力により、第6図(a)に示すように、内部電極材
1の側端縁に隆起部21a。
In addition, in the conventional example shown in FIG. 2, when a conductive paste for forming the internal electrode material 1 is applied, the surface tension of the paste causes the internal electrode material 1 to change as shown in FIG. 6(a). A raised portion 21a is provided on the side edge.

21bが形成されていた。従って、複数枚のセラミック
グリーンシートを積層した場合、内部電極材の厚みが均
一でないため、焼結後に層剥がれが生じる原因の一つと
なっていた。
21b was formed. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the causes of layer peeling after sintering.

これに対して、本実施例では、第6図(b)に相当の断
面図で示すように、内部電極材13は、セラミックグリ
ーンシート11の側端縁lie、11a間の全幅に至る
ように形成きれるため、内部電極材13の厚みが幅方向
において一様とされる。従って、内部電極材の摩みの不
均一に起因するデラミネーションの発生を効果的に防止
することができる。
On the other hand, in this embodiment, as shown in a corresponding cross-sectional view in FIG. Since the internal electrode material 13 can be formed completely, the thickness of the internal electrode material 13 is uniform in the width direction. Therefore, the occurrence of delamination caused by uneven wear of the internal electrode material can be effectively prevented.

さらに、本実施例では、内部電極材をセラミックグリー
ンシートの全幅に至る幅に形成するものであるため、。
Furthermore, in this example, the internal electrode material is formed to have a width that extends to the entire width of the ceramic green sheet.

電極パターンの書類を少なくすることができ、生産コス
トを卯えることができるという効果もある。
This also has the effect of reducing the number of electrode pattern documents and reducing production costs.

第4図に戻り、積層体15は、焼成に先立ち、厚み方向
にプレスするここにより各セラミックグリーンシート間
が密着される。この場合、本実施例の積層体15では、
内部電極材13a〜13c。
Returning to FIG. 4, prior to firing, the laminate 15 is pressed in the thickness direction so that the ceramic green sheets are brought into close contact with each other. In this case, in the laminate 15 of this embodiment,
Internal electrode materials 13a to 13c.

14a〜14cが第3.第4の側面15c、15a間の
全幅に至るように形成されているので、第4図の■−■
線に沿う第7図(b)の模式的断面図で示すように、第
4図のY方向において厚みが均一となるように圧着する
ことができる。
14a to 14c are the third. Since it is formed to span the entire width between the fourth side surfaces 15c and 15a,
As shown in the schematic cross-sectional view of FIG. 7(b) along the line, the pressure bonding can be performed so that the thickness becomes uniform in the Y direction of FIG. 4.

これに対して、第2図に示したセラミックグリーンシー
トを用いた従来例では、サイドマージン領域5が予め形
成されているため、第7図Ca)に示すように、積層体
15中のサイドマージン領域が形成されている部分Zに
おいて厚みが薄くなり、内部電極材l、2が形成されて
いる部分の積層体の厚みとサイドマージン領域が形成さ
れている側方の領域との厚みとの差により、得られる焼
結体の側面においてデラミネーションが生じがちであっ
た。
On the other hand, in the conventional example using the ceramic green sheet shown in FIG. The thickness is thinner in the part Z where the regions are formed, and the difference between the thickness of the laminate in the part where the internal electrode materials 1 and 2 are formed and the thickness of the side region where the side margin regions are formed. As a result, delamination tends to occur on the side surfaces of the resulting sintered body.

従って、本実施例の積層体では、このような理由による
デラミネーションの発生を効果的に防止できる。
Therefore, in the laminate of this example, the occurrence of delamination due to such reasons can be effectively prevented.

次に、積層方向に圧着された第4図の積層体15を焼成
し、積層型の誘電体としての焼結体を得る0本実施例の
積層体では、側面に露出している内部電極が、誘電体内
部の焼結を促進する媒体となり、焼結が短時間で良好に
行い得る。さらに、第8図に示すように、得られた焼結
体25の第1゜第2の側面をレジスト材26a、26b
で被覆する。このレジスト材26a、26bは、後述す
るエツチングに際して用いるエッチャントにより侵され
ない材料により構成されており、−例を挙げるとエポキ
シ樹脂等の合成樹脂を用いることができる。
Next, the laminated body 15 shown in FIG. 4 which has been crimped in the lamination direction is fired to obtain a sintered body as a laminated dielectric. In the laminated body of this example, the internal electrodes exposed on the side surfaces , serves as a medium that promotes sintering inside the dielectric, and sintering can be performed well in a short time. Furthermore, as shown in FIG. 8, the first and second sides of the obtained sintered body 25 are coated with resist materials 26a and 26b.
Cover with The resist materials 26a and 26b are made of a material that is not attacked by an etchant used in etching to be described later, and for example, synthetic resin such as epoxy resin can be used.

焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13
a〜13c、14a〜14cが形成されている。なお、
内部電極の参照番号は、前述した内部電極材と同一の参
照番号を付して説明することにする。
The internal electrode material 13 is baked into the sintered body 25 when the ceramic is fired.
a to 13c and 14a to 14c are formed. In addition,
The reference numbers of the internal electrodes will be explained using the same reference numbers as those of the internal electrode materials described above.

各内部電極13a−13c、14a〜14cは、レジス
ト材26a、26bで被覆された部分を除いて、すなわ
ち焼結体25の第3.第4の側面25c、25dに露出
されている。
Each of the internal electrodes 13a-13c, 14a-14c is connected to the third electrode of the sintered body 25, except for the portions covered with the resist materials 26a, 26b. It is exposed on the fourth side surfaces 25c and 25d.

次に、上記焼結体25の第3.第4の側面25c、25
dを、内部電極13a〜13c、14a〜14cを構成
している材料を蝕刻し得るエッチャントによりエツチン
グする。エッチャントとしては、例えば硝酸のような強
酸を用いることができるが、内部電極材料として、Cu
及びNi以外の金属材料を用いた場合には、そのような
金属材料をエツチングし得る適宜のエッチャントが用い
られる。
Next, the third. Fourth side 25c, 25
d is etched using an etchant capable of etching the material constituting the internal electrodes 13a-13c, 14a-14c. As an etchant, for example, a strong acid such as nitric acid can be used, but as an internal electrode material, Cu
When a metal material other than Ni is used, an appropriate etchant capable of etching such a metal material is used.

エツチング後の状態を第9図に平面断面図で示す、第9
図から明らかなように、焼結体25内においては、内部
電極13aが焼結体25の第1の側面25gに引出され
ている端縁31と隣接している二辺32.33が、サイ
ドマージン領域34゜35を第3.第4の側面25c、
25dとの間に形成するように、第3.第4の側面25
c、25dから内側に後退されている。これは、エツチ
ングにより、内部電極13aの両側端縁部分が蝕刻され
、それによってサイドマージン領域34,35が形成さ
れていることを意味する。
The state after etching is shown in a plan sectional view in Fig. 9.
As is clear from the figure, in the sintered body 25, the two sides 32 and 33 adjacent to the edge 31 where the internal electrode 13a is drawn out to the first side surface 25g of the sintered body 25 are Margin area 34°35 as 3rd. fourth side 25c,
25d, the third. Fourth aspect 25
c, has been retreated inward from 25d. This means that both side edge portions of the internal electrode 13a are etched by etching, thereby forming side margin regions 34 and 35.

他の内部電極13b、13c、14a〜14c部分にお
いても同様にサイドマージン領域が形成されている。
Side margin regions are similarly formed in the other internal electrodes 13b, 13c, and 14a to 14c.

また、第10図に拡大して示すように、サイドマージン
領域が形成されている部分には、エツチングにより空隙
34a、35aが形成されている。
Further, as shown in an enlarged view in FIG. 10, voids 34a and 35a are formed by etching in the portion where the side margin region is formed.

エツチング後、焼結体25を水等により洗浄し、エッチ
ャントを除去する。しかし、水洗いだけでは、残留エッ
チャント、特に空隙348.35a内に残留しているエ
ッチャントを完全に除去することは難しい、そこで、本
実施例では、次に焼結体25を加熱雰囲気下に置き、残
留エッチャントを飛散させて除去する。
After etching, the sintered body 25 is washed with water or the like to remove the etchant. However, it is difficult to completely remove the residual etchant, especially the etchant remaining in the voids 348.35a, by only washing with water. Therefore, in this embodiment, the sintered body 25 is next placed in a heated atmosphere, Spatter and remove residual etchant.

なお、上記加熱は、後述の外部電極を焼付ける工程で与
えられる熱を利用してもよい、その場合には、残留エッ
チャントの除去と外部電極の焼付けを同一工程で行い得
る。
Note that the above-mentioned heating may utilize heat given in the step of baking the external electrodes, which will be described later. In that case, the removal of the residual etchant and the baking of the external electrodes can be performed in the same step.

また、残留エッチャントの除去は、残留エッチャントに
よる内部電極の腐蝕を防止するためである。従って、エ
ツチング作用を奪うことさえ可能であれば、加熱以外の
方法を用いても良い0例えば、強酸のエッチャントであ
れば、アルカリ溶液に浸漬して残留エッチャントを中和
してもよい。
Further, the purpose of removing the residual etchant is to prevent corrosion of the internal electrodes due to the residual etchant. Therefore, a method other than heating may be used as long as it is possible to remove the etching effect.For example, if the etchant is a strong acid, the remaining etchant may be neutralized by immersion in an alkaline solution.

上記残留エッチャントの除去に続いて、レジスト材26
g、26bを除去する。レジスト材26a、26bの除
去は、機械的研磨または薬剤を用いた方法等により行い
得る。
Following the removal of the residual etchant, the resist material 26
g, remove 26b. The resist materials 26a and 26b can be removed by mechanical polishing, a method using chemicals, or the like.

本実施例では、サイドマージンj1M34.35が、エ
ツチングにより形成されるので、焼結体25の第3.第
4の側面25c、25dから内側に正確な幅のサイドマ
ージン領域を形成することができる。しかも、セラミッ
クグリーンシートと内部電極材とを積層し、積層体を得
た後に、このサイドマージン領域34.35が形成され
るものであるため、積層ずれ等を考慮して余分な幅のサ
イドマージン領域を形成する必要がない、すなわち、従
来例に比べて、より狭い幅にサイドマージン領域34.
35を形成することができる。従って、小型・大容量の
積層コンデンサを実現し得ることがわかる。
In this embodiment, the side margin j1M34.35 is formed by etching, so the third. A side margin region with an accurate width can be formed inward from the fourth side surfaces 25c and 25d. Moreover, since the side margin regions 34 and 35 are formed after the ceramic green sheets and internal electrode materials are laminated to obtain a laminate, an extra width of side margin is required to take into consideration lamination misalignment, etc. There is no need to form a side margin region 34. In other words, the width of the side margin region 34 is narrower than in the conventional example.
35 can be formed. Therefore, it can be seen that a small-sized, large-capacity multilayer capacitor can be realized.

なお、積層体15を得た段階で内部電極材が側面に露出
している部分から垂れることがあるが、このように垂れ
た内部電極材が存在したとしても、上記エツチングによ
り確実に除去される。
Note that when the laminate 15 is obtained, the internal electrode material may sag from the portion exposed on the side surface, but even if such sagging internal electrode material exists, it is reliably removed by the etching described above. .

次に、レジスト材26a、26bが除去された面に例え
ばAgを主体とするitペーストを塗布し、焼付けるこ
とにより、第1図及び第11図に示すように、一対の外
部電極36.37を形成する。外部電極36は、内部電
極13a−13eに、外部電極37は内部電極14a〜
14eに電気的に接続される。
Next, by applying IT paste mainly composed of Ag, for example, to the surface from which the resist materials 26a and 26b have been removed and baking it, a pair of external electrodes 36 and 37 are formed, as shown in FIGS. 1 and 11. form. The external electrode 36 is connected to the internal electrodes 13a-13e, and the external electrode 37 is connected to the internal electrodes 14a-14a.
14e.

最後に、外部電極36.37を形成した後に、焼結体2
5の第3.第4の側面25e、25dに酸化処理を施す
、酸化処理は、例えば第11図の積層コンデンサを酸化
雰囲気中において所定の時間加熱処理を行うことにまり
達成される。本実施例では、焼結体25の第3、第4の
側面25C125d側において、比較的狭い幅のサイド
マージン領域34.35を経て内部電極13ax13c
Finally, after forming the external electrodes 36 and 37, the sintered body 2
3rd of 5. The oxidation treatment of the fourth side surfaces 25e and 25d is accomplished, for example, by heating the multilayer capacitor shown in FIG. 11 for a predetermined period of time in an oxidizing atmosphere. In this embodiment, on the third and fourth side surfaces 25C125d sides of the sintered body 25, the internal electrodes 13ax13c are
.

14ax14cの側端縁が配置されているため、また第
10図の空隙34 a +  35 aが形成されてい
るため、内部電極の側端縁が酸化雰囲気により酸化され
やす(、それによって内部電極側端縁に酸化被膜が形成
される。そして、この酸化被膜の形成により、内部電極
とセラミックスとの密着強度が効果的に高められる。こ
れは、酸化される際に、誘電体セラミックスと丙部電極
乙の間に化学結合を生じるからである。
Because the side edges of 14ax14c are arranged, and because the gaps 34a + 35a in FIG. 10 are formed, the side edges of the internal electrodes are easily oxidized by the oxidizing atmosphere (thereby An oxide film is formed on the edge.The formation of this oxide film effectively increases the adhesion strength between the internal electrode and the ceramic.This is because when oxidized, the dielectric ceramic and the heel electrode This is because a chemical bond is created between the two.

よって、上記のような酸化処理を行うことにより、内部
電極13a〜13e、14a−14cど誘電体セラミッ
クスとの密着性をより一層高め得ることが可能とされて
いる。
Therefore, by performing the oxidation treatment as described above, it is possible to further improve the adhesion of the internal electrodes 13a to 13e, 14a to 14c, etc. to the dielectric ceramic.

なお、上記酸化処理は、エツチングによりサイドマージ
ン領域34.35を形成した後であれば何れの段階にお
いて行ってもよい、すなわち、外部電極36.37の形
成に先立って酸化処理を行ってもよい。
Note that the above oxidation treatment may be performed at any stage after the side margin regions 34.35 are formed by etching, that is, the oxidation treatment may be performed prior to the formation of the external electrodes 36.37. .

また、好ましくは、上記酸化処理後に、第10図の空隙
34a、35aに、エポキシ樹脂等の合成樹脂を加圧注
入することにより、焼結体25の側面25 c、、25
 dの空隙34a、35aをシールすることができる。
Preferably, after the oxidation treatment, a synthetic resin such as an epoxy resin is injected under pressure into the gaps 34a and 35a in FIG.
The gaps 34a and 35a of d can be sealed.

なお、シール材としては、合成樹脂の他、ゴム等の任意
の材料を用い得る。
Note that as the sealing material, in addition to synthetic resin, any material such as rubber can be used.

上記シール処理についても、外部電極の形成後に行って
もよく、あるいは外部電極の形成に先立って行ってもよ
い。
The above-mentioned sealing treatment may also be performed after the formation of the external electrodes, or may be performed prior to the formation of the external electrodes.

さらに、上述した実施例では、エツチングを施した後に
、一対の外部を極36,37を形成したが、外部電極の
形成はエツチングに先立って行ってもよい。
Further, in the above embodiment, the pair of external electrodes 36 and 37 are formed after etching, but the external electrodes may be formed prior to etching.

上記実施例では、内部電極13a〜13e、14ax1
4eが安価なNiまたはCuを用いて構成されているの
で、電極コストを低減することができる。また、積層ず
れ等を余り気にせずに母セラミックグリーンシートをI
ff層することができるので、製造工程が簡略化され、
積層コンデンサの量産コストを効果的に低減することが
できる。
In the above embodiment, the internal electrodes 13a to 13e, 14ax1
Since the electrode 4e is made of inexpensive Ni or Cu, the electrode cost can be reduced. In addition, the mother ceramic green sheet can be I
ff layer, the manufacturing process is simplified,
The mass production cost of multilayer capacitors can be effectively reduced.

なお、好ましくは、外部電極36.37が形成される焼
結体側面に、Niを主体とする導電ペーストをコーティ
ングし、しかる後外部電極36゜37を形成するように
すれば、内部電極と外部電極との電気的接続の信頼性を
高めることができる。
Preferably, the side surfaces of the sintered body on which the external electrodes 36 and 37 are formed are coated with a conductive paste mainly composed of Ni, and then the external electrodes 36 and 37 are formed, so that the internal electrodes and the external The reliability of electrical connection with the electrode can be increased.

また、Niに代えて、他の導電性材料層を焼結体25の
第1、第2の側面25a、25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a、26bの機能を
も持たせることができる。すなわち、外部電極形成用の
下地電極でレジスト材26a、26bを構威し得る。こ
の場合には、レジスト材の除去は必要でない。
Further, instead of Ni, another conductive material layer may be applied to the first and second side surfaces 25a and 25b of the sintered body 25. In that case, if a material that is not etched by the etchant is used, It can also have the functions of the resist materials 26a and 26b described above. That is, the resist materials 26a and 26b can be used as base electrodes for forming external electrodes. In this case, removal of the resist material is not necessary.

上述した実施例では、硝酸等の化学的薬剤をエッチャン
トとして用いて内部電極の側端縁をエツチングしたが、
実際のエツチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。
In the embodiments described above, the side edges of the internal electrodes were etched using a chemical agent such as nitric acid as an etchant.
Actual etching can be performed by immersing the sintered body in an etchant, or by storing the etchant in a rotating barrel, placing the sintered body into the barrel, and rotating the barrel.

上述の実施例では、サイドマージン領域34゜35をエ
ツチングにより形成したが、他の方法でサイドマージン
領域が形成された積層コンデンサにも、本発明を適用し
得る。即ち、第2図を参照して説明した従来例において
も、本発明の酸化被膜形成により、同様に誘電体セラミ
ックスと内部電極との結合強度を高め得る。但し、上記
実施例のように空隙34a、35aが形成されている方
が、酸化被膜の形成が容易にかつ確実に行われ得る。
In the embodiments described above, the side margin regions 34 and 35 were formed by etching, but the present invention can also be applied to multilayer capacitors in which side margin regions are formed by other methods. That is, even in the conventional example described with reference to FIG. 2, the bonding strength between the dielectric ceramic and the internal electrodes can be similarly increased by forming the oxide film of the present invention. However, if the voids 34a and 35a are formed as in the above embodiment, the oxide film can be formed more easily and reliably.

上述してきた実施例では、誘電体シートとして、セラミ
ックグリーンシートを用いたが、本発明は、セラミック
グリーンシートを複数枚積層して内部電極材と共に一体
焼成してなる積層セラミックコンデンサに限定されるも
のではない、すなわち、酸化処理により内部電極材と化
学結合を生じ得るものである限り、誘電体シートとして
は、誘電体樹脂フィルムを用いることもでき、いわゆる
積層型フィルムコンデンサにも本発明を適用することが
できる。
In the embodiments described above, ceramic green sheets were used as dielectric sheets, but the present invention is limited to multilayer ceramic capacitors formed by laminating a plurality of ceramic green sheets and firing them together with internal electrode materials. In other words, a dielectric resin film can be used as the dielectric sheet as long as it can form a chemical bond with the internal electrode material through oxidation treatment, and the present invention is also applicable to so-called laminated film capacitors. be able to.

さらに、長尺状のセラ壽ツクグリーンシートや樹脂フィ
ルムをその主面上に形成された内部電極と共に巻回して
なる巻回型コンデンサにも本発明を通用することができ
、従って、この種の巻回型コンデンサも本発明にいう積
層コンデンサに含まれるものであることを指摘してお(
Furthermore, the present invention can also be applied to a wound type capacitor formed by winding a long ceramic green sheet or a resin film together with an internal electrode formed on its main surface. It should be pointed out that wound type capacitors are also included in the multilayer capacitors referred to in the present invention (
.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれば、内部電極の少なくとも
側端縁が酸化されて、酸化被膜が形成されている。そし
てこの酸化被膜形成時に、内部電極と誘電体層とが化学
結合により結合されることになるため、内部電極上下の
誘電体層との結合強度が高められ、ひいては積層されて
いる誘電体層同士の密着強度が高められる。よって、内
部電極面積を増大させ、サイドマージン領域を狭めたと
しても、デラミネーシヨンの発生を効果的に防止するこ
とができる。
As described above, according to the present invention, at least the side edges of the internal electrodes are oxidized to form an oxide film. When this oxide film is formed, the internal electrodes and the dielectric layer are bonded by chemical bonds, so the bonding strength between the dielectric layers above and below the internal electrodes is increased, and the stacked dielectric layers are bonded together. The adhesion strength is increased. Therefore, even if the internal electrode area is increased and the side margin area is narrowed, delamination can be effectively prevented from occurring.

よって、本発明によれば、より小型・大容量の積層コン
デンサを安定に得ることが可能となる。
Therefore, according to the present invention, it is possible to stably obtain a smaller and larger capacity multilayer capacitor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図は本発明の一実施例の製造に用いられる誘電体シー
トとしてのセラミックグリーンシート及びその上に形成
される内部電極材の形状を説明するための斜視図、第4
図は積層体を示す斜視図、第5図は母セラミックグリー
ンシートを積層する工程を説明するための斜視図、第6
図(a)及び(b)は、従来例及び実施例における内部
電極材の側端縁の形状を説明するための各断面図であり
、第7図(a)及び(b)は、それぞれ、従来例及び実
施例における積層体の圧着後の形状を説明するための略
図的断面図であり、第7図(、b)は第4図の■−■線
に沿う部分の断面図、第8図は焼結体の側面にレジスト
材を付与した状態を示す斜視図、第9図はエツチング後
の内部電極形状を説明するための平面断面図、第1O図
はエツチングにより生じた空隙を示す略図的拡大断面図
、第11図は本発明の一実施例の積層コンデンサの斜視
図である。 図において、11.12は誘電体層としてのセラミック
グリーンシート、lla、llb、12a、12bは端
縁、llc、lid、12c、12dは側端縁、13,
13a−13c、14.14a〜14cは内部電極材、
25は焼結体、25a、25bは第1.第2の側面、2
5c、25dは第3.第4の側面、34.35はサイ下
マージン領域、34a、35aは空隙、36.37は外
部電極を示す。
Figure 1 is a cross-sectional plan view of a multilayer capacitor according to an embodiment of the present invention, and Figures 2 (a) and (b) are ceramic green sheets used to manufacture conventional multilayer capacitors and the ceramic green sheets formed thereon. Each plan view showing the shape of the internal electrode material and FIG. Perspective view, 4th
The figure is a perspective view showing a laminate, FIG. 5 is a perspective view for explaining the process of laminating mother ceramic green sheets, and FIG.
Figures (a) and (b) are cross-sectional views for explaining the shapes of the side edges of internal electrode materials in conventional examples and examples, and Figures 7 (a) and (b) are, respectively, 7(a) and 8(b) are schematic cross-sectional views for explaining the shapes of the laminates after crimping in conventional examples and examples; FIG. The figure is a perspective view showing the state in which resist material is applied to the side surface of the sintered body, Figure 9 is a plan cross-sectional view for explaining the shape of the internal electrode after etching, and Figure 1O is a schematic diagram showing the voids created by etching. FIG. 11 is a perspective view of a multilayer capacitor according to an embodiment of the present invention. In the figure, 11.12 is a ceramic green sheet as a dielectric layer, lla, llb, 12a, 12b are edges, llc, lid, 12c, 12d are side edges, 13,
13a-13c, 14.14a-14c are internal electrode materials,
25 is a sintered body, 25a and 25b are first. Second aspect, 2
5c and 25d are the third. On the fourth side, 34.35 is a lower margin region, 34a and 35a are gaps, and 36.37 is an external electrode.

Claims (1)

【特許請求の範囲】  間に内部電極を介在させて複数の誘電体層が積層され
た積層型の誘電体を有し、前記誘電体層よりも内部電極
の幅が狭くされており、それによって内部電極の側方に
サイドマージン領域が設けられた積層コンデンサにおい
て、 前記内部電極の少なくとも側端縁が酸化されて、酸化被
膜が形成されていることを特徴とする、積層コンデンサ
[Claims] It has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the width of the internal electrodes is narrower than that of the dielectric layers. A multilayer capacitor in which a side margin region is provided on a side of an internal electrode, wherein at least a side edge of the internal electrode is oxidized to form an oxide film.
JP1218278A 1989-08-24 1989-08-24 Multilayer capacitor Expired - Lifetime JPH0828309B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1218278A JPH0828309B2 (en) 1989-08-24 1989-08-24 Multilayer capacitor
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218278A JPH0828309B2 (en) 1989-08-24 1989-08-24 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0382005A true JPH0382005A (en) 1991-04-08
JPH0828309B2 JPH0828309B2 (en) 1996-03-21

Family

ID=16717354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218278A Expired - Lifetime JPH0828309B2 (en) 1989-08-24 1989-08-24 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH0828309B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198255A (en) * 2000-12-26 2002-07-12 Kyocera Corp Laminated electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198255A (en) * 2000-12-26 2002-07-12 Kyocera Corp Laminated electronic component

Also Published As

Publication number Publication date
JPH0828309B2 (en) 1996-03-21

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
JPH08130160A (en) Manufacture of multilayer ceramic electronic component
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
JP2022073617A (en) Multilayer ceramic capacitor
JP4427960B2 (en) Manufacturing method of thin film laminated electronic component
JP2000340448A (en) Laminated ceramic capacitor
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JPH0382006A (en) Laminated capacitor
JPH0382005A (en) Laminated capacitor
JP3460620B2 (en) Manufacturing method of ceramic laminated electronic component
JP3706503B2 (en) Multilayer electronic components
JP2002299149A (en) Laminated ceramic capacitor
JP2001307937A (en) Method of manufacturing laminated ceramic electronic part
JPS59172711A (en) Method of producing ceramic laminated capacitor
JPH0382008A (en) Manufacture of laminated capacitor
JPH0831396B2 (en) Manufacturing method of multilayer capacitor
JPS61237413A (en) Manufacture of laminate ceramic capacitor
JP3523548B2 (en) Multilayer electronic component and manufacturing method thereof
JPH08115844A (en) Monolithic ceramic capacitor
JP7234841B2 (en) Manufacturing method for multilayer ceramic electronic component
JPH047577B2 (en)
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JPH0618148B2 (en) Method for manufacturing porcelain capacitor
JP2001196258A (en) Method for manufacturing laminated ceramic electronic component

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14