JPH036814A - Method for forming contact hole of semiconductor device - Google Patents

Method for forming contact hole of semiconductor device

Info

Publication number
JPH036814A
JPH036814A JP14181089A JP14181089A JPH036814A JP H036814 A JPH036814 A JP H036814A JP 14181089 A JP14181089 A JP 14181089A JP 14181089 A JP14181089 A JP 14181089A JP H036814 A JPH036814 A JP H036814A
Authority
JP
Japan
Prior art keywords
contact hole
recess
insulating film
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14181089A
Other languages
Japanese (ja)
Inventor
Shinya Kawarabayashi
河原林 真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14181089A priority Critical patent/JPH036814A/en
Publication of JPH036814A publication Critical patent/JPH036814A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce an aspect ratio of a contact hole, to improve coverage of metal wirings and to prevent halation by removing only an upper half to the vicinity of the surface of a semiconductor substrate in the thicknesswise direction of an insulating film, removing its lower half simultaneously with the side along the upper half of the film, forming a contact hole of a two-stage configuration, and removing the stepwise corner in the hole. CONSTITUTION:A resist film 3 formed on an insulating film 2 covering a semiconductor substrate 1 is patterned, and a pattern 10 for a first contact hole is formed. An anisotropic dry etching is conducted through the pattern 10, and a recess 11 is formed. A second anisotropic dry etching is executed through a second contact hole pattern 12 wider than the hole 10, the side of the recess 11 is removed, a wide recess 13 is formed, the film 2 in the bottom of the recess 11 is removed to form a recess 14. Then, the recess 13 and the recess 14 are continuously formed, isotropic wet etching is conducted through the pattern 12, the stepwise corner 16 in a contact hole 15 is removed, the film 3 is then removed. Since the corner is removed, an aspect ratio is reduced, and coverage of metal wirings is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置のコンタクトホール形成方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming contact holes in a semiconductor device.

〔従来の技術〕[Conventional technology]

従来から、半導体装置におけるコンタクトホールを形成
するにあたっては、第2図(a)〜(d)の工程断面図
で示すような方法が採用されている。
Conventionally, in forming contact holes in semiconductor devices, methods such as those shown in process cross-sectional views in FIGS. 2(a) to 2(d) have been adopted.

すなわち、この従来方法では、まず、第2図(a)で示
すように、半導体基板1を覆う絶縁性波WA2の表面上
に形成されたレジスト被膜3をパターニングし、コンタ
クトホール用パターン4を形成する。そして、このコン
タクトホール用パターン4を介して等方性ウェットエツ
チングを行うことによって絶縁性被膜2の厚み方向に沿
う上半部を除去し、第2図(b)で示すように、その側
面がレジスト被wj43の下側にまで拡がった凹部5を
形成する。
That is, in this conventional method, first, as shown in FIG. 2(a), the resist film 3 formed on the surface of the insulating wave WA2 covering the semiconductor substrate 1 is patterned to form a contact hole pattern 4. do. Then, by performing isotropic wet etching through this contact hole pattern 4, the upper half of the insulating film 2 along the thickness direction is removed, and the side surface is removed as shown in FIG. 2(b). A recessed portion 5 extending to the lower side of the resist covering wj 43 is formed.

つぎに、コンタクトホール用パターン4を介して異方性
ドライエツチングを行うことによって凹部5の底面下側
に位置する絶縁性被膜2の下半部を除去し、第2図(c
)で示すように、凹部5よりも狭い幅の凹部6を形成す
る。そこで、これらの連続して形成された両凹部5.6
により、絶縁性被膜2の表面から半導体基板1の表面に
まで至る深さのコンタクトホール7が構成されることに
なる。そののち、第2図(d)で示すように、コンタク
トホール7が形成された絶縁性被膜2の表面からレジス
ト被膜3を除去する。
Next, by performing anisotropic dry etching through the contact hole pattern 4, the lower half of the insulating film 2 located below the bottom surface of the recess 5 is removed, as shown in FIG.
), a recess 6 having a narrower width than the recess 5 is formed. Therefore, these two consecutively formed concave portions 5.6
As a result, a contact hole 7 having a depth extending from the surface of the insulating film 2 to the surface of the semiconductor substrate 1 is formed. Thereafter, as shown in FIG. 2(d), the resist film 3 is removed from the surface of the insulating film 2 in which the contact hole 7 is formed.

なお、このコンタクトホール形成工程に続くメタル配線
形成工程(図示していない)においては、レジスト被膜
3が除去された絶縁性被膜2上にメタル層及びレジスト
被膜を形成し、かつ、このレジスト被膜をパターニング
して配線用パターンを形成したのち、この配線用パター
ンを介してエツチングすることにより、所定の線幅とさ
れたメタル配線を形成することになる。
In the metal wiring forming step (not shown) following this contact hole forming step, a metal layer and a resist film are formed on the insulating film 2 from which the resist film 3 has been removed, and this resist film is After patterning to form a wiring pattern, etching is performed through this wiring pattern to form metal wiring having a predetermined line width.

(発明が解決しようとする課題〕 ところで、前記従来方法においては、等方性ウェットエ
ツチングによってコンタクトホール7となる凹部5を形
成するため、その深さをあまり深くすることができず、
コンタクトホール7のアスペクト比が大きくなる結果、
メタル配線形成工程で絶縁性被膜2上にメタル層を形成
する際におけるコンタクトホール7の側面や底面に対す
るカバーレンジが悪くなってしまうという不都合が生し
ていた。また、このコンタクトホール7を構成する凹部
5と凹部6との間に角部8が形成されることから、メタ
ル配線のハレーションが起こりやすくなり、その断線を
招いてしまうことにもなっていた。
(Problems to be Solved by the Invention) By the way, in the conventional method described above, since the recess 5 that becomes the contact hole 7 is formed by isotropic wet etching, the depth of the recess 5 cannot be made very deep.
As a result of the increased aspect ratio of contact hole 7,
When forming a metal layer on the insulating film 2 in the metal wiring forming process, there has been a problem in that the coverage of the side and bottom surfaces of the contact hole 7 is poor. Furthermore, since the corner portion 8 is formed between the recess 5 and the recess 6 constituting the contact hole 7, halation of the metal wiring is likely to occur, leading to disconnection.

この発明は、このような不都合の発生を未然に防止する
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
It is an object of the present invention to provide a method for forming contact holes in a semiconductor device that can prevent such inconveniences from occurring.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体装置のコンタクトホール形成方法
は、半導体基板の表面を覆う絶縁性被膜上に形成された
レジスト被膜をパターニングし、第1のコンタクトホー
ル用パターンを形成する工程と、第1のコンタクトホー
ル用パターンを介して行う第1回目の異方性ドライエツ
チングにより、前記絶縁性被膜の厚み方向に沿う上半部
のみを前記半導体基板の表面近くまで除去する工程と、
前記レジスト被膜を再びパターニングし、より広幅とさ
れた第2のコンタクトホール用パターンを形成する工程
と、第2のコンタクトホール用パターンを介して行う第
2回目の異方性ドライエツチングにより、前記絶縁性被
膜の上半部に沿う側部を除去すると同時に、その下半部
を除去して2段構成のコンタクトホールを形成する工程
と、前記第2のコンタクトホール用パターンを介して行
う等方性ウェットエツチングにより、前記コンタクトホ
ール内の段差角部を除去する工程とを含んでなることを
特徴とするものである。
A method for forming a contact hole in a semiconductor device according to the present invention includes the steps of patterning a resist film formed on an insulating film covering a surface of a semiconductor substrate to form a first contact hole pattern; removing only the upper half of the insulating film along the thickness direction close to the surface of the semiconductor substrate by a first anisotropic dry etching performed through the hole pattern;
The resist film is patterned again to form a wider second contact hole pattern, and a second anisotropic dry etching is performed through the second contact hole pattern to remove the insulation. removing the side portion along the upper half of the magnetic coating and simultaneously removing the lower half thereof to form a two-stage contact hole; and isotropic processing performed through the second contact hole pattern. The method is characterized in that it includes a step of removing the step corner portion in the contact hole by wet etching.

〔作用〕[Effect]

上記方法によれば、2回にわたる異方性ドライエ、チン
グによって半導体基板の表面近くに段差を有する2段構
成のコンタクトホールを形成し、かつ、等方性ウェット
エツチングによってコンタクトホール内の段差角部を除
去しているので、そのアスペクト比が小さくなってメタ
ル配線のカバーレッジが良くなるとともに、メタル配線
のハレーションが起こりにくくなる。
According to the above method, a two-step contact hole having a step is formed near the surface of a semiconductor substrate by two times of anisotropic dry etching and etching, and a step corner in the contact hole is formed by isotropic wet etching. Since the metal wiring is removed, its aspect ratio becomes smaller, which improves the coverage of the metal wiring, and reduces the chance of halation occurring in the metal wiring.

〔実施例〕〔Example〕

以下、この発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第1図(a)〜(f)は半導体itのコンタクトホール
形成方法を手順を追って示す工程断面図である。なお、
第1図(a)〜<f> において、前述した従来方法を
示す第2図(a)〜(d)と互いに同一もしくは相当す
る部品、部分については同一符号を付している。
FIGS. 1(a) to 1(f) are process cross-sectional views showing step by step a method for forming contact holes in semiconductor IT. In addition,
In FIGS. 1(a) to <f>, parts and portions that are the same as or corresponding to those in FIGS. 2(a) to (d) showing the conventional method described above are given the same reference numerals.

この方法においては、まず、第1図(a)で示すように
、半導体基板1を覆う絶縁性被膜2上に形成されたレジ
スト被Wj3をパターニングし、第1のコンタクトホー
ル用パターン10を形成する。
In this method, first, as shown in FIG. 1(a), a resist film Wj3 formed on an insulating film 2 covering a semiconductor substrate 1 is patterned to form a first contact hole pattern 10. .

そして、この第1のコンタクトホール用パターン10を
介して第1回目の異方性ドライエツチングを行うことに
より、絶縁性被膜2の厚み方向に沿う上半部のみを除去
すると、第1図(b)で示すような凹部11が形成され
ることになる。なお、このとき、形成される凹部11の
深さが絶縁性被膜2の厚みの1/2ないし2/3程度と
なるように異方性ドライエツチングを制御することが望
ましい。
Then, by performing the first anisotropic dry etching through this first contact hole pattern 10, only the upper half along the thickness direction of the insulating film 2 is removed, as shown in FIG. ) is formed. At this time, it is desirable to control the anisotropic dry etching so that the depth of the recess 11 to be formed is about 1/2 to 2/3 of the thickness of the insulating film 2.

つぎに、レジスト被膜3を再びパターニングし、第1図
(C)で示すように、第1のコンタクトホールlOより
も広幅とされた第2のコンタクトホール用パターン12
を形成する。そして、第2のコンタクトホール用パター
ン12を介して第2回目の異方性ドライエツチングを行
い、第111(d)で示すように、絶縁性被膜2の上半
部に沿う側部、すなわち、凹部11の側部を除去してよ
り広幅の凹部13を形成すると同時に、この凹部11の
底面に露出した絶縁性被膜2の下半部を除去して凹部1
4を形成する。すると、広幅の凹部13と、これよりも
狭い幅の凹部14とが連続して形成されることになり、
絶縁性被膜2の表面がら半導体基板lの表面にまで至る
深さで2段構成のコンタクトホール15が形成されるこ
とになる。
Next, the resist film 3 is patterned again, and as shown in FIG. 1(C), a second contact hole pattern 12 is formed which is wider than the first contact hole IO
form. Then, a second anisotropic dry etching is performed through the second contact hole pattern 12, and as shown in 111(d), the side portion along the upper half of the insulating film 2, that is, At the same time, the lower half of the insulating coating 2 exposed on the bottom surface of the recess 11 is removed to form a wider recess 13.
form 4. Then, the wide recess 13 and the narrower recess 14 are formed continuously,
A two-stage contact hole 15 is formed at a depth extending from the surface of the insulating film 2 to the surface of the semiconductor substrate l.

さらに、第2のコンタクトホール用パターン12を介し
て等方性ウェットエツチングを行うことにより、第1図
(e)で示すように、コンタクトホール15内の段差角
部16を除去したのち、第1図(f)で示すように、コ
ンタクトホール15が形成された絶縁性被膜2の表面か
らレジスト被II!3を除去する。
Furthermore, by performing isotropic wet etching through the second contact hole pattern 12, as shown in FIG. As shown in Figure (f), the resist coating II! Remove 3.

なお、このコンタクトホール形成工程に続くメタル配線
形成工程の内容については、従来例と同様であるから、
ここでの説明は省略する。
Note that the contents of the metal wiring forming process following this contact hole forming process are the same as in the conventional example.
The explanation here will be omitted.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明に係る半導体装置のコン
タクトホール形成方法によれば、2回にわたる異方性ド
ライエツチングにより、半導体基板の表面近くに段差を
有する広幅の凹部及び狭い幅の凹部からなる2段構成の
コンタクトホールを形成するとともに、このコンタクト
ホール内の段差角部を等方性ウェットエツチングによっ
て除去することになる。そのため、コンタクトホールの
アスペクト比が小さくなってメタル配線のカバーレンジ
が良くなるとともに、メタル配線のハレーションが起こ
りにくく、その断線を招くことがないという優れた効果
が得られることになる。
As explained above, according to the method for forming a contact hole in a semiconductor device according to the present invention, by performing anisotropic dry etching twice, a wide recess with a step near the surface of the semiconductor substrate and a narrow recess are formed. A two-step contact hole is formed, and the stepped corner portions in the contact hole are removed by isotropic wet etching. Therefore, the aspect ratio of the contact hole is reduced, and the coverage range of the metal wiring is improved, and the excellent effects that halation of the metal wiring is less likely to occur and disconnection of the metal wiring will not occur can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜Cf)  は本発明に係る半導体装置の
コンタクトホール形成方法を手順を追って示す工程断面
図であり、第2図°(a)〜(d)は従来例に係る半導
体装置のコンタクトホール形成方法を示す工程断面図で
ある。 図における符号1は半導体基板、2は絶縁性被膜、3は
レジスト被膜、10は第1のコンタクトホール用パター
ン、12は第2のコンタクトホール用パターン、15は
コンタクトホール、16は段差角部である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。 2・vA縁注性被 膜 レジスト被膜 (a) (c) 第1図 (b) 1 (c) (e) (f) 第2 図 (、b) (d) 二一一一一一一二
1(a) to Cf) are step-by-step cross-sectional views showing a method for forming a contact hole in a semiconductor device according to the present invention, and FIGS. FIG. 3 is a process cross-sectional view showing a contact hole forming method. In the figure, 1 is a semiconductor substrate, 2 is an insulating film, 3 is a resist film, 10 is a first contact hole pattern, 12 is a second contact hole pattern, 15 is a contact hole, and 16 is a step corner. be. Note that the same reference numerals in the drawings indicate parts and portions that are the same or correspond to each other. 2.vA edge pourable coating resist coating (a) (c) Fig. 1 (b) 1 (c) (e) (f) Fig. 2 (, b) (d) 2111112

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板の表面を覆う絶縁性被膜上に形成され
たレジスト被膜をパターニングし、第1のコンタクトホ
ール用パターンを形成する工程と、第1のコンタクトホ
ール用パターンを介して行う第1回目の異方性ドライエ
ッチングにより、前記絶縁性被膜の厚み方向に沿う上半
部のみを前記半導体基板の表面近くまで除去する工程と
、前記レジスト被膜を再びパターニングし、より広幅と
された第2のコンタクトホール用パターンを形成する工
程と、 第2のコンタクトホール用パターンを介して行う第2回
目の異方性ドライエッチングにより、前記絶縁性被膜の
上半部に沿う側部を除去すると同時に、その下半部を除
去して2段構成のコンタクトホールを形成する工程と、 前記第2のコンタクトホール用パターンを介して行う等
方性ウェットエッチングにより、前記コンタクトホール
内の段差角部を除去する工程とを含んでなることを特徴
とする半導体装置のコンタクトホール形成方法。
(1) A step of patterning a resist film formed on an insulating film covering the surface of a semiconductor substrate to form a first contact hole pattern, and a first step performed through the first contact hole pattern. a step of removing only the upper half along the thickness direction of the insulating film close to the surface of the semiconductor substrate by anisotropic dry etching; and patterning the resist film again to form a second part having a wider width. Through the step of forming a contact hole pattern and the second anisotropic dry etching performed through the second contact hole pattern, the side portion along the upper half of the insulating film is removed, and at the same time, the side portion of the insulating film is removed. a step of removing the lower half to form a two-stage contact hole; and a step of removing a step corner in the contact hole by isotropic wet etching performed through the second contact hole pattern. A method for forming a contact hole in a semiconductor device, the method comprising:
JP14181089A 1989-06-02 1989-06-02 Method for forming contact hole of semiconductor device Pending JPH036814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14181089A JPH036814A (en) 1989-06-02 1989-06-02 Method for forming contact hole of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14181089A JPH036814A (en) 1989-06-02 1989-06-02 Method for forming contact hole of semiconductor device

Publications (1)

Publication Number Publication Date
JPH036814A true JPH036814A (en) 1991-01-14

Family

ID=15300659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14181089A Pending JPH036814A (en) 1989-06-02 1989-06-02 Method for forming contact hole of semiconductor device

Country Status (1)

Country Link
JP (1) JPH036814A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674355A (en) * 1994-07-12 1997-10-07 International Business Machines Corp. Diamond-like carbon for use in VLSI and ULSI interconnect systems
KR100301031B1 (en) * 1994-01-27 2002-11-18 삼성전자 주식회사 Method for fabricating semiconductor device
JP2007530990A (en) * 2004-01-20 2007-11-01 ポリヴィジョン コーポレイション Interactive display system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301031B1 (en) * 1994-01-27 2002-11-18 삼성전자 주식회사 Method for fabricating semiconductor device
US5674355A (en) * 1994-07-12 1997-10-07 International Business Machines Corp. Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5679269A (en) * 1994-07-12 1997-10-21 International Business Machines, Corp. Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP2007530990A (en) * 2004-01-20 2007-11-01 ポリヴィジョン コーポレイション Interactive display system

Similar Documents

Publication Publication Date Title
US6566759B1 (en) Self-aligned contact areas for sidewall image transfer formed conductors
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
JPH036814A (en) Method for forming contact hole of semiconductor device
KR0141772B1 (en) Method of forming via hole
JPS6281043A (en) Manufacture of semiconductor device
JPS61296722A (en) Manufacture of semiconductor device
KR960008559B1 (en) Fine contact hall forming method of semiconductor device
JPH0661354A (en) Manufacture of semiconductor device
JPH01273333A (en) Manufacture of semiconductor device
JPH01223747A (en) Manufacture of semiconductor device
KR19980048790A (en) Metal contact and line formation method of semiconductor device
JPS6334928A (en) Formation of through hole
JPS6377164A (en) Field-effect transistor
JPH023926A (en) Forming method of wiring
JPH02285659A (en) Semiconductor device
JPS60180145A (en) Manufacture of semiconductor device
JPH0319227A (en) Manufacture of semiconductor device
JPS61188937A (en) Manufacture of semiconductor device
JPH03101134A (en) Manufacture of semiconductor device
JPH01194334A (en) Manufacture of semiconductor integrated circuit
JPS63287033A (en) Manufacture of semiconductor device
KR950021414A (en) Connecting process between multilayer wirings of semiconductor device
JPS61292916A (en) Forming method for contact hole
JPH04290424A (en) Manufacture of semiconductor device, and semiconductor device
JPH02165630A (en) Manufacture of semiconductor device