JPH0357283A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0357283A JPH0357283A JP1191495A JP19149589A JPH0357283A JP H0357283 A JPH0357283 A JP H0357283A JP 1191495 A JP1191495 A JP 1191495A JP 19149589 A JP19149589 A JP 19149589A JP H0357283 A JPH0357283 A JP H0357283A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- circuit
- magnetic field
- differential amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 41
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002826 coolant Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、超電導材料を利用した半導体装置に関し，特
に、トランジスタ差動増幅回路の負荷抵抗又はエミッタ
を超電導材料で構成した半導体装置に関するものである
。
に、トランジスタ差動増幅回路の負荷抵抗又はエミッタ
を超電導材料で構成した半導体装置に関するものである
。
従来，半導体集積回路において，磁界の発生（侵入）又
は温度の上昇により素子が破壊されたり、誤動作したり
するため、磁気シールド又は冷却を行っている。
は温度の上昇により素子が破壊されたり、誤動作したり
するため、磁気シールド又は冷却を行っている。
しかしながら，本発明者は，前記従来技術を検討した結
果，以下のような問題点を見出した。
果，以下のような問題点を見出した。
すなわち、前記半導体集積回路の用途によっては、磁気
シールド又は冷却ができなかったり、また、コスト上に
磁気シールド又は冷却を行わない場合があり、前記磁界
の発生又は温度の上昇により素子が破壊されたり、誤動
作したりするという問題があった。
シールド又は冷却ができなかったり、また、コスト上に
磁気シールド又は冷却を行わない場合があり、前記磁界
の発生又は温度の上昇により素子が破壊されたり、誤動
作したりするという問題があった。
本発明の目的は、トランジスタ差動増幅回路の負荷抵抗
又はエミッタを超電導材料で構成した半導体磁気センサ
又は半導体温度センサを提供することにある。
又はエミッタを超電導材料で構成した半導体磁気センサ
又は半導体温度センサを提供することにある。
本発明の他の目的は、半導体集積回路において、磁界の
発生（侵入）又は温度の上昇による素子の破壊及び誤動
作を防止することができる技術を提供することにある。
発生（侵入）又は温度の上昇による素子の破壊及び誤動
作を防止することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち，代表的なものの概
要を簡単に説明すれば，下記のとおりである６ トランジスタ差動増幅回路を有する半導体装置において
、前記トランジスタ差動増幅回路の各トランジスタの負
荷抵抗又はエミッタ抵抗を超電導材料で構或し、該超電
導材料は、超電導状態が破壊された時の抵抗値がそれぞ
れ異なるものである。
要を簡単に説明すれば，下記のとおりである６ トランジスタ差動増幅回路を有する半導体装置において
、前記トランジスタ差動増幅回路の各トランジスタの負
荷抵抗又はエミッタ抵抗を超電導材料で構或し、該超電
導材料は、超電導状態が破壊された時の抵抗値がそれぞ
れ異なるものである。
また，トランジスタ差動増１／ＭＨ路を有する半導体装
置において，前記トランジスタ差動増幅回路の各トラン
ジスタの負荷抵抗又はエミッタ抵抗の一方を超電導材料
で構成し、他の負荷抵抗又はエミッタ抵抗を超電導材料
の超電導状態が破壊された時の抵抗値より小さくしたも
のである。
置において，前記トランジスタ差動増幅回路の各トラン
ジスタの負荷抵抗又はエミッタ抵抗の一方を超電導材料
で構成し、他の負荷抵抗又はエミッタ抵抗を超電導材料
の超電導状態が破壊された時の抵抗値より小さくしたも
のである。
前述した手段によれば、トランジスタ差動増幅回路を有
する半導体装置において，前記トランジスタ差動増幅回
路の各トランジスタの負荷抵抗を超電導材料で構威した
ことにより、半導体装置に付加される磁界又は温度が該
超電導材料の遷移磁界（臨界磁界）又は遷移温度（臨界
温度）以上になると，前記超電導材料の超電導状態が破
壊されて高抵抗になり、前記トランジスタ差動増幅回路
の出力が得られるので，付加される磁界又は温度の上昇
を検出することができる。すなわち，磁気センサ又は温
度センサを提供することができる。
する半導体装置において，前記トランジスタ差動増幅回
路の各トランジスタの負荷抵抗を超電導材料で構威した
ことにより、半導体装置に付加される磁界又は温度が該
超電導材料の遷移磁界（臨界磁界）又は遷移温度（臨界
温度）以上になると，前記超電導材料の超電導状態が破
壊されて高抵抗になり、前記トランジスタ差動増幅回路
の出力が得られるので，付加される磁界又は温度の上昇
を検出することができる。すなわち，磁気センサ又は温
度センサを提供することができる。
また，前記トランジスタ差動増幅回路の出力に基づいて
，半導体集積＠路の電源を切断し，磁界の侵入又は温度
の上昇による素子の破壊及び誤動作を防止することがで
きる． 〔発明の実施例〕 以下、本発明の実施例を図面を用いて具体的に説明する
。
，半導体集積＠路の電源を切断し，磁界の侵入又は温度
の上昇による素子の破壊及び誤動作を防止することがで
きる． 〔発明の実施例〕 以下、本発明の実施例を図面を用いて具体的に説明する
。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け，その繰り返しの説明は
省略する。
を有するものは同一符号を付け，その繰り返しの説明は
省略する。
［実施例■］
第１図は、本発明をＬＳＩチップに適用した実施例ｒの
概略構或を説明するための図、第２Ａ図は，第１図のト
ランジスタ差動増幅回路の等価回路を示す図、 第２Ｂ図は、第２Ａ図のトランジスタ差動増幅回路の差
動特性を示す図、 第３図は，第２Ａ図の鎖線で囲んだ部分の第１図の要部
断面図である。
概略構或を説明するための図、第２Ａ図は，第１図のト
ランジスタ差動増幅回路の等価回路を示す図、 第２Ｂ図は、第２Ａ図のトランジスタ差動増幅回路の差
動特性を示す図、 第３図は，第２Ａ図の鎖線で囲んだ部分の第１図の要部
断面図である。
第ｌ図において、ｌはＬＳＩチップ、２はＬＳＩ内部回
路．３はトランジスタ差動増幅回路，４は電源ピン、５
はグランドピンである６また，第２Ａ図において、Ｑ１
及びＱ２はバイポーラトランジスタ、ＲＳＩ及びＲＳ２
は超電導材料からなる負荷抵抗であり、超電導状態が破
壊された時の負荷抵抗ＲＳＩとＲＳ２との抵抗値はそれ
ぞれ異なるように構威されている２例えば，同じ超電導
材料で、その長さ又は厚さが異なるように構或されてい
る。Ｖｃｃはチップ内電源電圧（例えば、回路の動作電
圧５ボルト）．Ｖｓｓはチップ内基準電圧（例えば、回
路の接地電位０ボルト）．Ｉｏｕｔは負荷抵抗ＲＳＩと
ＲＳ２に流れる差電流であり，この差電流Ｉ ｏｕｔに
より、例えば、外部電源切断スイッチを制御するように
したものである。
路．３はトランジスタ差動増幅回路，４は電源ピン、５
はグランドピンである６また，第２Ａ図において、Ｑ１
及びＱ２はバイポーラトランジスタ、ＲＳＩ及びＲＳ２
は超電導材料からなる負荷抵抗であり、超電導状態が破
壊された時の負荷抵抗ＲＳＩとＲＳ２との抵抗値はそれ
ぞれ異なるように構威されている２例えば，同じ超電導
材料で、その長さ又は厚さが異なるように構或されてい
る。Ｖｃｃはチップ内電源電圧（例えば、回路の動作電
圧５ボルト）．Ｖｓｓはチップ内基準電圧（例えば、回
路の接地電位０ボルト）．Ｉｏｕｔは負荷抵抗ＲＳＩと
ＲＳ２に流れる差電流であり，この差電流Ｉ ｏｕｔに
より、例えば、外部電源切断スイッチを制御するように
したものである。
また、第３図において、３１はｐ一型基板、３２はｎ゜
型埋込層、３３はｎ一型エビタキシャル層、３４は分離
用のｐ型半導体領域、３５は真性コレクタ、３６はｐ型
ベース領域、３７はｎ゛型エミッタ、３８． ４０はそ
れぞれ層間絶縁膜，３９は第１層配線電極、４１は超電
導材料からなる負荷抵抗，４２はファイナルパッシベー
ションである． 第４Ａ図は、臨界温度（絶対温度）を横軸にとり、臨界
磁界（磁界強度）を縦軸にとって表した超電導特性を示
す図、第４Ｂ図は、超電導材料の周囲温？（絶対温度）
に対する抵抗値を示す特性図である．第４Ａ図において
、実線（イ）は、遷移磁界（臨界磁界）Ｈ■又は遷移温
度（臨界温度）Ｔ８の超電導材料の超電導特性を示し、
この実線（イ）から左下の部分の条件では超電導状態で
あり，この実線（イ）より右上の部分の条件では常電導
状態であることを示している。
型埋込層、３３はｎ一型エビタキシャル層、３４は分離
用のｐ型半導体領域、３５は真性コレクタ、３６はｐ型
ベース領域、３７はｎ゛型エミッタ、３８． ４０はそ
れぞれ層間絶縁膜，３９は第１層配線電極、４１は超電
導材料からなる負荷抵抗，４２はファイナルパッシベー
ションである． 第４Ａ図は、臨界温度（絶対温度）を横軸にとり、臨界
磁界（磁界強度）を縦軸にとって表した超電導特性を示
す図、第４Ｂ図は、超電導材料の周囲温？（絶対温度）
に対する抵抗値を示す特性図である．第４Ａ図において
、実線（イ）は、遷移磁界（臨界磁界）Ｈ■又は遷移温
度（臨界温度）Ｔ８の超電導材料の超電導特性を示し、
この実線（イ）から左下の部分の条件では超電導状態で
あり，この実線（イ）より右上の部分の条件では常電導
状態であることを示している。
また、一点鎖！９！（口）は、遷移磁界（臨界磁界）Ｈ
２又は遷移温度（臨界温度）Ｔ２の超電導材料の超電導
特性を示し、この一点鎖線（口）から左下の部分の条件
では超電導状態であり、この一点鎖線（口）より右上の
部分の条件では常電導状態であることを示している。
２又は遷移温度（臨界温度）Ｔ２の超電導材料の超電導
特性を示し、この一点鎖線（口）から左下の部分の条件
では超電導状態であり、この一点鎖線（口）より右上の
部分の条件では常電導状態であることを示している。
前記第４Ａ図に示す実Ｍ（イ）の超電導特性曲線の超電
導材料としては、例えば、Ｔａ． Ｎｂ， ＮｂＺｒ，
Ｎｂ，Ｓｎ等の超電導物質を用い、冷却媒体としては，
液体ヘリウムを用いる。
導材料としては、例えば、Ｔａ． Ｎｂ， ＮｂＺｒ，
Ｎｂ，Ｓｎ等の超電導物質を用い、冷却媒体としては，
液体ヘリウムを用いる。
また、一点鎖線（口）の超電導特性曲線の超電導材料と
しては、例えば、最近盛んに研究開発されているＹＢａ
ＣｕＯ系（臨界温度１００Ｋ）．ＢｉＳｒＣａ（ｕＯ系
（臨界温度１１０Ｋ），ＴｆｌＢａＣａＣｕＯ系（臨界
温度１２５Ｋ）等を用い、冷却媒体としては，７０Ｋの
液体窒素等を用いる。
しては、例えば、最近盛んに研究開発されているＹＢａ
ＣｕＯ系（臨界温度１００Ｋ）．ＢｉＳｒＣａ（ｕＯ系
（臨界温度１１０Ｋ），ＴｆｌＢａＣａＣｕＯ系（臨界
温度１２５Ｋ）等を用い、冷却媒体としては，７０Ｋの
液体窒素等を用いる。
次に、本実施例Ｉの半導体装置の動作を説明する。
第１図及び第２Ａ図において、ＬＳＩチップ１は冷却媒
体中に配置されている。
体中に配置されている。
その時、バイポーラトランジスタＱｌ及びＱ２の超電導
材料からなる負荷抵抗ＲＳＩ及びＲＳ２は、超電導状態
となっており，その抵抗値が零（０）であるので、チッ
プ内電源電圧Ｖｃｃは（例えば、回路の動作電圧５ボル
ト）ＬＳＩ内部回路２に印加される。その時、トランジ
スタ差動増幅回路３の負荷抵抗ＲＳＩ及びＲＳ２に流れ
る電流の差電流Ｉ ｏｕｔは生じない（ Ｉ ｏｕｔ＝
Ｏ ）。
材料からなる負荷抵抗ＲＳＩ及びＲＳ２は、超電導状態
となっており，その抵抗値が零（０）であるので、チッ
プ内電源電圧Ｖｃｃは（例えば、回路の動作電圧５ボル
ト）ＬＳＩ内部回路２に印加される。その時、トランジ
スタ差動増幅回路３の負荷抵抗ＲＳＩ及びＲＳ２に流れ
る電流の差電流Ｉ ｏｕｔは生じない（ Ｉ ｏｕｔ＝
Ｏ ）。
いま、例えば、何らかの原因で過電流が前記バイボーラ
トランジスタＱｌ及びＱ２の超電導材料からなる負荷抵
抗ＲＳＩ及びＲＳ２に流れるか、あるいは大きな磁界が
加わるか、又は高い温度が加わると、負荷抵抗ＲＳＩ及
びＲＳ２の超電導状態が破壊されて負荷抵抗ＲＳＩ及び
ＲＳ２の抵抗値は大きくなり、その抵抗値が異なるため
前記差電流１ ｏｕｔが生じる．この差電流Ｉ ｏｕｔ
により外部電源切断スイッチを制御してチップ内電源電
圧Ｖｃｃを遮断する． 以上の説明からわかるように，本実施例Ｉによれば、ト
ランジスタ差動増幅回路３の各トランジスタの負荷抵抗
ＲＳＩ及びＲＳ２を超電導材料で構成したことにより、
ＬＳＩチップ１に加わる磁界又は温度が該超電導材料の
遷移磁界（臨界磁界）又は遷移温度（臨界温度）以上に
なると，前記超電導材料の超電導状態が破壊されて高抵
抗になり、前記トランジスタ差動増幅回路３の負荷抵抗
ＲＳ１及びＲＳ２に流れる電流に差が生じるので，ＬＳ
Ｉチップ１に加わる磁界又は温度の上昇を検出すること
ができる。すなわち、半導体磁気センサスは半導体温度
センサを提供することができる。
トランジスタＱｌ及びＱ２の超電導材料からなる負荷抵
抗ＲＳＩ及びＲＳ２に流れるか、あるいは大きな磁界が
加わるか、又は高い温度が加わると、負荷抵抗ＲＳＩ及
びＲＳ２の超電導状態が破壊されて負荷抵抗ＲＳＩ及び
ＲＳ２の抵抗値は大きくなり、その抵抗値が異なるため
前記差電流１ ｏｕｔが生じる．この差電流Ｉ ｏｕｔ
により外部電源切断スイッチを制御してチップ内電源電
圧Ｖｃｃを遮断する． 以上の説明からわかるように，本実施例Ｉによれば、ト
ランジスタ差動増幅回路３の各トランジスタの負荷抵抗
ＲＳＩ及びＲＳ２を超電導材料で構成したことにより、
ＬＳＩチップ１に加わる磁界又は温度が該超電導材料の
遷移磁界（臨界磁界）又は遷移温度（臨界温度）以上に
なると，前記超電導材料の超電導状態が破壊されて高抵
抗になり、前記トランジスタ差動増幅回路３の負荷抵抗
ＲＳ１及びＲＳ２に流れる電流に差が生じるので，ＬＳ
Ｉチップ１に加わる磁界又は温度の上昇を検出すること
ができる。すなわち、半導体磁気センサスは半導体温度
センサを提供することができる。
また、前記トランジスタ差動増幅回路３の負荷抵抗ＲＳ
Ｉ及びＲＳ２に流れる電流に差信号に基づいて、チップ
内電源電圧Ｖｃｃを遮断するので、ＬＳＩチップ１の内
部又は外部において、磁界の発生（侵入）又は温度の上
昇が生じた場合，それによる素子の破壊及び誤動作を防
止することができる． ［実施例■］ 第５図は、本発明をＬＳＩチップに適用した実施例■の
概略構成を説明するための図、第６図は、第５図の変形
トランジスタ差動増幅回路の等価回路を示す図である。
Ｉ及びＲＳ２に流れる電流に差信号に基づいて、チップ
内電源電圧Ｖｃｃを遮断するので、ＬＳＩチップ１の内
部又は外部において、磁界の発生（侵入）又は温度の上
昇が生じた場合，それによる素子の破壊及び誤動作を防
止することができる． ［実施例■］ 第５図は、本発明をＬＳＩチップに適用した実施例■の
概略構成を説明するための図、第６図は、第５図の変形
トランジスタ差動増幅回路の等価回路を示す図である。
本実施例■のＬＳＩチップ１は、第５図に示すように、
グランドピン５又は電源ピン４及びグランドピン５とＬ
ＳＩ内部回路２との間にそれぞれ第６図に示す変形トラ
ンジスタ差動増幅回路６を設けたものである。
グランドピン５又は電源ピン４及びグランドピン５とＬ
ＳＩ内部回路２との間にそれぞれ第６図に示す変形トラ
ンジスタ差動増幅回路６を設けたものである。
そして，変形トランジスタ差動増幅回路６は、第６図に
示すように、前記変形トランジスタ差動増幅回路６の負
荷抵抗ＲＳＩ又はＲＳ２を超電導材料で構威し、他の負
荷抵抗Ｒ２又はＲ１を超電導材料が破壊された時の抵抗
値より小さくしたものである． このように、変形トランジスタ差動増幅回路６の各トラ
ンジスタの負荷抵抗ＲＳＩ又はＲＳ２を超電導材料で構
威したことにより．ＬＳＩチップ１に加わる磁界又は温
度が該超電導材料の遷移磁界（臨界磁界）又は遷移温度
（臨界温度）以上になると，前記超電導材料の超電導状
態が破壊されて高抵抗になり，前記変形トランジスタ差
動増幅回路６の負荷抵抗ＲＳＩ及びＲ２に流れる電流に
差が生じるので、ＬＳＩチップ１に加わる磁界又は温度
の上昇（変化）を検出することができる。
示すように、前記変形トランジスタ差動増幅回路６の負
荷抵抗ＲＳＩ又はＲＳ２を超電導材料で構威し、他の負
荷抵抗Ｒ２又はＲ１を超電導材料が破壊された時の抵抗
値より小さくしたものである． このように、変形トランジスタ差動増幅回路６の各トラ
ンジスタの負荷抵抗ＲＳＩ又はＲＳ２を超電導材料で構
威したことにより．ＬＳＩチップ１に加わる磁界又は温
度が該超電導材料の遷移磁界（臨界磁界）又は遷移温度
（臨界温度）以上になると，前記超電導材料の超電導状
態が破壊されて高抵抗になり，前記変形トランジスタ差
動増幅回路６の負荷抵抗ＲＳＩ及びＲ２に流れる電流に
差が生じるので、ＬＳＩチップ１に加わる磁界又は温度
の上昇（変化）を検出することができる。
また、前記変形トランジスタ差動増幅回路６の負荷抵抗
ＲＳＩ及びＲ２に流れる電流に差信号に基づいて，チッ
プ内電源電圧Ｖｃｃを遮断するので、ＬＳＩチップ１の
内部又は外部において、磁界の発生（侵入）又は温度の
上昇が生じた場合、それによる素子の破壊及び誤動作を
防止することができる。
ＲＳＩ及びＲ２に流れる電流に差信号に基づいて，チッ
プ内電源電圧Ｖｃｃを遮断するので、ＬＳＩチップ１の
内部又は外部において、磁界の発生（侵入）又は温度の
上昇が生じた場合、それによる素子の破壊及び誤動作を
防止することができる。
なお、前記実施例Ｉ及び■では、トランジスタ差動増幅
回路３及び変形トランジスタ差動増幅回路６の負荷抵抗
ＲＳＩ及び又はＲＳ２を超電導材料で構威したが、第７
図及び第８図に示すように、トランジスタ差動増幅回路
３及び変形トランジスタ差動増幅回路６のバイポーラト
ランジスタＱｌ，Ｑ２のエミッタに超電導材料からなる
抵抗を設けても同様の作用効果を奏する。
回路３及び変形トランジスタ差動増幅回路６の負荷抵抗
ＲＳＩ及び又はＲＳ２を超電導材料で構威したが、第７
図及び第８図に示すように、トランジスタ差動増幅回路
３及び変形トランジスタ差動増幅回路６のバイポーラト
ランジスタＱｌ，Ｑ２のエミッタに超電導材料からなる
抵抗を設けても同様の作用効果を奏する。
また、トランジスタ差動増幅回路３又は変形トランジス
タ差動増幅回路６の超電導材料からなる負荷抵抗ＲＳＩ
及びＲＳ２に流れる電流が、超電導材料の臨界電流以上
の過電流になると，前記超電導材料の超電導状態が破壊
されて高抵抗になり，前記トランジスタ差動増幅回路３
又は変形トランジスタ差動増幅回路６の負荷抵抗ＲＳＩ
及びＲＳ２に流れる電流に差が生じ、ＬＳＩチップ１に
加わる磁界又は温度の変化を検出することができるので
、トランジスタ差動増幅回路３又は変形トランジスタ差
動増幅回路６は、前記過電流を防止するためのリミッタ
としても使用することができる。
タ差動増幅回路６の超電導材料からなる負荷抵抗ＲＳＩ
及びＲＳ２に流れる電流が、超電導材料の臨界電流以上
の過電流になると，前記超電導材料の超電導状態が破壊
されて高抵抗になり，前記トランジスタ差動増幅回路３
又は変形トランジスタ差動増幅回路６の負荷抵抗ＲＳＩ
及びＲＳ２に流れる電流に差が生じ、ＬＳＩチップ１に
加わる磁界又は温度の変化を検出することができるので
、トランジスタ差動増幅回路３又は変形トランジスタ差
動増幅回路６は、前記過電流を防止するためのリミッタ
としても使用することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく，その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく，その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
トランジスタ差動増幅回路の負荷抵抗又はエミッタを超
電導材料で構成した半導体磁気センサ又は半導体温度セ
ンサを提供することができる．また，半導体集積回路に
おいて、ＬＳＩチップの内部又は外部において，磁界の
発生（侵入）又は温度の上昇が生じた場合、それによる
素子の破壊及び誤動作を防止することができる。
電導材料で構成した半導体磁気センサ又は半導体温度セ
ンサを提供することができる．また，半導体集積回路に
おいて、ＬＳＩチップの内部又は外部において，磁界の
発生（侵入）又は温度の上昇が生じた場合、それによる
素子の破壊及び誤動作を防止することができる。
第１図は、本発明をＬＳＩチップに適用した実施例Ｉの
概略構成を説明するための図、第２Ａ図は，第１図のト
ランジスタ差動増幅回路の等価，回路を示す図、 第２Ｂ図は、第２Ａ図のトランジスタ差動増幅回路の差
動特性を示す図， 第３図は，第２Ａ図の鎖線で囲んだ部分の第１図の要部
断面図、 第４Ａ図は、臨界温度（絶対温度）を横軸にとり、臨界
磁界（磁界強度）を縦軸にとって表した超電導特性を示
す図、 第４Ｂ図は、超電導材料の周囲温度（絶対温度）に対す
る抵抗値を示す特性図 第５図は、本発明をＬＳＩチップに適用した実施例■の
概略構成を説明するための図．第６図は、第５図の変形
トランジスタ差動増幅回路の等価回路を示す図， 第７図及び第８図は、本発明のトランジスタ差動増幅回
路の他の実施例を示す等価回路である。 図中、１・・・ＬＳＩチップ、２・・・ＬＳＩ内部回路
、３・・・トランジスタ差動増幅回路，４・・・電源ピ
ン、５・・・グランドピン、６・・・変形トランジスタ
差動増幅回路、３１・・・ｐ”型基板、３２・・・ｎ゜
型埋込層，３３・・・イ型エビタキシャル層、３４・・
・分離用のＰ型半導体領域，３５・・・真性コレクタ、
３６・・・Ｐ型ベース領域、３７・・・ｎ゜型エミッタ
、３８．４０・・・層間絶縁膜、３９・・・第１層配線
電極，４１・・・超電導材料からなる負荷抵抗，４２・
・・ファイナルパッシベーション、Ｑｌ，Ｑ２・・バイ
ポーラトランジスタ、ＲＳＩ，ＲＳ２・・・超冑導材料
からなる負荷抵抗、Ｖｃｃ・・チップ内電ｉ１’Ｘｆｆ
ｉ圧、Ｖｓｓ・・・チップ内基準電圧、Ｉ ｏｕｔ・・
・差電流。
概略構成を説明するための図、第２Ａ図は，第１図のト
ランジスタ差動増幅回路の等価，回路を示す図、 第２Ｂ図は、第２Ａ図のトランジスタ差動増幅回路の差
動特性を示す図， 第３図は，第２Ａ図の鎖線で囲んだ部分の第１図の要部
断面図、 第４Ａ図は、臨界温度（絶対温度）を横軸にとり、臨界
磁界（磁界強度）を縦軸にとって表した超電導特性を示
す図、 第４Ｂ図は、超電導材料の周囲温度（絶対温度）に対す
る抵抗値を示す特性図 第５図は、本発明をＬＳＩチップに適用した実施例■の
概略構成を説明するための図．第６図は、第５図の変形
トランジスタ差動増幅回路の等価回路を示す図， 第７図及び第８図は、本発明のトランジスタ差動増幅回
路の他の実施例を示す等価回路である。 図中、１・・・ＬＳＩチップ、２・・・ＬＳＩ内部回路
、３・・・トランジスタ差動増幅回路，４・・・電源ピ
ン、５・・・グランドピン、６・・・変形トランジスタ
差動増幅回路、３１・・・ｐ”型基板、３２・・・ｎ゜
型埋込層，３３・・・イ型エビタキシャル層、３４・・
・分離用のＰ型半導体領域，３５・・・真性コレクタ、
３６・・・Ｐ型ベース領域、３７・・・ｎ゜型エミッタ
、３８．４０・・・層間絶縁膜、３９・・・第１層配線
電極，４１・・・超電導材料からなる負荷抵抗，４２・
・・ファイナルパッシベーション、Ｑｌ，Ｑ２・・バイ
ポーラトランジスタ、ＲＳＩ，ＲＳ２・・・超冑導材料
からなる負荷抵抗、Ｖｃｃ・・チップ内電ｉ１’Ｘｆｆ
ｉ圧、Ｖｓｓ・・・チップ内基準電圧、Ｉ ｏｕｔ・・
・差電流。
Claims (1)
- 【特許請求の範囲】 １、トランジスタ差動増幅回路を有する半導体装置にお
いて、前記トランジスタ差動増幅回路の各トランジスタ
の負荷抵抗又はエミッタ抵抗を超電導材料で構成し、該
超電導材料は、超電導状態が破壊された時の抵抗値がそ
れぞれ異なることを特徴とする半導体装置。 ２、トランジスタ差動増幅回路を有する半導体装置にお
いて、前記トランジスタ差動増幅回路の各トランジスタ
の負荷抵抗又はエミッタ抵抗の一方を超電導材料で構成
し、他の負荷抵抗又はエミッタ抵抗を超電導材料の超電
導状態が破壊された時の抵抗値より小さくしたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191495A JPH0357283A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191495A JPH0357283A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357283A true JPH0357283A (ja) | 1991-03-12 |
Family
ID=16275596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191495A Pending JPH0357283A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016086230A (ja) * | 2014-10-23 | 2016-05-19 | 旭化成エレクトロニクス株式会社 | センサ装置 |
-
1989
- 1989-07-26 JP JP1191495A patent/JPH0357283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016086230A (ja) * | 2014-10-23 | 2016-05-19 | 旭化成エレクトロニクス株式会社 | センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967256A (en) | Overvoltage protector | |
| US5642252A (en) | Insulated gate semiconductor device and driving circuit device and electronic system both using the same | |
| US4291319A (en) | Open base bipolar transistor protective device | |
| JPH0821632B2 (ja) | 半導体集積回路 | |
| US5349336A (en) | Overheating detection circuit for detecting overheating of a power device | |
| US4956690A (en) | Zero crossing type thyristor | |
| US4705322A (en) | Protection of inductive load switching transistors from inductive surge created overvoltage conditions | |
| US5051612A (en) | Prevention of parasitic mechanisms in junction isolated devices | |
| US4922367A (en) | Circuit for preventing latch-up of parasitic thyristor formed in CMOS integrated circuit | |
| EP0617497B1 (en) | Overheating detection circuit for use with a power integrated circuit | |
| JPS5967670A (ja) | 半導体装置 | |
| DE69132345T2 (de) | Überhitzungsdetektionsschaltung zum Detektieren eines Überhitzens einer Leistungsschaltung | |
| JPH0357283A (ja) | 半導体装置 | |
| JP3131525B2 (ja) | Ｍｏｓパワー・トランジスタ・デバイス | |
| CA1097752A (en) | Current mirror circuit | |
| US5418386A (en) | Circuit construction for controlling saturation of a transistor | |
| GB2208257A (en) | Overvoltage protector | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| JPH08306794A (ja) | 集積回路の動的自己バイアス化領域の為の方法および装置 | |
| JPH0357282A (ja) | 超電導電流リミッタを有する半導体装置 | |
| US5986290A (en) | Silicon controlled rectifier with reduced substrate current | |
| Lesk et al. | A categorization of the solid-state device aspects of microsystems electronics | |
| JPS61296803A (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 |