JPH0354398B2 - - Google Patents

Info

Publication number
JPH0354398B2
JPH0354398B2 JP3811484A JP3811484A JPH0354398B2 JP H0354398 B2 JPH0354398 B2 JP H0354398B2 JP 3811484 A JP3811484 A JP 3811484A JP 3811484 A JP3811484 A JP 3811484A JP H0354398 B2 JPH0354398 B2 JP H0354398B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3811484A
Other languages
Japanese (ja)
Other versions
JPS60181999A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3811484A priority Critical patent/JPS60181999A/en
Publication of JPS60181999A publication Critical patent/JPS60181999A/en
Publication of JPH0354398B2 publication Critical patent/JPH0354398B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、圧力、変位等の物理量を検出する検
出器の出力信号を対応する電流に変換し、2線式
の伝送路を介して遠隔の受信部へ伝達する2線式
伝送回路に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention converts the output signal of a detector that detects physical quantities such as pressure and displacement into a corresponding current, and transmits the signal remotely via a two-wire transmission line. The present invention relates to a two-wire transmission circuit for transmitting data to a receiving unit.

<従来技術> 2線式伝送回路は周知のように、検出器の出力
信号を対応する電流に変換した後、2線の伝送路
を供給するものであり、伝送線が2本で済むこと
から工業計測の分野で広く利用されている。
<Prior art> As is well known, a two-wire transmission circuit converts the output signal of a detector into a corresponding current and then supplies a two-wire transmission path, and because only two transmission lines are required. Widely used in the field of industrial measurement.

この種の従来の2線式伝送回路の実施例を第1
図に示す。端子L1,L2は電源EBと電流を受信す
る受信部Aを介して接続されている。電源EB
例えば直流24V等の電源である。端子L1,L2には
出力トランジスタQ1と帰還抵抗R1が直列に接続
されている。出力トランジスタQ1の両端には定
電流回路CC1とゼナーダイオードZDが接続され、
ゼナーダイオードZDの両端に定電圧EZを得てい
る。SC1は物理量を検出し電気信号に変換する
センサ回路であり、定電圧EZにより端子T1,T2
を介して附勢されている。センサ回路SC1の出
力は、端子T3から抵抗R2を介して演算増幅器Q2
の非反転入力端に接続されている。非反転入力端
はまた抵抗R1の分圧点と抵抗R3を介して接続さ
れ、演算増幅器Q2の反転入力端には定電圧EZ
抵抗R4で分圧した電圧が印加されている。抵抗
R1,R2,R3およびR4で1つの抵抗回路網を構成
している。演算増幅器Q2の出力により出力トラ
ンジスタQ1が制御されるように接続されている。
The first embodiment of this type of conventional two-wire transmission circuit is described below.
As shown in the figure. Terminals L 1 and L 2 are connected to a power source E B via a receiver A that receives current. The power source E B is, for example, a 24 V DC power source. An output transistor Q 1 and a feedback resistor R 1 are connected in series to terminals L 1 and L 2 . A constant current circuit CC1 and a Zener diode ZD are connected to both ends of the output transistor Q1 .
A constant voltage E Z is obtained across the Zener diode Z D. SC1 is a sensor circuit that detects physical quantities and converts them into electrical signals, and connects terminals T 1 and T 2 by constant voltage E Z
is energized through. The output of the sensor circuit SC1 is connected from the terminal T 3 to the operational amplifier Q 2 via the resistor R 2
is connected to the non-inverting input terminal of The non-inverting input terminal is also connected to the voltage dividing point of resistor R 1 via resistor R 3 , and the voltage obtained by dividing the constant voltage E Z by resistor R 4 is applied to the inverting input terminal of operational amplifier Q 2 . There is. resistance
R 1 , R 2 , R 3 and R 4 constitute one resistor network. The output transistor Q1 is connected to be controlled by the output of the operational amplifier Q2 .

センサ回路SC1からの電圧信号と抵抗R4から
のゼロ点設定電圧信号との差は演算増幅器Q2
介して出力トランジスタQ1の電流を制御する。
出力トランジスタQ1および定電流回路CC1を流
れる電流は抵抗R1を流れ、この電流に比例した
電圧信号が抵抗R3を介して演算増幅器Q2に帰還
され、演算増幅器Q2の両入力端間の電位差がゼ
ロになるように動作する。その結果、センサ回路
SC1の出力は端子L1,L2間を流れる伝送電流IL
と対応し、これが受信部Aに表示され、いわゆる
2線式伝送回路として機能する。
The difference between the voltage signal from sensor circuit SC1 and the zero point setting voltage signal from resistor R4 controls the current in output transistor Q1 via operational amplifier Q2 .
The current flowing through the output transistor Q 1 and the constant current circuit CC1 flows through the resistor R 1 , and a voltage signal proportional to this current is fed back to the operational amplifier Q 2 via the resistor R 3 , and is applied between both input terminals of the operational amplifier Q 2 . It operates so that the potential difference between the two becomes zero. As a result, the sensor circuit
The output of SC1 is the transmission current I L flowing between terminals L 1 and L 2
This is displayed on the receiving section A, and functions as a so-called two-wire transmission circuit.

しかしながら、この様な従来の2線式伝送回路
では、センサ回路SC1で物理量を検出して電気
信号に変換した後、端子T3より演算増幅器Q2
その電気信号を供給して例えば4mA〜20mAなど
の比較的大きな電流信号に変換するのであるが、
センサ回路SC1の端子T3に得られる出力電圧は
一般に微弱であるため、この部分に外部から誘導
雑音を受けると対応する伝送電流ILに誤差を生ず
る欠点がある。
However, in such a conventional two-wire transmission circuit, after the sensor circuit SC1 detects a physical quantity and converts it into an electrical signal, the electrical signal is supplied from the terminal T3 to the operational amplifier Q2 , and outputs, for example, 4mA to 20mA. It is converted into a relatively large current signal such as,
Since the output voltage obtained at the terminal T3 of the sensor circuit SC1 is generally weak, there is a drawback that if this portion receives external induction noise, an error will occur in the corresponding transmission current I L.

<発明の目的> 本発明は、前記の従来技術に鑑み、物理量を電
気信号に変換するセンサ回路の出力端に誘導雑音
等を受けても伝送電流にその影響が現われ難い2
線式伝送回路を提供することを目的とする。
<Objective of the Invention> In view of the above-mentioned conventional technology, the present invention is directed to a sensor circuit that converts a physical quantity into an electrical signal, and even if the output end of the sensor circuit receives induced noise, the effect hardly appears on the transmission current2.
The purpose is to provide a wire transmission circuit.

<発明の構成> この目的を達成する本発明の構成は、受信部に
2線式の伝送路を介して伝送電流を供給する2線
式伝送回路に係り、測定すべき物理量に応じてデ
ユテイ比が変化するパルス信号を出力するセンサ
回路部と、このセンサ回路部からのパルス信号を
平均化する平滑回路と、この平滑回路の出力によ
り伝送電流を制御する伝送電流制御部と、伝送電
流に対応する帰還電圧を出力する帰還回路とを有
し、この帰還電圧をセンサ回路部の電源へ供給す
ることを特徴とするものである。
<Configuration of the Invention> The configuration of the present invention that achieves this object relates to a two-wire transmission circuit that supplies a transmission current to a receiving section via a two-wire transmission path, and adjusts the duty ratio according to the physical quantity to be measured. A sensor circuit section that outputs a pulse signal that changes, a smoothing circuit that averages the pulse signal from this sensor circuit section, a transmission current control section that controls the transmission current using the output of this smoothing circuit, and a transmission current control section that corresponds to the transmission current. The present invention is characterized in that it has a feedback circuit that outputs a feedback voltage, and supplies this feedback voltage to the power source of the sensor circuit section.

<実施例> 以下、本発明の実施例につき図面に基づき詳細
に説明する。第2図は本発明の要部を成すセンサ
回路の1実施例を示すブロツク図、第3図はその
各部の波形を示す波形図、第4図はセンサ回路の
出力パルスの波形図、第5図は本発明の実施例の
全体構成を示すブロツク図である。
<Example> Hereinafter, an example of the present invention will be described in detail based on the drawings. FIG. 2 is a block diagram showing one embodiment of the sensor circuit that constitutes the main part of the present invention, FIG. 3 is a waveform diagram showing waveforms of each part, FIG. 4 is a waveform diagram of output pulses of the sensor circuit, and FIG. The figure is a block diagram showing the overall configuration of an embodiment of the present invention.

先ず、第2図のセンサ回路について説明する。
センサ回路SC2は差圧等を静電容量に変換する
検出部PCCと検出部PCCにおける静電容量の変
化をデユテイ比に変換する容量/デユデイ比変換
部CDCとから構成されている。
First, the sensor circuit shown in FIG. 2 will be explained.
The sensor circuit SC2 is composed of a detection section PCC that converts differential pressure or the like into capacitance, and a capacitance/duty ratio conversion section CDC that converts a change in capacitance in the detection section PCC into a duty ratio.

検出部PCCは固定電極SP1とSP2間に可動電極
MPが設けられており、検出すべき物理的変位に
応じて機械的変位ΔPが生ずる様になつている。
固定電極SP1は端子T4に、固定電極SP2は端子T5
に、可動電極MPは端子T6にそれぞれ接続されて
いる。
The detection part PCC has a movable electrode between fixed electrodes SP 1 and SP 2 .
An MP is provided such that a mechanical displacement ΔP occurs in response to the physical displacement to be detected.
Fixed electrode SP 1 is connected to terminal T 4 , fixed electrode SP 2 is connected to terminal T 5
, the movable electrodes MP are respectively connected to the terminals T6 .

固定電極SP1と可動電極MPとの間には静電容
量C1が、固定電極SP2と可動電極MPとの間には
静電容量C2がそれぞれ形成されており、これ等
は可動電極MPの機械的変位ΔPにより差動的に
変化する様になつている。ΔP=0のときの静電
容量C1,C2をC0とすれば、各々次式で示される。
A capacitance C 1 is formed between the fixed electrode SP 1 and the movable electrode MP, and a capacitance C 2 is formed between the fixed electrode SP 2 and the movable electrode MP. It is designed to vary differentially depending on the mechanical displacement ΔP of MP. If the capacitances C 1 and C 2 when ΔP=0 are C 0 , they are each expressed by the following equations.

C1=C01/1−k1・ΔP (1) C2=C01/1+k1・ΔP (2) ただし、k1は定数である。 C 1 =C 0 1/1−k 1 ·ΔP (1) C 2 =C 0 1/1+k 1 ·ΔP (2) However, k 1 is a constant.

容量/デユテイ比変換部CDCは正電源端子T7
負電源端子T8、および出力端子T9を有している。
端子T6はインバータG1の入力端と電圧分割用の
静電容量CDの1端に接続され、その出力端はイ
ンバータG2を介してnビツトのカウンタCTの入
力端CLに接続されている。カウンタCTのnビツ
トの出力端QoはインバータG3を介して容量/デ
ユテイ変換部CDCの出力端子T9に接続されると
同時にゲートG4の入力端の1端に接続され、静
電容量C1,C2の切換を制御する。インバータG1
の出力端はゲートG4の入力端の他端に接続され
ると同時にゲートG5の入力端に接続されている。
ゲートG4の出力端は端子T5に、ゲートG5の出力
端は端子T4にそれぞれ接続され、これ等の間に
ゲートG6の入力端が接続されている。ゲートG6
の出力端と端子T6との間には静電容量C1,C2
充放電電流を一定電流値に規制する電流制限回路
CC2が接続されている。なお、インバータG1
G3、ゲートG4〜G6、カウンタCTの各正電源は正
電源端子T7に、各負電源端子は負電源端子T8
それぞれ接続されている。
The capacitance/duty ratio converter CDC has the positive power supply terminal T 7 ,
It has a negative power supply terminal T 8 and an output terminal T 9 .
Terminal T6 is connected to the input end of inverter G1 and one end of capacitor C D for voltage division, and its output end is connected to the input end CL of n-bit counter CT via inverter G2 . There is. The n-bit output terminal Q o of the counter CT is connected via the inverter G 3 to the output terminal T 9 of the capacitance/duty converter CDC, and at the same time is connected to one of the input terminals of the gate G 4 . Controls switching of C 1 and C 2 . Inverter G 1
The output terminal of is connected to the other terminal of the input terminal of gate G 4 and at the same time to the input terminal of gate G 5 .
The output end of the gate G4 is connected to the terminal T5 , the output end of the gate G5 is connected to the terminal T4 , and the input end of the gate G6 is connected between them. Gate G 6
A current limiting circuit is installed between the output terminal of and terminal T 6 to regulate the charging/discharging current of capacitors C 1 and C 2 to a constant current value.
CC2 is connected. In addition, inverter G 1 ~
The positive power supplies of G 3 , gates G 4 to G 6 , and counter CT are connected to a positive power terminal T 7 , and the negative power terminals of G 3 , gates G 4 to G 6 , and counter CT are connected to a negative power terminal T 8 .

以上の如く構成されたセンサ回路SC2の動作
について第3図の波形図を参照して説明する。
The operation of the sensor circuit SC2 configured as described above will be explained with reference to the waveform diagram of FIG. 3.

今、カウンタCTの出力端Qoが“H”状態にな
つている場合を考える。このときはゲートG4
入力端の1端は“H”状態である。この状態でイ
ンバータG2の出力端が“L”状態になつたとき
には、ゲートG4およびG5の各出力端は共に“H”
状態となり、第3図Aのごとく端子T7に与えら
れる正電源電圧VDDにほぼ等しくなる。このた
め、固定電極SP1,SP2は共に正電源電圧VDD
になるので、インバータG1の入力端の電圧((第
3図B)は正電源電圧VDDと負電源電圧VSSの和
の電圧を静電容量C1とC2の並列容量(C1+C2
と静電容量CDで分圧した電圧に急激にほぼ垂直
に立上る。一方、ゲートG6の入力端は共に“H”
状態になつているので、その出力端は“L”状態
でほぼ負電源電圧VSSに保持されている。このた
め、静電容量C1,C2および静電容量CDの充電電
荷は電流制限回路CC2およびゲートG6の出力イ
ンピーダンスを介して直ちに放電を開始するが、
この放電電流は、電流制限回路CC2により一定
電流値に規制されるので、インバータG1の入力
端の電圧は第3図Bの様に直線的に低下する。イ
ンバータG1の入力端の電圧がその出力が反転す
るスレシホールドレベルVTHまで低下するとイン
バータG1の出力(第3図C)が“H”に転じ、
これによりゲートG4とG5が共に“L”状態とな
るため静電容量C1,C2および静電容量CDの電荷
が急速に放電し、このため第3図Bに示すように
インバータG1の入力端の電圧はほぼ垂直に低下
する。このときには、ゲートG6の両入力端の電
圧は“L”状態であるので、その出力端は“H”
状態となり、第3図Bに示す様に電流制限回路
CC2を介して静電容量C1,C2および静電容量CD
を充電し、インバータG1の入力端の電圧は直線
的に上昇する。インバータG1の入力端の電圧が
スレシホールドレベルVTHに達すると、インバー
タG1の出力端は“L”へ転じ、ゲートG4の他端
とゲートG5の入力端は共に“L”になるためこ
の出力端は共に“H”となり、再びインバータ
G1の入力端の電圧は急激に上昇し、以下、上記
の動作を反復する。
Now, consider the case where the output terminal Qo of the counter CT is in the "H" state. At this time, one input terminal of the gate G4 is in the "H" state. In this state, when the output terminal of inverter G2 becomes "L" state, each output terminal of gates G4 and G5 both becomes "H" state.
As shown in FIG. 3A, the voltage becomes approximately equal to the positive power supply voltage V DD applied to the terminal T 7 . Therefore, fixed electrodes SP1 and SP2 are both connected to the positive power supply voltage V DD
Therefore, the voltage at the input terminal of inverter G1 ((Figure 3B) is the sum of the positive power supply voltage VDD and negative power supply voltage VSS , and the parallel capacitance of capacitances C1 and C2 ( C1 + C2 )
The voltage suddenly rises almost perpendicular to the voltage divided by the capacitance C D. On the other hand, the input terminals of gate G6 are both “H”
Since the output terminal is in the "L" state, it is held at approximately the negative power supply voltage V SS . Therefore, the charges in the capacitances C 1 and C 2 and the capacitance CD immediately start discharging via the current limiting circuit CC2 and the output impedance of the gate G 6 .
Since this discharge current is regulated to a constant current value by the current limiting circuit CC2, the voltage at the input terminal of the inverter G1 decreases linearly as shown in FIG. 3B. When the voltage at the input terminal of inverter G1 drops to the threshold level VTH at which its output is inverted, the output of inverter G1 (Fig. 3C) changes to "H".
As a result, both gates G 4 and G 5 go into the “L” state, and the charges in capacitances C 1 , C 2 and capacitance C D are rapidly discharged. The voltage at the input end of G 1 drops almost vertically. At this time, the voltage at both input terminals of gate G6 is in the "L" state, so its output terminal is in the "H" state.
state, and the current limiting circuit is activated as shown in Figure 3B.
Capacitance C 1 , C 2 and capacitance C D via CC2
is charged, and the voltage at the input end of inverter G1 increases linearly. When the voltage at the input end of inverter G1 reaches the threshold level VTH , the output end of inverter G1 turns to "L", and the other end of gate G4 and the input end of gate G5 both go to "L". Therefore, both output terminals become “H” and the inverter is turned on again.
The voltage at the input end of G1 rises rapidly, and the above operation is repeated thereafter.

一方、インバータG1の出力はインバータG2
介してカウンタCTによりカウントされており、
一定数のカウントが行なわれると、カウンタCT
の出力端Qoの状態が“H”状態から“L”状態
に転じ、再び一定数のカウントを行なうまでこの
状態を維待する。カウンタCTの出力が“L”状
態になると、ゲートG4の1端が“L”となるた
め、その出力端は他端の状態にかかわらず“H”
状態となる。したがつて固定電極SP2はほぼVDD
の電圧に固定される。一方、ゲートG5の出力端
はインバータG1の出力端の状態により反転し、
これに対応してゲートG6の出力端も反転する。
ゲートG5とゲートG6の出力端の状態は互いに反
対の状態となる。従つて、今度は端子T4−T6
の静電容量C1において上述と同様の充放電が反
復して行なわれ、カウンタCTの出力が“H”に
転ずれば、再び前記の充放電が行なわれる。
On the other hand, the output of inverter G1 is counted by counter CT via inverter G2 ,
When a certain number of counts are done, the counter CT
The state of the output terminal Qo changes from the "H" state to the "L" state, and this state is maintained until a certain number of counts are performed again. When the output of counter CT goes to "L" state, one end of gate G4 becomes "L", so its output end becomes "H" regardless of the state of the other end.
state. Therefore, fixed electrode SP2 is approximately V DD
The voltage is fixed at . On the other hand, the output terminal of gate G 5 is inverted depending on the state of the output terminal of inverter G 1 ,
Correspondingly, the output of gate G6 is also inverted.
The states of the output terminals of gate G5 and gate G6 are opposite to each other. Therefore, this time, the same charging and discharging as described above is performed repeatedly in the capacitance C1 between terminals T4 and T6 , and when the output of the counter CT turns to "H", the above-mentioned charging and discharging is performed again. will be carried out.

ここで、スレツシユホールドレベルVTHを基準
としたインバータG1の入力端の電圧変化e1は次
式によつて示される。
Here, the voltage change e 1 at the input terminal of the inverter G 1 with reference to the threshold level V TH is expressed by the following equation.

e1=C1+C2/(C1+C2)+CD(VDD+VSS) (3) また、電圧変化e1がスレシユホールドレベル
VTHまで減少するのに必要とする時間t1は、電流
制限回路CC2によつて規制される一定値の放電
電流をiとすれば、電流制限回路CC2から見る
と静電容量C1,C2の並列容量C1+C2と静電容量
CDが並列接続された構成となるので、次式の様
になる。
e 1 = C 1 + C 2 / (C 1 + C 2 ) + C D (V DD + V SS ) (3) Also, the voltage change e 1 is the threshold level
The time t 1 required to decrease to V TH is determined by the capacitance C 1 , C when viewed from the current limit circuit CC2, assuming that i is a constant discharge current regulated by the current limit circuit CC2. 2 parallel capacitance C 1 + C 2 and capacitance
Since C D is connected in parallel, the following equation is obtained.

i・t1=e1{(C1+C2)+CD (4) (3),(4)式からt1を求めると、次式となる。 i・t 1 =e 1 {(C 1 +C 2 )+C D (4) When t 1 is determined from equations (3) and (4), the following equation is obtained.

t1=((c1+c2)VDD+VSS/i (5) なお、充放電が反復される中に静電容量CD
は、スレシユホールドレベルVTHに応じた電荷が
蓄積され、これを基準電位として充放電が行なわ
れるため、充電側の電圧変化e1と放電側の電圧変
化e2とは等しくなり、この電圧変化の充電を電流
制限回路CC2による一定値の電流iによつて行
うので充電時間t2も放電時間t1と等しくなる。こ
れ等の関係は、カウンタCTの出力が“L”の状
態でも同じであるが、この場合の充放電は静電容
量C1ととCDで行なわれるため(5)式は次式の様に
なる。
t 1 = ((c 1 + c 2 ) V DD + V SS /i (5) Note that during repeated charging and discharging, charge corresponding to the threshold level V TH is accumulated in the capacitance C D. , since charging and discharging are performed using this as a reference potential, the voltage change e 1 on the charging side and the voltage change e 2 on the discharging side are equal, and the charging of this voltage change is controlled by the constant value current i by the current limiting circuit CC2. Therefore, the charging time t 2 is also equal to the discharging time t 1. These relationships are the same even when the output of the counter CT is "L", but in this case charging and discharging is performed by the capacitance C 1 Since this is done with and and C D , equation (5) becomes as follows.

t1=C1VDD+VSS/i (6) 以上を総合すると、カウンタCTの出力端Qo
“H”状態の期間T1で波高値VDD、“L”状態の期
間T2で波高値VSSのパルス電圧が得られる。カウ
ンタCTの出力はインバータG3で反転されている
ので、容量/デユテイ比変換部CDCの端子T9
得られるパルスPsは第4図の如くなる。期間TH
はカウンタCTの出力端Qoが“H”状態に対応し
ているので静電容量((c1+C2)に比例し、期間
TLはカウンタCTの出力端Qoが“L”状態に対応
しているので静電容量C1に比例している。した
がつて、比例定数をk2とすれば、 TH=k2(c1+c2) (6) TL=k2C1 (7) となる。
t 1 = C 1 V DD + V SS /i (6) Putting the above together, the peak value V DD of the output terminal Q o of the counter CT is in the period T 1 when it is in the “H” state, and the peak value V DD is in the period T 2 when it is in the “L” state. A pulse voltage with peak value V SS can be obtained. Since the output of the counter CT is inverted by the inverter G3 , the pulse Ps obtained at the terminal T9 of the capacitance/duty ratio converter CDC is as shown in FIG. Period T H
corresponds to the “H” state of the output terminal Q o of the counter CT, so it is proportional to the capacitance ((c 1 + C 2 ), and the period
Since T L corresponds to the "L" state of the output terminal Q o of the counter CT, it is proportional to the capacitance C 1 . Therefore, if the constant of proportionality is k 2 , then T H =k 2 (c 1 +c 2 ) (6) T L =k 2 C 1 (7).

次に、以上のセンサ回路SC2を用いて2線式
伝送回路を構成した第5図の実施例について説明
する。
Next, a description will be given of the embodiment shown in FIG. 5 in which a two-wire transmission circuit is constructed using the sensor circuit SC2 described above.

端子L1,L2には出力トランジスタQ3、ダイオ
ードD1および帰還抵抗R5が直列に接続されてい
る。出力トランジスタQ3とダイオードD1の直列
回路の両端には定電流回路CC1とゼナーダイオ
ードZDが直列に接続され、ゼナーダイオードの両
端に定電圧EZを得ている。この定電圧EZにより
演算増幅器Q4が附勢され、その出力電圧で出力
トランジスタQ3を制御する。演算増幅器Q4と出
力トランジスタQ3で伝送電流制御部を構成する。
一方、演算増幅器Q4の反転入力端は定電圧EZ
抵抗R4で分圧した電圧V1が与えられる。演算増
幅器Q4の非反転入力端にはセンサ回路SC2のパ
ルス出力が抵抗R6とコンデンサC3で構成される
平滑回路を介して平滑された電圧V2として与え
られている。容量/デユテイ比変換部CDCの端
子T7には定電圧EZを抵抗R7で分圧比αで分圧し
た電圧VDDが印加されている。容量/デユテイ比
変換部CDCの端子T8には、帰還抵抗R5の両端に
生じた帰還電圧R5ILからバイアス電圧V3を引い
た電圧を抵抗R8で分圧比βで分圧した電圧VSS
印加されている。
An output transistor Q 3 , a diode D 1 and a feedback resistor R 5 are connected in series to the terminals L 1 and L 2 . A constant current circuit CC1 and a Zener diode Z D are connected in series to both ends of the series circuit of the output transistor Q 3 and the diode D 1 , and a constant voltage E Z is obtained across the Zener diode. Operational amplifier Q4 is energized by this constant voltage EZ , and its output voltage controls output transistor Q3 . Operational amplifier Q4 and output transistor Q3 constitute a transmission current control section.
On the other hand, the inverting input terminal of the operational amplifier Q4 is supplied with a voltage V1 obtained by dividing the constant voltage EZ by a resistor R4 . The pulse output of the sensor circuit SC2 is applied to the non-inverting input terminal of the operational amplifier Q4 as a smoothed voltage V2 via a smoothing circuit composed of a resistor R6 and a capacitor C3 . A voltage V DD obtained by dividing the constant voltage E Z by a resistor R 7 at a voltage division ratio α is applied to the terminal T 7 of the capacitance/duty ratio converter CDC. A voltage obtained by subtracting the bias voltage V 3 from the feedback voltage R 5 I L generated across the feedback resistor R 5 is applied to the terminal T 8 of the capacitance/duty ratio converter CDC at a voltage dividing ratio β using the resistor R 8 . Voltage V SS is applied.

容量/デユテイ比変換部CDCの出力の端子T9
には第4図に示すパルスPSが得られるので、抵抗
R6とコンデンサC3で平滑した電圧V2は次の様に
なる。
Capacity/duty ratio converter CDC output terminal T9
Since the pulse P S shown in Figure 4 is obtained, the resistance
The voltage V 2 smoothed by R 6 and capacitor C 3 is as follows.

V2=TH/TH+TL・(VDD+VSS) (8) ここで、VDD=αVZ,VSS=β(R5IL−V3)の関
係を(8)式へ代入すると、 V2=TH/TH+TL{αVZ+β(R5IL−V3) (8)′ となる。この電圧V2と抵抗R4の分圧点の電圧V1
が等しくなる様に演算増幅器Q4は出力トランジ
スタQ3を制御するのでV2=V1とおき、次式を得
る。
V 2 = T H / T H + T L・(V DD + V SS ) (8) Here, the relationship of V DD = αV Z , V SS = β (R 5 I L −V 3 ) is applied to equation (8). Substituting, V 2 = T H /T H + T L {αV Z + β(R 5 I L −V 3 ) (8)′. The voltage V 1 at the voltage dividing point of this voltage V 2 and resistor R 4
Since operational amplifier Q 4 controls output transistor Q 3 so that V 2 =V 1 , the following equation is obtained.

V1=TH/TH+TL{αVZ+β(R5IL−V3)} ∴αVZ+β(R5IL−V3)=(1+TL/TH)V2 (9) ここで、(1),(2),(6)および(7)式を用いると TL/TH=1+R1ΔP/2 (10) となるのでこれを(10)式へ代入して整理すると、 IL=V3/R5+1/β・1/R5(3/2V1−αVZ) +1/β・R1ΔPV1/2R5 (11) となる。(11)式の第1項はIL=4〜20mAのレンジ
の場合はV3/R5=4mAに設定し、第2項はα=
3V1/2VZとすることによりゼロとすることがで
きる。第3項は可動電極MPの機械的変位ΔPに
比例した伝送電流ILを与える項である。抵抗R8
分圧比βを変えることによりスパン調整をするこ
とができる。
V 1 =T H /T H +T L {αV Z +β(R 5 I L −V 3 )} ∴αV Z +β(R 5 I L −V 3 )=(1+T L /T H )V 2 (9) Here, if we use equations (1), (2), (6), and (7), we get T L /T H = 1 + R 1 ΔP/2 (10), so we substitute this into equation (10) and rearrange it. Then, I L =V 3 /R 5 +1/β・1/R 5 (3/2V 1 −αV Z ) +1/β・R 1 ΔPV 1 /2R 5 (11). The first term of equation (11) is set to V 3 /R 5 = 4 mA in the range of I L = 4 to 20 mA, and the second term is set to α =
It can be made zero by setting it to 3V 1 /2V Z. The third term is a term that provides a transmission current I L proportional to the mechanical displacement ΔP of the movable electrode MP. The span can be adjusted by changing the voltage division ratio β of resistor R8 .

<発明の効果> 以上、実施例とともに具体的に説明した様に、
本発明によれば、センサ回路の電源に伝送電流に
対応した電圧を帰還する構成としてセンサ回路の
出力を帰還ループの中に入れたので、センサ回路
の出力端に雑音を受けてもその影響が伝送電流に
現われ難く、全体として雑音に強い2線式伝送回
路が実現できる。
<Effects of the Invention> As specifically explained above with the examples,
According to the present invention, the output of the sensor circuit is put into the feedback loop as a configuration that feeds back a voltage corresponding to the transmission current to the power supply of the sensor circuit, so that even if the output end of the sensor circuit receives noise, its influence is eliminated. A two-wire transmission circuit that is less likely to appear in the transmission current and is resistant to noise as a whole can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の実施例を示すブロツク図、第2
図は本発明の要部を成すセンサ回路の1実施例を
示すブロツク図、第3図は第2図の実施例の各部
の波形を示す波形図、第4図は第2図のセンサ回
路の出力パルスの波形を示す波形図、第5図は本
発明の実施例の全体構成を示すブロツク図であ
る。 Q3……出力トランジスタ、Q4……演算増幅器、
SC1,SC2……センサ回路部、PCC……検出
部、CDC……容量/デユテイ比変換部、G1,G2
G3……インバータ、G4,G5,G6……ゲート、CC
1……定電流回路、CC2……電流制限回路、CT
……カウンタ。
Figure 1 is a block diagram showing a conventional embodiment, Figure 2 is a block diagram showing a conventional embodiment.
The figure is a block diagram showing one embodiment of the sensor circuit that constitutes the main part of the present invention, FIG. 3 is a waveform diagram showing waveforms of various parts of the embodiment of FIG. 2, and FIG. FIG. 5 is a waveform diagram showing the waveform of the output pulse. FIG. 5 is a block diagram showing the overall configuration of an embodiment of the present invention. Q 3 ... Output transistor, Q 4 ... Operational amplifier,
SC1, SC2...sensor circuit section, PCC...detection section, CDC...capacity/duty ratio conversion section, G1 , G2 ,
G 3 ... Inverter, G 4 , G 5 , G 6 ... Gate, CC
1... Constant current circuit, CC2... Current limiting circuit, CT
……counter.

Claims (1)

【特許請求の範囲】[Claims] 1 受信部に2線式の伝送路を介して伝送電流を
供給する2線式伝送回路において、測定すべき物
理量に応じてデユテイ比が変化するパルス信号を
出力するセンサ回路部と、前記センサ回路部から
のパルス信号を平均化する平滑回路と、前記平滑
回路の出力により前記伝送電流を制御する伝送電
流制御部と、前記伝送電流に対応する帰還電圧を
出力する帰還回路とを有し、前記帰還電圧を前記
センサ回路部の電源へ供給することを特徴とする
2線式伝送回路。
1. A two-wire transmission circuit that supplies transmission current to a receiving section via a two-wire transmission path, including a sensor circuit section that outputs a pulse signal whose duty ratio changes depending on a physical quantity to be measured, and the sensor circuit. a smoothing circuit that averages pulse signals from the smoothing circuit, a transmission current control section that controls the transmission current based on the output of the smoothing circuit, and a feedback circuit that outputs a feedback voltage corresponding to the transmission current; A two-wire transmission circuit characterized in that a feedback voltage is supplied to a power source of the sensor circuit section.
JP3811484A 1984-02-29 1984-02-29 Two-wire type transmission circuit Granted JPS60181999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3811484A JPS60181999A (en) 1984-02-29 1984-02-29 Two-wire type transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3811484A JPS60181999A (en) 1984-02-29 1984-02-29 Two-wire type transmission circuit

Publications (2)

Publication Number Publication Date
JPS60181999A JPS60181999A (en) 1985-09-17
JPH0354398B2 true JPH0354398B2 (en) 1991-08-20

Family

ID=12516444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3811484A Granted JPS60181999A (en) 1984-02-29 1984-02-29 Two-wire type transmission circuit

Country Status (1)

Country Link
JP (1) JPS60181999A (en)

Also Published As

Publication number Publication date
JPS60181999A (en) 1985-09-17

Similar Documents

Publication Publication Date Title
US4878012A (en) Charge balanced feedback transmitter
JP2665915B2 (en) Transmitter with vernier measuring device
GB1335349A (en) Transducer circuitry for converting an input parameter to a dc current signal
DE3785203T2 (en) MEASURING CIRCUIT.
JPS5932840B2 (en) current transmitter
JPH0354398B2 (en)
JPH0130085B2 (en)
JPH0354399B2 (en)
JPS5815905Y2 (en) Peak level diaphragm couch
JPH0115919B2 (en)
JPH0157400B2 (en)
JPS6361719B2 (en)
JPH0448280B2 (en)
JPS6351248B2 (en)
JPH0130412B2 (en)
JPH0320731Y2 (en)
JPH069305Y2 (en) Displacement converter
JPH0412813B2 (en)
JPS6353600B2 (en)
JPS6348000Y2 (en)
JPS61209318A (en) Capacity type converter circuit
JPH0130084B2 (en)
JPH035992Y2 (en)
JPH0128323B2 (en)
JP2651187B2 (en) Charge level detection circuit