JPH0350914A - Output driving circuit - Google Patents

Output driving circuit

Info

Publication number
JPH0350914A
JPH0350914A JP18476289A JP18476289A JPH0350914A JP H0350914 A JPH0350914 A JP H0350914A JP 18476289 A JP18476289 A JP 18476289A JP 18476289 A JP18476289 A JP 18476289A JP H0350914 A JPH0350914 A JP H0350914A
Authority
JP
Japan
Prior art keywords
output
gate
voltage
signal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18476289A
Other languages
Japanese (ja)
Inventor
Takafumi Nagao
長尾 隆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP18476289A priority Critical patent/JPH0350914A/en
Publication of JPH0350914A publication Critical patent/JPH0350914A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent malfunction of a device to be driven by applying on/off control to an output drive transistor(TR) via a Zener diode with an output signal of a gate circuit. CONSTITUTION:When a power-on reset IC 1 is not normally operated with a voltage within a prescribed range at the time of rising a power voltage, an output voltage in the IC 1 and an AND gate IC 2 of emitter follower TR output system rises as a power voltage rises. A potential difference between an output terminal of the IC 2 and ground, an operation minimum base-emitter voltage of a driving TR 3 and a Zener voltage of a Zener diode 4 are set to a prescribed relation. Thus, even when the IC 1 is not completely operated at the time of rising the power voltage, the TR 3 is turned on and the output signal is set and malfunction of a device to be driven is prevented.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、出力ドライブ回路に関し、特に電源電圧の立
上がり時における誤動作を防止するようにした出力ドラ
イブ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an output drive circuit, and more particularly to an output drive circuit that prevents malfunctions when the power supply voltage rises.

[従来の技術] 従来より、半導体回路の外部に接続される機器類、例え
ば、リレー、発光ダイオード、レシーバIC等を駆動す
るために、駆動される機器の特性に合せて、高電圧、高
電流をも扱えるドライブ用トランジスタを組込んだ出力
ドライブ回路が使用されている。
[Prior Art] Conventionally, in order to drive devices connected to the outside of a semiconductor circuit, such as relays, light emitting diodes, receiver ICs, etc., high voltage and high current have been used in accordance with the characteristics of the devices to be driven. An output drive circuit is used that incorporates a drive transistor that can also handle

第2図は、このような従来の出力ドライブ回路の代表的
な例であるNAND型出カドライブ回路を示している。
FIG. 2 shows a NAND type output drive circuit which is a typical example of such a conventional output drive circuit.

第2図において、電源電圧の立上がり時に出力信号のI
I OIIレベルを保障するために、パワーオンリセッ
トICIがANDゲー)IC2の入力端子のうちの1つ
に接続されている。ANDゲートIC2は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するANDゲートICである。ANDゲートI
C2の出力端子は、一端が接地された抵抗5と、ドライ
ブ用トランジスタ3のベースが接続されている。ドライ
ブ用トランジスタ3のエミッタはグランドに接続され、
コレクタは駆動信号出力端子51に接続されている。
In Figure 2, when the power supply voltage rises, the output signal I
To ensure the IOII level, a power-on reset ICI is connected to one of the input terminals of the AND gate IC2. The AND gate IC2 is an AND gate IC that outputs a signal from the emitter of an emitter follower transistor, which is an internal element. AND gate I
The output terminal of C2 is connected to a resistor 5 whose one end is grounded and the base of the drive transistor 3. The emitter of drive transistor 3 is connected to ground,
The collector is connected to a drive signal output terminal 51.

電源線には例えば+5■が与えられ、エミッタフォロワ
・トランジスタ出力方式のANDゲートIC2の論理信
号入力端子50に、論理信号として°゛O゛O゛レベル
が与えられたとき、ANDゲートIC2の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、AN
DゲートIC2に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ3はオフとなり、駆
動信号出力端子51もオフ状態となる。
For example, +5■ is applied to the power supply line, and when the logic signal input terminal 50 of the emitter-follower transistor output type AND gate IC2 is given a logic signal of °゛O゛O゛ level, the inside of the AND gate IC2 The emitter follower transistor is turned off, and the AN
Since no voltage is generated between the output terminal of the D-gate IC2 and the ground, the drive transistor 3 is turned off, and the drive signal output terminal 51 is also turned off.

エミッタフォロワ・トランジスタ出力方式のANDゲー
トエC2の論理信号入力端子50に、論理信号として°
゛1°゛1°゛レベル与えられたとき、ANDゲートI
C2の内部素子であるエミッタフォロワ・トランジスタ
はオンとなり、ANDゲートIC2に出力端子とグラン
ドの間に電位差が生じ、この電位差によってドライブ用
トランジスタ3はオンとなり、駆動信号出力端子51も
オン状態となる。
As a logic signal, °
When the level ゛1°゛1°゛ is given, AND gate I
The emitter follower transistor, which is an internal element of C2, is turned on, and a potential difference is generated between the output terminal of AND gate IC2 and the ground. This potential difference turns on the drive transistor 3, and the drive signal output terminal 51 is also turned on. .

なお、第2図は、2人力のエミッタフォロワ・トランジ
スタ出力方式のANDゲートIC2を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のICも
用いられている。
Although FIG. 2 shows a case in which a two-manpower emitter follower transistor output type AND gate IC2 is used, an IC of a type that performs a larger number of logical products is also used for input.

[発明が解決しようとする課題] 上述した従来の出力ドライブ回路は、電源電圧の立上が
り時に、ANDゲート■C2の出力部素子であるエミッ
タフォロワ・トランジスタをオフ状態にするために、パ
ワーオンリセットICIをANDゲートIC2の入力端
子の1つに接続しているが、パワーオンリセットICI
は電源電圧の立上がり時に完全に°゛0“°レベルを保
障できないことがあり、電源電圧の上昇につれてパワー
オンリセットICIの出力レベルも上昇し、電源電圧が
ある一定のレベルに到達するまで出力れレベルは電源電
圧の分だけ上昇を続け、電源電圧がある一定のレベルを
越えるとパワーオンリセットIC1の出力レベルは”O
″となる場合がある。
[Problems to be Solved by the Invention] The conventional output drive circuit described above uses a power-on reset ICI to turn off the emitter follower transistor, which is the output element of the AND gate C2, when the power supply voltage rises. is connected to one of the input terminals of AND gate IC2, but power-on reset ICI
may not be able to completely guarantee the °゛0''° level when the power supply voltage rises, and as the power supply voltage rises, the output level of the power-on reset ICI also increases, and the output level will not be maintained until the power supply voltage reaches a certain level. The level continues to rise by the amount of power supply voltage, and when the power supply voltage exceeds a certain level, the output level of power-on reset IC1 becomes "O".
” may occur.

さらに電源電圧が十分に立上がると、出力信号レベルの
′”0°ルベルを解除し、1111ルベルになるという
動作をするため、電源電圧の立上がり時に、エミッタフ
ォロワ・トランジスタ出力方式ANDゲートIC2の出
力端子とグランドとの間に電圧が発生し、この電圧がド
ライブ用トランジスタ3の動作最低ベース・エミッタ間
電圧を上回るとドライブ用トランジスタ3がオンし、外
部駆動用出力信号がオン状態となり、被駆動機器を誤動
作させてしまうという問題点がある。
Furthermore, when the power supply voltage rises sufficiently, the output signal level cancels the 0° level and becomes 1111 levels. Therefore, when the power supply voltage rises, the output of the emitter follower transistor output type AND gate IC2 A voltage is generated between the terminal and ground, and when this voltage exceeds the operating minimum base-emitter voltage of the drive transistor 3, the drive transistor 3 turns on, the external drive output signal turns on, and the driven There is a problem that the device may malfunction.

[課題を解決するための手段] 本発明は、上記の問題点に鑑みてなされたもので、電源
電圧の立上がり時にパワーオンリセット回路が完全に動
作しなくても出力信号がオン状態となるのを防止して被
駆動機器に悪影響を及ぼさないようにすることを目的と
し、この目的を達成するために、内部素子であるエミッ
タフォロワ・トランジスタから信号を出力するゲート回
路と、ゲート回路の出力信号が電源電圧の立上がり時に
ゼロレベルとなるようにゲート回路の入力端子に接続さ
れたパワーオンリセット回路と、ゲート回路の出力信号
によってオンオフ制御される出力ドライブトランジスタ
と、ゲート回路の出力端子と出力ドライブトランジスタ
のベースとの間に逆方向に接続されたツェナーダイオー
ドとを設け、ゲート回路の出力信号でツェナーダイオー
ドを介して出力ドライブトランジスタをオンオフ制御す
るように構成されている。
[Means for Solving the Problems] The present invention has been made in view of the above-mentioned problems, and it is possible to turn on the output signal even if the power-on reset circuit does not fully operate when the power supply voltage rises. In order to achieve this purpose, a gate circuit that outputs a signal from an emitter follower transistor, which is an internal element, and a gate circuit that outputs a signal from the emitter follower transistor are used. a power-on reset circuit connected to the input terminal of the gate circuit so that the voltage becomes zero level when the power supply voltage rises; an output drive transistor that is controlled on and off by the output signal of the gate circuit; and an output terminal of the gate circuit and the output drive. A Zener diode connected in the opposite direction to the base of the transistor is provided, and the output drive transistor is turned on and off using the output signal of the gate circuit via the Zener diode.

[実施例] 以下、本発明の実施例を図面に基づいて説明する。[Example] Embodiments of the present invention will be described below based on the drawings.

第1図は、本発明による出力ドライブ回路の一実施例を
示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of an output drive circuit according to the present invention.

第1図において、電源電圧の立上がり時に出力信号の°
lot”レベルを保障するために、パワーオンリセット
ICIがANDゲートIc2の入力端子のうちの1つに
接続されている。ANDゲー1〜IC2は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するANDゲートICである。ANDゲートI
c2の出力端子は、逆方向に接続されたツェナーダイオ
ード4のカソードに接続されている。
In Figure 1, when the power supply voltage rises, the output signal
A power-on reset ICI is connected to one of the input terminals of the AND gate Ic2 in order to guarantee the "LOT" level.AND gates 1 to IC2 receive a signal from the emitter of an emitter follower transistor, which is an internal element. It is an AND gate IC that outputs.AND gate I
The output terminal of c2 is connected to the cathode of a Zener diode 4 connected in the opposite direction.

ツェナーダイオード4のアノードは、一端が接地された
抵抗5と、ドライブ用トランジスタ3のベースに接続さ
れている。ドライブ用トランジスタ3のエミッタはグラ
ンドに接続され、コレクタは駆動信号出力端子51に接
続されている。抵抗5は、ドライブ用トランジスタ3の
ベース・エミッタ間電圧を決定するために、一端が接地
され、他端がドライブ用トランジスタ3のベースに接続
されている。
The anode of the Zener diode 4 is connected to a resistor 5 whose one end is grounded and to the base of the drive transistor 3. The emitter of the drive transistor 3 is connected to ground, and the collector is connected to the drive signal output terminal 51. The resistor 5 has one end grounded and the other end connected to the base of the drive transistor 3 in order to determine the base-emitter voltage of the drive transistor 3.

電源線には例えば+5vが与えられ、エミッタフォロワ
・トランジスタ出力方式のANDゲートIC2の論理信
号入力端子50に、論理信号としてO”°レベルの信号
が与えられたとき、ANDゲートIC2の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、AN
DゲートエC2に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ3はオフとなり、駆
動信号出力端子51もオフ状態となる。
For example, +5V is applied to the power supply line, and when an O''° level signal is applied as a logic signal to the logic signal input terminal 50 of the AND gate IC2 of the emitter follower transistor output type, the internal elements of the AND gate IC2 Some emitter follower transistors are turned off and the AN
Since no voltage is generated between the output terminal of the D gate E C2 and the ground, the drive transistor 3 is turned off, and the drive signal output terminal 51 is also turned off.

エミッタフォロワ・トランジスタ出力方式のANDゲー
トIC2の論理信号入力端子50に、論理信号として゛
1″レベルの信号が与えられたとき、ANDゲートエC
2の内部素子であるエミッタフォロワ・トランジスタは
オンとなり、ANDゲートIC2に出力端子とグランド
の間に電位差が生じ、この電位差によってドライブ用ト
ランジスタ3はオンとなり、駆動信号出力端子51もオ
ン状態となる。
When a "1" level signal is applied as a logic signal to the logic signal input terminal 50 of the emitter follower transistor output type AND gate IC2, the AND gate IC
The emitter follower transistor, which is an internal element of 2, is turned on, and a potential difference is generated between the output terminal of AND gate IC 2 and the ground. This potential difference turns on the drive transistor 3, and the drive signal output terminal 51 is also turned on. .

なお、第1図は、2人力のエミッタフォロワ・トランジ
スタ出力方式のANDゲートIc2を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のICも
用いられる。
Although FIG. 1 shows a case in which a two-manpower emitter follower transistor output type AND gate Ic2 is used, an IC of a type that performs a larger number of ANDs may also be used for input.

電源電圧の立上がり時に、パワーオンリセットICIが
O■からある一定の範囲内では正常に動作しない場合は
、パワーオンリセットICIの出力には電源電圧がその
まま現れ、完全な°゛0°゛0°゛レベルきないため、
エミッタフォロワ・トランジスタ出力方式ANDゲート
Ic2についても、電源電圧の上昇と共に、その出力部
の電圧も上昇する。
If the power-on reset ICI does not operate normally within a certain range from 0 when the power supply voltage rises, the power supply voltage will appear as is at the output of the power-on reset ICI, and the complete゛Because the level is not reached,
Regarding the emitter follower transistor output type AND gate Ic2, as the power supply voltage increases, the voltage at its output section also increases.

ここで、エミッタフォロワ・トランジスタ出力方式AN
DゲートIC2の出力端子とグランドとの電位差をV 
OUTとし、ドライブ用トランジスタ3の動作最低ベー
ス・エミッタ間電圧をV BEonmin1ツェナーダ
イオード4のツェナー電圧をVzとして、 VX==VOUT、   VY=VBEonmin+V
zとすると、vxとVYとの大小関係によってドライブ
用トランジスタ3のオン状態あるいはオフ状態が決定す
る。すなわち、vx>vyの場合はドライブ用トランジ
スタ3がオン状態となり、vx<vyの場合はドライブ
用トランジスタ3はオフ状態となる。
Here, emitter follower transistor output method AN
The potential difference between the output terminal of D gate IC2 and the ground is V
OUT, and the lowest operating base-emitter voltage of the drive transistor 3 is V BEonmin1, and the Zener voltage of Zener diode 4 is Vz, VX==VOUT, VY=VBEonmin+V
z, the on state or off state of the drive transistor 3 is determined by the magnitude relationship between vx and VY. That is, when vx>vy, the drive transistor 3 is turned on, and when vx<vy, the drive transistor 3 is turned off.

従って、V Xmax(V Yminを満足するような
ツェナー電圧Vzを有するツェナーダイオード4を選定
すると、電源電圧の立上がり時において、パワーオンリ
セットICIが完全な正常動作をしない場合でもドライ
ブ用トランジスタ3がオンし、出力信号がオン状態とな
り、被駆動機器を誤動作させてしまうという問題は完全
に防止できる。
Therefore, if a Zener diode 4 is selected that has a Zener voltage Vz that satisfies V However, the problem of the output signal turning on and causing the driven equipment to malfunction can be completely prevented.

[発明の効果] 以上で説明したように、本発明は、内部素子であるエミ
ッタフォロワ・トランジスタから信号を出力するゲート
回路と、ゲート回路の出力信号が電源電圧の立上がり時
にゼロレベルとなるようにゲート回路の入力端子に接続
されたパワーオンリセット回路と、ゲート回路の出力信
号によってオンオフ制御される出力ドライブトランジス
タと、ゲート回路の出力端子と出力ドライブトランジス
タのベースとの間に逆方向に接続されたツェナーダイオ
ードとを設け、ゲート回路の出力信号でツェナーダイオ
ードを介して出力ドライブトランジスタをオンオフ制御
するように構成したので、電源電圧の立上がり時にパワ
ーオンリセット回路が完全に動作しなくても出力信号が
オン状態となるのを防止し、被駆動機器に悪影響を及ぼ
さないようにすることが可能となる。
[Effects of the Invention] As explained above, the present invention includes a gate circuit that outputs a signal from an emitter follower transistor, which is an internal element, and a gate circuit that outputs a signal from the emitter follower transistor, which is an internal element, so that the output signal of the gate circuit becomes zero level when the power supply voltage rises. A power-on reset circuit connected to the input terminal of the gate circuit, an output drive transistor controlled on and off by the output signal of the gate circuit, and a power-on reset circuit connected in the opposite direction between the output terminal of the gate circuit and the base of the output drive transistor. The output drive transistor is controlled on and off via the Zener diode by the output signal of the gate circuit, so even if the power-on reset circuit does not fully operate when the power supply voltage rises, the output signal can be maintained. This makes it possible to prevent the power from turning on and to prevent any adverse effects on the driven equipment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による出力ドライブ回路の−パワーオ
ンリセットIC ANDゲートIC ドライブ用トランジスタ ツェナーダイオード 抵抗 論理信号入力端子 駆動信号出力端子
FIG. 1 shows an output drive circuit according to the present invention: -Power-on reset IC AND gate IC Drive transistor Zener diode resistance Logic signal input terminal Drive signal output terminal

Claims (1)

【特許請求の範囲】[Claims]  内部素子であるエミッタフォロワ・トランジスタから
信号を出力するゲート回路と、該ゲート回路の出力信号
が電源電圧の立上がり時にゼロレベルとなるように該ゲ
ート回路の入力端子に接続されたパワーオンリセット回
路と、前記ゲート回路の出力信号によってオンオフ制御
される出力ドライブトランジスタと、前記ゲート回路の
出力端子と前記出力ドライブトランジスタのベースとの
間に逆方向に接続されたツェナーダイオードとを有し、
前記ゲート回路の出力信号で前記ツェナーダイオードを
介して前記出力ドライブトランジスタをオンオフ制御す
ることを特徴とする出力ドライブ回路。
A gate circuit that outputs a signal from an emitter follower transistor that is an internal element, and a power-on reset circuit that is connected to the input terminal of the gate circuit so that the output signal of the gate circuit becomes zero level when the power supply voltage rises. , an output drive transistor that is turned on and off by an output signal of the gate circuit, and a Zener diode connected in a reverse direction between the output terminal of the gate circuit and the base of the output drive transistor,
An output drive circuit characterized in that the output drive transistor is controlled on/off by the output signal of the gate circuit via the Zener diode.
JP18476289A 1989-07-19 1989-07-19 Output driving circuit Pending JPH0350914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18476289A JPH0350914A (en) 1989-07-19 1989-07-19 Output driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18476289A JPH0350914A (en) 1989-07-19 1989-07-19 Output driving circuit

Publications (1)

Publication Number Publication Date
JPH0350914A true JPH0350914A (en) 1991-03-05

Family

ID=16158883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18476289A Pending JPH0350914A (en) 1989-07-19 1989-07-19 Output driving circuit

Country Status (1)

Country Link
JP (1) JPH0350914A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576199A (en) * 1991-09-13 1993-03-26 Hitachi Ltd Switch circuit and stepping motor driving circuit using same
JPH07146721A (en) * 1993-07-02 1995-06-06 Tandem Comput Inc Improved power on system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576199A (en) * 1991-09-13 1993-03-26 Hitachi Ltd Switch circuit and stepping motor driving circuit using same
JPH07146721A (en) * 1993-07-02 1995-06-06 Tandem Comput Inc Improved power on system

Similar Documents

Publication Publication Date Title
EP0008509B1 (en) Control circuits for solenoids
KR910005362B1 (en) Display driver
JPH04321315A (en) Power-on resisting device
US4558226A (en) Voltage detecting circuit with hysteresis characteristic and high noise immunity
JPH0350914A (en) Output driving circuit
JPH07321621A (en) Semiconductor integrated circuit
JPH0219651B2 (en)
US6664823B2 (en) Inverter output circuit
JP2970054B2 (en) DC-DC converter
SU508933A1 (en) Key management device
JPS643079Y2 (en)
US20240113703A1 (en) Oring fet control circuit and method
JPH06245366A (en) Overvoltage protective circuit
JPS645388Y2 (en)
JPH0746982Y2 (en) Reset signal generation circuit
JPH0368212A (en) Drive circuit
KR900006894Y1 (en) Reseting circuit for micro-processor
JP2662397B2 (en) Drive control IC
JPH03248619A (en) Semiconductor output circuit
JP3036212B2 (en) Protection circuit
JPH0438597Y2 (en)
JPH0359609B2 (en)
JPH0321074Y2 (en)
KR890003753Y1 (en) Automatic reset circuit in micro computer
JPS58143629A (en) Initializing circuit