JPH034493A - インバータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、電流帰還形の自助式トランジスタインバー
タ回路に関し、特に、螢光ランプのような放電灯をいわ
ゆる高周波点灯する放電灯点灯装置に適用して好適なイ
ンバータ回路に関する。

［従来の技術］ 従来、直流電力を交流電力に変換するインバータ回路と
して、主トランジスタと、この主トランジスタがオン・
オフすることにより負荷に流れる電流を検出する可飽和
形のカレントトランスおよびこのカレントトランスの２
次巻線に直列に接続された帰還用コンデンサを含み前記
負荷に流れる電流を前記主トランジスタのベースに正帰
還するベース駆動回路とを備えた電流帰還形自動式トラ
ンジスタインバータ回路が知られている。

このようなインバータ回路においては、主トランジスタ
が前記正帰還により発振する。そして、この発振周波数
は、負荷を含む主トランジスタのコレクタ回路の共振周
波数と、ベース駆動回路の構成によって定まる。

放電灯点灯装置において、この発振周波数は、一般に、
２０〜１００ｋＨｚ程度の範囲内の適宜の値に設定され
る。

［発明が解決しようとする課題］ ところで、可飽和形カレントトランスを用いた従来の電
流帰還形自励式インバータ回路においては、カレントト
ランスのコアの最大磁束密度Ｂ。

やこのカレントトランスの２次巻線（ベース帰還用巻線
）に直列に接続される帰還用コンデンサの容量ＣＢのば
らつきによって主トランジスタのオン時間がばらつき、
特性がずれるという問題があった。特に、放電灯点灯装
置においては、発掘周波数はランプの電圧および電流に
影響し、ランプ電圧やランプ電流が大き過ぎるとランプ
や点灯装置の寿命が短縮し、ランプ起動時のランプへの
印加電圧が低ければランプが点灯せず、この印加電圧が
高過ぎると回路素子の破壊や劣化の恐れがある等の問題
が発生する。

また、カレントトランスのコアの最大磁束密度Ｂ、や帰
還用コンデンサの容量Ｃ１ｌのばらつきを少なくしてこ
れらの問題を解決しようとすれば、選別等の手数が掛か
ったり、部品コストが上昇して装置のコストアップ要因
となる等の問題がある。特に、カレントトランスのコア
の最大磁束密度Ｂ、のばらつきを少なくすることは、歩
留り等を考慮すると現実的でない。

この発明は、上記従来技術の欠点に鑑みてなされたもの
であって、可飽和形カレントトランスのコアの最大磁束
密度Ｂ、のばらつきによる発振周波数のばらつきを吸収
できるインバータ回路を提供することを目的をする。

［課題を解決するための手段］ 前記目的を達成するため、この発明の第１の態様では、
主トランジスタと、この主トランジスタがオン・オフす
ることにより負荷に流れる電流を検出してする可飽和形
のカレントトランスおよびこのカレントトランスの２次
巻線に直列に接続された帰還用コンデンサを含み前記負
荷に流れる電流を前記主トランジスタのベースに正帰還
するベース駆動回路とを備えた従来の電流帰還形自励式
トランジスタインバータ回路に対して、前記カレントト
ランスに第３次巻線を設け、かつこの第３次巻線に並列
に、インピーダンス素子と前記主トランジスタに同期し
てオンするスイッチング素子との直列回路を接続したこ
とを特徴としている。

また、この発明の第２の態様では、前記従来回路に対し
て、前記帰還用コンデンサに直流電圧を印加する直流電
圧発生回路を設けたことを特徴としている。

さらに、この発明の第３の態様では、前記従来回路に対
して、前記帰還用コンデンサと並列に、前記主トランジ
スタに同期してオンするスイッチング素子を設けたこと
を特徴としている。

［作用］ 第７図は、前記従来のインバータ回路のベース駆動回路
部分の構成を示す。主トランジスタ１のオン時には、カ
レントトランス（ＣＴ）２の１次巻線２ｐに流れる電流
Ｉ　（ｔ）の１／ｎ（ｎは巻数比）の電流ｉ　（ｔ）を
ＣＴ２の２次巻線（ベース帰還用巻線）２ｓに、流すべ
く図示の極性の起電力■６が発生する。起電力ｖ３は、
主トランジスタ１のベース・エミッタ間電圧をＶＩと帰
還用コンデンサ３の端子間電圧をｖｃとの和となる。Ｃ
Ｔ２のコア内磁束密度Ｂはこの起電力■６の時間積分と
なる。一方、電圧■。は、 である。そして、簡単のため、１（ｔ）＝ａｔ（但し、
ａは定数）、Ｖａｔ＝Ｏとすると、ＢｃｃｉＶｃ　ｄｔ となり、磁束密度Ｂが最大磁束密度Ｂ、に達すると、コ
アが飽和して起電力ＶＢが０となり、主トランジスタ１
がオフする。したがって、主トランジスタ１のオン時間
はＣＴ２の出力ＶＢが図示の極性になった後、コアが飽
和するまでの時間となり、ＣＴ２のコアの最大磁束密度
Ｂ、および帰還用コンデンサ３の容量ＣＢの積に影響さ
れることが分る。

この発明°の第１の態様においては、ＣＴ２に３次巻線
を設け、前記２次電流ｉ　（ｔ）の一部をこの３次巻線
にバイパスすることによって、ＣＴ２の飽和を遅らせて
いる。そして、この遅延の程度すなわち主トランジスタ
１のオン時間は、スイッチング素子のオフタイミングす
なわちバイパス期間を制御することにより制御すること
ができる。特に、帰還用コンデンサ３の容量ＣＢを少な
くしておけば、スイッチング素子のオフとともにコンデ
ンサ３は急速に充電されてＣＴ２のコアが飽和するため
、主トランジスタ１０オン時間を実質的にスイッチング
素子のオフタイミングのみで制御することができる。

この発明の第２の態様においては、帰還用コンデンサ３
にバイアスを印加することにより、ＣＴ２の飽和を早め
、主トランジスタ１のオン時間を短縮するようにるよう
にしている。したがって、主トランジスタのオン時間は
、バイアス電圧およびその波形を調整することにより制
御することができる。

この発明の第３の態様においては、帰還用コンデンサ３
を短絡することによりＣＴ２の飽和を遅らせている。こ
の遅延の程度すなわち主トランジスタ１のオン時間は、
スイッチング素子のオフタイミングすなわちバイパス期
間を制御することにより制御することができる。特に、
帰還用コンデンサ３の容量Ｃａを少なくしておけば、ス
イッチング素子のオフとともにコンデンサ３は急速に充
電されてＣＴ２のコアが飽和するため、主トランジスタ
１のオン時間を実質的にスイッチング素子のオフタイミ
ングのみで制御することができる。

【実施例］ 以下、この発明を実施例に基づいて説明する。

第１図はこの発明の一実施例に係る放電灯点灯装置の回
路を示す、同図において、主トランジスタ１は、コレク
タをコンデンサ４１とインダクタ４２からなる並列共振
回路４を介して直流正側端子ａに接続され、エミッタを
直流負側端子（共通端子）ｂに接続されている。インダ
クタ４２は主トランジスタ１のコレクタ側にステップア
ップされた出力用端子ｄを有し、この出力用端子ｄと前
記共通端子すとの間には可飽和ＣＴ２の１次巻線１ｐお
よびバラスト用インダクタ５を介して負荷としての螢光
ランプ等の放電灯６が接続されている。ランプ６の各フ
ィラメントの前記出力用端子ｄおよび前記共通端子すに
接続されている側（以下、電源側端子という）と反対の
側（以下、非電源側端子という）には、ランプ起動用の
コンデンサ７が接続されている。

また、ＣＴ２の２次巻線２ｓは、一端が共通端子すに、
他端が帰還用コンデンサ３を介して主トランジスタ１の
ベースに接続されている。この場合、Ｃ７０の２次巻線
２Ｓの極性は、主トランジスタ１のオン時に主トランジ
スタ１のベースに正の電圧が印加されるように設定され
ている。主トランジスタ１のベース・エミッタ間には逆
並列にリセット用ダイオード８が接続されている。ここ
で、Ｃ７０には３次巻線２ｔが設けられており、この３
次巻線２ｔには並列に可変可変抵抗器１１とスイッチン
グ用トランジスタ１２の直列回路が接続されている。さ
らに、トランジスタ１２のベースにはこのトランジスタ
１２をオン・オフ制御するための制御回路１３が接続さ
れている。

次に、第１図の装置の動作を第２図の各部波形図を参照
しながら説明する。

図示しない電源が投入され、端子ａ、ｂ間に直流電圧が
印加されると、主トランジスタ１は図示しない起動回路
より僅かなベース電流を供給され、僅かに導通する。こ
れにより、並列共振回路４のインダクタ４１が僅かに励
磁され、出力用端子ｄの電圧が下がるため、ランプ６側
から端子ｄに向かって負荷電流が流れる。この負荷電流
は、Ｃ７０により検出され、トランジスタ１のベースに
正帰還される。このトランジスタ１のベースからコレク
タ、インダクタ４１およびＣ７０を経てトランジスタ１
のベースに至る正帰還ループによりトランジスタ１は急
速にオンする。

第２図を参照して、トランジスタ１がオンすると（時刻
ｔ２）、帰還用コンデンサ３は、トランジスタ１を駆動
するためのベース電流により充電されて、その端子間電
圧が上昇し、Ｃ７０側から見たベース電位ＶＣＩＩは低
下する。Ｃ７０の２次巻線２ｓは、このコンデンサ３を
介してトランジスタ１のベースを駆動すべくその出力電
圧（”ＶＣＢ＋Ｖａｔ）が上昇する。Ｃ７０のコアの磁
束密度ＢはＣ７０の出力電圧の時間積分値により定まり
、この磁束密度Ｂがそのコアの最大磁束密度Ｂ、を越え
るとＣ７０は飽和して、２次巻線２ｓの誘起出力は零に
なる。これにより、トランジスタ１はオフしく時刻ｔ３
）、コンデンサ３は、ダイオード８およびＣ７０の２次
巻線２ｓを介して放電（リセット）される。この時、ダ
イオード８の順方向電圧は、トランジスタ１のベース・
エミッタ間に対して逆バイアスとなるため、トランジス
タ１は、蓄積キャリアが引き抜かれて良好にターンオフ
する。なお、コンデンサ３の放電電流は、Ｃ７０の２次
巻線２Ｓにオン時とは逆方向に流れるため、Ｃ７０の飽
和状態は直ちに解除されるが、その後は、上述のオン時
と逆向きの正帰還動作により、トランジスタ１が完全に
オフする。

第２図において、ＶＣＥはトランジスタ１のコレクタ・
エミッタ間電圧、ＩＣはコレクタ電流、そしてＩＢはベ
ース電流の波形を示す。

トランジスタ１のオフ時には、並列共振回路４および負
荷回路等からなる共振系の共振により、負荷電流は一旦
極性を反転した後、再度正転する。すると、トランジス
タ３は、ベースに印加される電圧が正となり、上記正帰
還により再びオンする。以後、このような正帰還および
並列共振により、第１図の装置のインバータ回路は、発
振を継続する。

この装置においては、Ｃ７０に第３の巻線２ｔが設けら
れており、この３次巻線２ｔは可変抵抗器１１とスイッ
チング用トランジスタ１２との直列回路により終端され
ている。そして、このスイッチング用トランジスタ１２
はベースに接続された制御回路１３により主トランジス
タ１に同期して所定の時間だけオンするように設定され
ている。

この装置においては、主トランジスタ１がオンすると同
時に、スイッチング用トランジスタ１２もオンする。こ
のトランジスタ１２のオン時は、Ｃ７０の２次巻線２ｓ
に流れるべき電流Ｉ　Ｈ／　ｎの一部が３次巻線２を側
でトランジスタ１２および可変抵抗器１１を介してバイ
パスされる。このため、２次巻線電流ｉ　（ｔ）すなわ
ちコンデンサ３に流れる電流が減少し、コンデンサ３の
端子電圧の立上りが緩やかとなってＣ７０のコアの飽和
が遅れる。すなわち、トランジスタ１のオン時間が延び
る。一方、トランジスタ１２がオフすると、Ｃ７０の２
次巻線２ｓにはＩ　（／　ｎが２次巻線電流ｉ　（ｔ）
として流れるため、コンデンサ３の端子電圧ＶＣ１１の
上昇が急峻となり、Ｃ７０のコアの磁束密度Ｂの上昇も
急峻となる。この場合、トランジスタ１のオン時間は短
縮される。したがって、制御回路１３によるトランジス
タ１２のオン時間の制御および可変抵抗器１１によるバ
イパス電流の調整により、トランジスタ１のオン時間、
したがって発振周波数を、実質的にＣ７０のコアの最大
磁束密度Ｂ、やコンデンサ３の容量ＣＢに依らず制御す
ることができる。

この実施例において、コンデンサ３の容量をトランジス
タ１２等が無い従来回路よりは小さく、かつトランジス
タ１２を全期間オフした場合の前記発振周波数のばらつ
きの限界が設定すべき周波数より低くなるような値に設
定することにより、トランジスタ１２のオフ後、トラン
ジスタ１がオフするまでの時間を短縮でき、コアの最大
磁束密度Ｂ、およびコンデンサ３の容量Ｃａ等のばらつ
きの影響をより少なくすることができる。

第３図は、この発明の他の実施例に係る放電灯点灯装置
の回路構成を示す。この装置は、第７図に示す従来例に
対し、帰還用コンデンサ３と並列に直流電圧源２１、可
変インダクタ２２およびダイオード２３からなる直流バ
イアス回路９を付加したものである。

第３図の装置において、インバータ回路の基本的動作は
、上記従来例および第１図の装置と同じである。

第３図において、直流バイアス回路９は、主トランジス
タ１のオン時、帰還用コンデンサ３に直流バイアスナを
印加することによりれ、第４図に示すようにコンデンサ
３の端子電圧Ｖｃａの立ち上がりを早め、もって主トラ
ンジスタ１のオン時間を短縮している。したがフて、直
流電圧源２１の電圧および可変インダクタ２２のインダ
クタンスを調整することにより、主トランジスタ１のオ
ン時間、したがってインバータ回路の発振周波数を、実
質的にＣ７０のコアの最大磁束密度Ｂ、やコンデンサ３
の容量ＣＢに依らず制御することができる。

第５図は、この発明のさらに他の実施例に係る放電灯点
灯装置の回路構成を示す、同図の装置は、第７図に示す
従来例に対し、オン時に帰還用コンデンサ３を短絡する
スイッチング用トランジスタ３２と、このトランジスタ
３２を主トランジスタ１に同期して所定の時間だけオン
させる制御回路３３とを付加したものである。また、帰
還用コンデンサ３の容量ＣＩＳ、は、主トランジスタ１
のスイッチング特性が悪くならない範囲で比較的小さな
値に設定しである。

第５図の装置においては、主トランジスタ１がオンする
と同時に、スイッチング用トランジスタ３２もオンする
。このトランジスタ３２のオン時は、帰還用コンデンサ
３が短絡されるため、Ｃ７０の２次巻線２ｓには主トラ
ンジスタ１のベース・エミッタ間電圧ｖＩに等しい電圧
しか誘起されず、この誘起電圧の時間積分値に対応する
磁束密度の立ち上がりは極めて遅い。したがって、Ｃ７
０のコアの飽和が遅れ、トランジスタ１のオン時間が延
びる。一方、トランジスタ３２がオフすると、トランジ
スタ１のベース電流により小容量のコンデンサ３はたち
まち充電されて端子電圧が立ち上がり、Ｃ７０のコアが
飽和する。したがって、制御回路３３によるトランジス
タ３２のオン時間の制御により、トランジスタ１のオン
時間、したがって発振周波数を、実質的にＣ７０のコア
の最大磁束密度Ｂ１やコンデンサ３の容量Ｃａに依らず
制御することができる。

［発明の効果］ 以上説明したように、この発明のインバータ回路による
と、主トランジスタ１のオン時間を比較的任意に設定す
ることができ、インバータ回路の発振周波数を、実質的
にＣ７０のコアの最大磁束密度Ｂ、やコンデンサ３の容
量Ｃａに依らず制御することができる。したがって、Ｃ
７０のコアの最大磁束密度Ｂ、、やコンデンサ３の容量
ＣＢのばらつきを吸収できる。また、この発明のインバ
ータ回路を適用した放電灯点灯装置においては、前記発
振周波数の任意設定により、ランプが充分に予熱される
までランプへの印加電圧を点灯でんあつ以下に保持する
ソフトスタート、およびランプ調光等の機能を付加した
り、またはこれらの機能をより向上させることができる
。

【図面の簡単な説明】

第１図は、この発明の一実施例に係るインバータ回路を
用いた放電灯点灯装置の構成を示す回路図、 第２図は、第１図の装置の各部波形図、第３図は、この
発明の他の実施例に係るインバータ回路を用いた放電灯
点灯装置の構成を示す回路図、 第４図は、第３図の装置の各部波形図、第５図は、この
発明のさらに他の実施例に係るインバータ回路を用いた
放電灯点灯装置の構成を示す回路図、 第６図は、第５図の装置の各部波形図、そして第７図は
、従来のインバータ回路の要部回路図である。 １：主トランジスタ ２：可飽和形カレントトランス ２ｔ：カレントトランス３次巻線 ３：帰還用コンデンサ ６：放電灯（ランプ） １１：可変抵抗器 １２．３２ニスイツチング用トランジスタ１３．３３：
制御回路 ２０：バイパス回路 ２１：直流電圧源 ２２：可変インダクタ

Claims (3)

【特許請求の範囲】
1. （１）主トランジスタと、この主トランジスタがオン・
   オフすることにより負荷に流れる電流を検出する可飽和
   形のカレントトランスおよびこのカレントトランスの２
   次巻線に直列に接続された帰還用コンデンサを含み前記
   負荷に流れる電流を前記主トランジスタのベースに正帰
   還するベース駆動回路とを備えた電流帰還形自励式トラ
   ンジスタインバータ回路において、 前記カレントトランスに第３次巻線を設け、かつこの第
   ３次巻線に並列に、インピーダンス素子と前記主トラン
   ジスタに同期してオンするスイッチング素子との直列回
   路を接続したことを特徴とするインバータ回路。
2. （２）主トランジスタと、この主トランジスタがオン・
   オフすることにより負荷に流れる電流を検出する可飽和
   形のカレントトランスおよびこのカレントトランスの２
   次巻線に直列に接続された帰還用コンデンサを含み前記
   負荷に流れる電流を前記主トランジスタのベースに正帰
   還するベース駆動回路とを備えた電流帰還形自励式トラ
   ンジスタインバータ回路において、 前記帰還用コンデンサに直流電圧を印加する直流電圧発
   生回路を設けたことを特徴とするインバータ回路。
3. （３）主トランジスタと、この主トランジスタがオン・
   オフすることにより負荷に流れる電流を検出する可飽和
   形のカレントトランスおよびこのカレントトランスの２
   次巻線に直列に接続された帰還用コンデンサを含み前記
   負荷に流れる電流を前記主トランジスタのベースに正帰
   還するベース駆動回路とを備えた電流帰還形自励式トラ
   ンジスタインバータ回路において、 前記帰還用コンデンサと並列に、前記主トランジスタに
   同期してオンするスイッチング素子を設けたことを特徴
   とするインバータ回路。