JPH03256392A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH03256392A
JPH03256392A JP5548790A JP5548790A JPH03256392A JP H03256392 A JPH03256392 A JP H03256392A JP 5548790 A JP5548790 A JP 5548790A JP 5548790 A JP5548790 A JP 5548790A JP H03256392 A JPH03256392 A JP H03256392A
Authority
JP
Japan
Prior art keywords
chip
conductor
circuit component
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5548790A
Other languages
English (en)
Other versions
JP2819742B2 (ja
Inventor
Katsutoshi Fujita
藤田　勝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5548790A priority Critical patent/JP2819742B2/ja
Publication of JPH03256392A publication Critical patent/JPH03256392A/ja
Application granted granted Critical
Publication of JP2819742B2 publication Critical patent/JP2819742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特にチップ型回路部
品を搭載する混成集積回路装置に関する。
〔従来の技術〕
従来、この種の混成集積回路装置は、第３図に示すよう
に、チップ型回路部品２４の相対向する両側面の電極ａ
２５．電極ｂ２６を、直接、搭載基板２１上の導体ａ２
２．導体ｂ２７と接触させる方法をとっており、搭載基
板２１に搭載するチップ型回路部品２４の向きにより、
占有面積に制限があった。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路装置は、チップ型回路部品
の搭載の向きに制限がある為、チップ型回路部品の搭載
基板上での占有面積が大きくなり、結果として、混成集
積回路装置の外形サイズが大きくなるという欠点を有す
る。
本発明の目的は、外形サイズの小さい混成集積回路装置
を提供することにある。
〔課題を解決するための手段〕
本発明は、相対向する両側面に電極を有するチップ型回
路部品を搭載する混成集積回路装置において、前記チッ
プ型回路部品を搭載基板上で前記チップ型回路部品の搭
載部の占有面積を最小にする向きで前記搭載基板上に搭
載し、前記搭載基板上の導体と直接接触する事ができな
い前記チップ型回路部品の一方の電極がワイヤボンディ
ング法により接続されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第１の実施例の側面図である。
第１の実施例は、第１図に示すように、搭載基板１に印
刷された導体ａ２の上に、導電性ペースト３を使って、
チップ型回路部品４が搭載され、かつ、電極ａ５と導体
ａ２との接続がとられ、電極ｂ６と導体ｂ７は、ワイヤ
ボンディング法により、ワイヤ８によって接続をとられ
た構造となっている。これにより、チップ型部品４は、
その搭載基板１上での占有面積が最小となる向きで、搭
載する事ができる。
例えば、外形サイズが、高さ２．０ｍｍｘ縦１．２５ｍ
ｍｘ横０．７ｍｍで、２．０ｍｍ方向の相対向する両側
面に電極ａ５．ｂ６があるチップ型回路部品４の場合、
従来の占有面１１［２，５ｍｍ２に対し、本実施例では
、搭載ランドとステッチランドの距離を０．５ｍｍ、ワ
イヤ径を０．０３ｍｍとして、１．６ｍｍ２となり従来
の２／３以下にすることができる。
第２図は本発明の第２の実施例の側面図である。
第２の実施例は、第２図に示すように、導体ａ１２と導
体ｂ１７の間に、導体ａ１５と導体ｂ１７とが絶縁され
るべき導体に接続された他の搭載部品１９が存在する場
合の例である。
この実施例では、他の搭載部品１９の上空でのチップ型
回路部品１４と導体ｂ１７どの接続が可能な為、搭載基
板１の印刷導体のクロス配線を避ける事ができるという
利点がある。
〔発明の効果〕
以上説明したように本発明は、チップ型回路部品と基板
上の印刷導体とをワイヤボンディング法によって接続す
ることにより、チップ型部品の基板上での占有面積を最
小にする事ができ、結果として、混成集積回路装置の外
形サイズをより小さくする事ができるという効果がある
。
【図面の簡単な説明】
第１図は本発明の第１の実施例の側面図、第２図は本発
明の第２の実施例の側面図、第３図は従来のチップ型回
路部品を搭載した混成集積回路装置の一例の側面図であ
る。 １．１１．２１・・・搭載基板、２．１２．２２・・・
導体ａ、３，１３．２３・・・導電性ペースト、４゜１
４．２４・・・チップ型回路部品、５，１５．２５・・
・電極ａ、６，１６．２６・・・電極ｂ、７，１７゜２
７・・・導体ｂ、８，１８・・・ワイヤ、１９・・・他
の搭載部品。

Claims (1)

    【特許請求の範囲】
  1. 相対向する両側面に電極を有するチップ型回路部品を搭
    載する混成集積回路装置において、前記チップ型回路部
    品を搭載基板上で前記チップ型回路部品の搭載部の占有
    面積を最小にする向きで前記搭載基板上に搭載し、前記
    搭載基板上の導体と直接接触する事ができない前記チッ
    プ型回路部品の一方の電極をワイヤボンディング法によ
    り接続した事を特徴とする混成集積回路装置。
JP5548790A 1990-03-06 1990-03-06 混成集積回路装置 Expired - Lifetime JP2819742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5548790A JP2819742B2 (ja) 1990-03-06 1990-03-06 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5548790A JP2819742B2 (ja) 1990-03-06 1990-03-06 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH03256392A true JPH03256392A (ja) 1991-11-15
JP2819742B2 JP2819742B2 (ja) 1998-11-05

Family

ID=12999987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5548790A Expired - Lifetime JP2819742B2 (ja) 1990-03-06 1990-03-06 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2819742B2 (ja)

Also Published As

Publication number Publication date
JP2819742B2 (ja) 1998-11-05

Similar Documents

Publication Publication Date Title
JPH03169062A (ja) 半導体装置
US4695927A (en) Package for a surface mountable component
JPH03256392A (ja) 混成集積回路装置
JP2552582Y2 (ja) ハイブリッドｉｃ用集合基板
JPH0661609A (ja) 回路基板
JP2528326B2 (ja) 回路基板に対するコンデンサの取付方法
JPH0684895A (ja) 半導体装置
JPH03192756A (ja) 混成集積回路
JPS6240439Y2 (ja)
JPS6049693U (ja) 厚膜回路基板
JPH04277658A (ja) メタルコア基板
JPS60192456U (ja) 保護キヤツプ付き混合機能回路装置
JPS62103994A (ja) クロスコンダクタの製造方法
JPS6186947U (ja)
JPH0583008A (ja) マイクロ波ｉｃ型アイソレータ
JPH0574974A (ja) 半導体集積回路装置
JPS59143070U (ja) 集積回路基板
JPS59171372U (ja) 薄型回路基板
JPS5944030U (ja) チツプ状電子部品
JPH0371659A (ja) マイクロ波混成集積回路
JPS5945929U (ja) 半導体素子の実装構造
JPH03136256A (ja) 半導体の取付装置
JPS6041081U (ja) 電気回路基板
JPH06132448A (ja) 半導体装置の外部端子
JPS5945930U (ja) 半導体素子の実装構造