JPH0324677B2

JPH0324677B2 -

Info

Publication number: JPH0324677B2
Application number: JP54135205A
Authority: JP
Inventors: Kazunori Kita
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1979-10-22
Filing date: 1979-10-22
Publication date: 1991-04-03
Also published as: JPS5660384A

Description

【発明の詳細な説明】本発明は時刻情報など予め多数記憶した情報を
随時読出して表示できる小型電子機器における情
報記憶装置に関する。

最近、小型電子機器例えば電子時計にメモリ機
能を持たせ、使用者が所望するデータ例えば時刻
表、スケジユール等を予め記憶させておき、スイ
ツチ操作により表示部に時刻表示と切替えて表示
することが考えられている。

しかしながら、この種の電子機器においては、
時刻表の場合には時刻情報（何時何分）を、スケ
ジユール表の場合には年月日情報（何年何月何
日）、日時情報（何日何時）、曜日及び時情報（何
曜日何時）等の時間関連情報をメモリに記憶させ
るものであるが、メモリに上記のような時間関連
情報を書き込む場合、例えば時刻情報ならば
「時」、「分」を時刻修正の場合と同様にスイツチ
操作により１つづつ設定してメモリに書込むよう
にしている。このためスイツチ操作が多くなり、
例えば時刻表などの多数の時刻情報をメモリに書
込む場合のスイツチ操作が非常に面倒になると共
にその書込みに時間がかかるという問題がある。

本発明は上記の点に鑑みてなされたもので、多
数の時刻情報等の時間関連情報を簡単なスイツチ
操作でメモリに記憶することができる情報記憶装
置を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明す
る。まず、第１図により本発明を電子時計に実施
した場合の全体の概略構成について説明する。第
１図において１は計時用基準信号を発生する発振
回路で、この発振回路１から出力される基準信号
は分周回路２へ送られる。この分周回路２は発振
回路１からの基準信号を分周し、クロツクパルス
φ_A，φ_B，φ_Cを得ると共に例えば１秒周期の信号
を得ている。上記クロツクパルスφ_A，φ_B，φ_Cは
同一周期で、φ_Aとφ_Bとの間の位相が180゜異なつて
いる。また、クロツクパルスφ_Cはデユーテが1/2
で、例えば“１”レベルがクロツクパルスφ_Aに
対応し、“０”レベルがクロツクパルスφ_Bに対応
している。しかして、上記分周回路２から出力さ
れる１秒信号は、時刻計数回路３へ送られる。こ
の時刻計数回路３は、入力される１秒信号を計数
して「時」、「分」、「秒」の時刻情報及び24時間周
期の信号を得ており、24時間信号はカレンダ計数
回路４へ送られる。また、時刻計数回路３から出
力される時刻情報は、時刻表１制御回路５及び時
刻表２制御回路６へ送られる。上記時刻表１制御
回路５及び時刻表制御回路６は、詳細を後述する
が内部に時刻表を記憶するメモリ及びデータ読出
し、書込みの制御機能を備え、スイツチ装置７か
ら入力制御回路８を介して与えられる指令に従つ
て動作する。そして、上記時刻計数回路３から出
力される時刻情報、カレンダ計数回路４から出力
されるカレンダ（月・日）情報、時刻表１制御回
路５及び時刻表２制御回路６から出力される時刻
情報は表示制御回路９へ送られる。この表示制御
回路９は、上記各回路からの入力情報を入力制御
回路８からの選択信号に従つて選択し、表示装置
１０へ送出する。この表示装置１０は、例えば二
層液晶表示構成となつており、上層表示部１１と
下層表示部１２を備えている。そして、上層表示
部１１に時刻表示部１３が形成され、下層表示部
１２に時刻／カレンダ表示部１４、時刻表１表示
部１５、時刻表２表示部１６が形成される。時刻
表示部１３は第２図ａに示すように「時」、「分」、
「秒」をデイジタル表示する６桁の表示電極及び
午前、午後の区分表示を行う「AM」，「PM」表
示電極を備えている。また、下層表示部１２は第
２図ｂに示すように構成される。すなわち、時
刻／カレンダ表示部１４は、現在時刻の「時」、
「分」あるいは「月」、「日」をデイジタル表示す
る４桁の示電極及びプリセツトモードを示す
「Ｐ」表示電極により構成される。また、時刻表
１表示部１５及び時刻表２示部１６は、それぞれ
「時」、「分」の時刻をデイジタル表示する４桁の
表示電極が３行設けられると共に、各行に対応さ
せてデータの設定状態を示す設定表示電極１７ａ
〜１７ｃ、１８ａ〜１８ｃが設けられる。

上記の構成において、時刻表１制御回路５の内
部メモリには例えば電車の時刻表が予め書込ま
れ、時刻表２制御回路６内の内部メモリには例え
ばバスの時刻表が予め書込まれる。しかして、通
常時においては、時刻計数回路３及びカレンダ計
数回路４において計数されている時刻情報、カレ
ンダ情報が表示制御回路９を介して表示装置１０
へ送られ、第３図ａに示すように時刻表示部１
３、時刻／カレンダ表示部１４において表示され
る。第３図ａは、７月３日、７時20分15秒の表示
状態を示したものである。この状態において、ス
イツチ装置７におけるスイツチ操作により時刻表
の表示を指令すると、入力制御回路８から時刻表
１制御回路５及び時刻表２制御回路６へ時刻表読
出し指令が送られると共に表示制御回路９へ表示
切替指令が送られる。この切替指令に従つて表示
制御回路９は表示切替を行い、時刻計数回路３か
ら出力される時刻情報、時刻表１制御回路５及び
時刻表２制御回路６から読出される時刻表情報を
時刻／カレンダ表示部１４、時刻表１表示部１
５、時刻表２表示部１６へ送つて表示させる。第
３図ｂはその表示例を示すもので、現在時刻が７
時20分で、時刻表１表示部１５には７時27分、７
時29分、７時49分の電車時刻表が表示され、時刻
表２表示部１６には７時26分、７時30分、７時48
分のバス時刻表が表示された状態を示している。
この場合、時刻表１制御回路５及び時刻表２制御
回路６からは現在時刻より後の３つの時刻情報が
読出され、表示部１５，１６において表示される
ようになつている。

次に上記スイツチ装置７及び入力制御回路８の
詳細について第４図により説明する。スイツチ装
置７は、プリセツトモードとノーマルモードの切
替えを行うスイツチS₁、時刻表示モードと時刻表
表示モードの切替えを行うスイツチS₂、「＋１」
動作を行うスイツチS₃、「−１」動作を行うスイ
ツチS₄、時刻表１の設定を行うスイツチS₅、時刻
表２の設定を行うスイツチS₆からなつている。そ
して、上記各スイツチS₁〜S₆の出力は、ワンシヨ
ツト回路２１〜２６へそれぞれ入力される。ワン
シヨツト回路２１の出力は、アンド回路２７へ入
力されると共にアンド回路２８を介してＴ型フリ
ツプフロツプ２９のトリガ端子へ入力される。こ
のフリツプフロツプ２９のＱ側出力はプリセツト
信号Ｐとして表示制御回路９へ送られると共にデ
コーダ３２へ送られる。また、フリツプフロツプ
２９の側出力は、アンド回路２７へ入力される
と共にアンド回路３１及びデコーダ３２へ送られ
る。上記アンド回路３１には、ワンシヨツト回路
２２の出力が与えられており、アンド回路３１の
出力はＴ型フリツプフロツプ３３のトリガ端子Ｔ
へ入力される。このフリツプフロツプ３３の側
出力は、デコーダ３２へ入力されると共に時刻表
示信号ｙとして表示制御回路９へ送られる。ま
た、フリツプフロツプ３３のＱ側出力は、アンド
回路２８及びデコーダ３２へ入力されると共に時
刻表表示信号ｘとして表示制御回路９へ送られ
る。しかして、上記スイツチS₃，S₄の操作出力
は、上記したワンシヨツト回路２３，２４へ入力
される他、オア回路３４を介してアンド回路３
５，３６及び３進カウンタ３７のリセツト端子Ｒ
へ入力される。上記アンド回路３５には分周回路
２から出力される１秒信号1P／Ｓが入力され、
その出力は３進カウンタ３７のクロツク入力端子
CKへ入力される。そして、この３進カウンタ３
７の出力はアンド回路３８へ入力される。また、
このアンド回路３８及びアンド回路３６には、分
周回路２から出力されるクロツクパルスφ_Aが入
力されており、アンド回路３８，３６の出力はそ
れぞれＳ−Ｒ型フリツプフロツプ３９のセツト端
子Ｓ、リセツト端子Ｒへ入力される。このフリツ
プフロツプ３９の側出力はアンド回路４０，４
２へ入力され、Ｑ側出力はアンド回路４１，４３
へ入力される。上記アンド回路４０，４２には、
ワンシヨツト回路２３，２４からのワンシヨツト
パルスがそれぞれ入力され、アンド回路４１，４
３にはスイツチS₃，S₄の操作出力がそれぞれ入力
される。これらのアンド回路４０〜４３の出力
は、デコーダ３２へ入力される。また、このデコ
ーダ３２には、ワンシヨツト回路２５，２６から
のワンシヨツトパルスが入力される。上記デコー
ダ３２は、アンドゲート構成となつており、スイ
ツチS₁〜S₆の操作に従つてａ〜ｈの制御指令を出
力する。このデコーダ３２の出力信号ａ〜ｈは、
フリツプフロツプ２９のＱ側出力Ｐ及びアンド回
路２７の出力P′と共に時刻表１制御回路５及び時
刻表２制御回路６へ送られる。

次に第５図により上記時刻表１制御回路５及び
時刻表２制御回路６の詳細について説明する。時
刻表１制御回路５及び時刻表２制御回路６は、同
一の構成となつている。上記入力制御回路８のデ
コーダ３２の出力信号ａ，ｂ，ｄは、アンド回路
５１〜５３へそれぞれ入力される。また、デコー
ダ３２の出力信号ｆ，ｇは、アンド回路５４にオ
ア回路５５を介して入力される。また、これらの
アンド回路５１〜５４には、前記分周回路２から
のクロツクパルスφ_Bが入力される。そして、ア
ンド回路５１〜５４の出力は、それぞれＳ−Ｒ型
フリツプフロツプ５６〜５９のセツト端子Ｓへ入
力される。フリツプフロツプ５６の出力は、アン
ド回路６０ａに入力されると共にアンド回路６１
を介して３進のカウンタ６２へ入力される。この
カウンタ６２の出力によつてフリツプフロツプ５
６がリセツトされる。また、フリツプフロツプ５
７の出力は、Ｄ型フリツプフロツプ６３の入力端
子Ｄへ入力されると共にアンド回路６４へ入力さ
れる。上記フリツプフロツプ６３は、クロツク端
子CKに入力されるクロツクパルスφ_Aに同期して
動作するもので、その出力はアンド回路６４へ入
力されると共にアンド回路６５を介してフリツプ
フロツプ５７のリセツト端子Ｒへ入力される。上
記アンド回路６４の出力は、アンド回路６０ｂへ
入力される。また、上記フリツプフロツプ５８の
出力はＤ型フリツプフロツプ６６の入力端子Ｄへ
入力されると共にアンド回路６７へ入力される。
フリツプフロツプ６６は、クロツク端子CKに入
力されるクロツクパルスφ_Aに同期して動作し、
その出力はアンド回路６７へ入力されると共にア
ンド回路６８を介してフリツプフロツプ５８のリ
セツト端子Ｒへ入力される。上記アンド回路６７
の出力は６０ｄへ入力される。そして、アンド回
路６０ｃ，６０ｅには、前記デコーダ３２から出
力される信号ｃ，ｅがそれぞれ入力される。ま
た、上記アンド回路６０ａ〜６０ｅには、クロツ
クパルスφ_Bが入力される。しかして、アンド回
路６０ａ〜６０ｃ及びアンド回路５４の出力は、
オア回路６９ａを介してアドレスカウンタ７０へ
「＋１」信号として送られる。また、アンド回路
６０ｄ，６０ｅの出力は、オア回路６９ｂを介し
てアドレスカウンタ７０へ「−１」信号として入
力される。さらに、このアドレスカウンタ７０に
は、前記時刻計数回路３から出力される時刻情報
がアンド回路７１を介してアドレスデータとして
入力される。このアドレスカウンタ７０から出力
されるアドレスデータは、アンド回路７２ａを介
して表示用ラツチ回路７３ａへ送られる。この表
示用ラツチ回路７３ａにラツチされたデータは、
アンド回路７２ｂを介して表示用ラツチ回路７３
ｂへシフトされ、さらに、ラツチ回路７３ｂにラ
ツチされたデータは、アンド回路７２ｃを介して
表示用ラツチ回路７３ｃへシフトされる。この表
示用ラツチ回路７３ｃに保持されたデータは、ア
ンド回路７２ｄを介してアドレスカウンタ７０へ
ロードされる。このアンド回路７２ｄはオア回路
７４を介して入力されるアンド回路５２及びプリ
セツト信号P′によつてゲート制御される。また、
このアドレスカウンタ７０の出力は、アンド回路
７５ａを介して表示用ラツチ回路７３ｃへ入力さ
れ、このラツチ回路７３ｃの出力はアンド回路７
５ｂを介して表示用ラツチ回路７３ｂへ送られ
る。このラツチ回路７３ｂに保持されたデータ
は、アンド回路７５ｃを介して表示用ラツチ回路
７３ａへシフトされ、さらに、このラツチ回路７
３ａからアンド回路７５ｄを介してアドレスカウ
ンタ７０へ送られる。上記アンド回路７５ｄは、
アンド回路５３の出力によつてゲート制御され
る。また、上記アドレスカウンタ７０の出力は、
アンド回路７６，７７へ入力される。アンド回路
７６はプリセツト信号Ｐによつてゲート制御され
る。また、アンド回路７７はクロツクパルスφ_A
によつてゲート制御され、その出力はアンド回路
７８へ入力される。このアンド回路７８にはさら
にプリセツト信号Ｐがインバータ７９を介して入
力されると共に、フリツプフロツプ５６、アンド
回路６４，６７及び前記デコーダ３２の出力信号
ｃ，ｅがオア回路８０を介して入力される。そし
て、アンド回路７６，７８の出力は、オア回路８
１を介してRAM（ランダムアクセスメモリ）８
２へアドレスデータとして送られる。このRAM
８２は時刻表を記憶するためのもので、例えば１
分間隔で24時間分の情報を記憶できるように「24
×60＝1440」組の記憶素子を持つている。そし
て、上記RAM８２は例えば第６図に示すように
６ビツトの行アドレス及５ビツトの列アドレスに
よつてアドレス指定が行われ、０時00分から23時
59分まで１分間隔で対応時刻の有無（“１”，
“０”）が書込まれる。上記RAM８２にはイネー
ブル端子Ｅにクロツクパルスφ_Cが入力され、読
出し／書込み端子Ｒ／Ｗには前記デコーダ３２の
出力信号ｈがアンド回路８３及びインバータ８４
を介して入力される。上記アンド回路８３にはク
ロツクパルスφ_Aが入力されてその出力タイミン
グが制御される。そして、RAM８２から読出さ
れるデータ、アンド回路６１，６５，６８，８
５，８６，８７へ入力されると共にＤ型フリツプ
フロツプ８８の入力端子Ｄに入力される。このフ
リツプフロツプ８８は、クロツク端子CKにフリ
ツプフロツプ５９の出力がアンド回路８９を介し
て入力され、Ｑ側出力がインバータ９１を介して
RAM８２のデータ入力端子D_INに入力される。
また、アンド回路８９の出力はフリツプフロツプ
５９のリセツト端子Ｒ及びアンド回路９２，９３
へ入力されると共にオア回路９４を介してアンド
回路７５ａ〜７５ｃへゲート信号として入力され
る。また、アンド回路８６には前記デコーダ３２
の出力信号ｃが入力され、アンド回路８６の出力
はアンド回路６１，６５の出力と共にオア回路９
５を介してオア回路９４へ入力される。一方、ア
ンド回路８７には前記デコーダ３２の出力信号ｅ
が入力され、アンド回路８７の出力はオア回路９
６を介してアンド回路７２ａ〜７２ｃへゲート信
号として入力される。しかして、上記アンド回路
８５にはプリセツト信号Ｐが入力され、その出力
信号はラツチ回路９７ｃへ入力される。このラツ
チ回路９７ｃは、アンド回路８５からのデータを
読込むもので、そのラツチデータはアンド回路９
３を介してラツチ回路９７ｂへ送られる。このラ
ツチ回路９７ｂのラツチデータは、さらにアンド
回路９２を介してラツチ回路９７ａへ送られる。
そして、これらのラツチ回路９７ａ〜９７ｃのラ
ツチデータA₀，B₀，C₀及び前記表示用ラツチ回
路７３ａ〜７３ｃに保持されている時刻情報A₁，
B₁，C₁が表示用データとして表示制御回路９へ
送られる。

上記表示制御回路９は、第７図に示すように構
成されるもので、アンド回路１０１ａ〜１０１ｃ
に上記時刻表１制御回路５内の表示用ラツチ回路
７３ａ〜７３ｃからのデータA₁，B₁，C₁が入力
され、アンド回路１０２ａ〜１０２ｃに上記ラツ
チ回路９７ａ〜９７ｃからのデータA₀，B₀，C₀
が入力される。上記アンド回路１０１ａ〜１０１
ｃは、前記時刻表表示信号ｘによつてゲート制御
され、アンド回路１０２ａ〜１０２ｃは前記プリ
セツトモード信号Ｐによつてゲート制御される。
そして、アンド回路１０１ａ〜１０１ｃの出力
は、それぞれデコーダ１０３ａ〜１０３ｃを介し
て時刻表１表示部１５へ送られる。また、アンド
回路１０２ａ〜１０２ｃの出力は、時刻表１表示
部１５へ設定表示電極１７ａ〜１７ｃの駆動信号
として送られる。また、時刻表２制御回路６から
の表示用データも上記時刻表１制御回路５からの
表示用データと同様にしてアンド回路、デコーダ
等を介して時刻表２表示部１６へ送られる。ま
た、前記時刻計数回路３から表示制御回路９に送
られてくる時刻情報は、アンド回路１０４，１０
５へ入力され、カレンダ計数回路４からのカレン
ダ情報はアンド回路１０６へ入力される。アンド
回路１０４，１０６は時刻表示信号ｙによつてゲ
ート制御され、アンド回路１０５は時刻表示信号
ｘによつてゲート制御される。そして、アンド回
路１０５，１０６の出力はオア回路１０７を介し
てデコーダ１０８へ入力され、そのデコード出力
が下層表示部１２内の時刻／カレンダ表示部１４
へ送られる。また、下層表示部１２内の「Ｐ」表
示電極には入力制御回路８からプリセツトモード
信号Ｐが与えられる。一方、上記アンド回路１０
４の出力は、デコーダ１０９を介して時刻表示部
１３へ送られる。

次に上記のように構成された本発明の動作を説
明する。なお、上記実施例では、各回路がクロツ
クパルスの立下りに同期して動作するように設定
されている。しかして、通常時においては第４図
に示す入力制御回路８におけるフリツプフロツプ
３３がリセツト状態で側出力信号つまり時刻表
示信号ｙが“１”となつている。従つて第７図に
示す表示制御回路９のアンド回路１０４，１０６
のゲートが開かれ、時刻計数回路３から出力され
る時刻情報及びカレンダ計数回路４から出力され
るカレンダ情報がそれぞれデコーダ１０９，１０
８を介しして時刻表示部１３、時刻／カレンダ表
示部１４へ送られ、第３図ａに示すように時刻及
び日付けの表示が行われる。

しかして、上記の時刻表示モードから第８図ａ
に示す時刻表表示モードに切換える場合は、第４
図におけるスイツチS₂を操作する。このスイツチ
S₂の操作によつてワンシヨツト回路２２からワン
シヨツトパルスが出力され、アンド回路３１へ入
力される。この時点ではフリツプフロツプ２９の
Ｑ側出力端よりアンド回路３１に“１”信号が与
えられているので、ワンシヨツト回路２２の出力
はアンド回路３１を介してフリツプフロツプ３３
及びデコーダ３２へ入力される。このときデコー
ダ３２にはフリツプフロツプ２９，３３の側出
力端から“１”信号が与えられているので、デコ
ーダ３２からは第９図ｄに示す信号ａが出力さ
れ、時刻表１制御回路５及び時刻表２制御回路６
へ送られる。そして、ワンシヨツト回路２２から
出力されるワンシヨツトパルスの立下りにおいて
フリツプフロツプ３３が反転し、Ｑ側出力信号つ
まり時刻表表示信号ｘが“１”となり、表示制御
回路９へ送られる。表示制御回路９は時刻表表示
信号ｘが与えられることによつてアンド回路１０
５のゲートを開き、時刻計数回路３からの時刻情
報をオア回路１０７及びデコーダ１０８を介して
時刻／カレンダ表示部１４へ入力する。これによ
り第８図ａに示すように時刻／カレンダ表示部１
４において現在時刻が表示される。この場合、時
刻表示信号ｙは“０”となるので、表示制御回路
９におけるアンド回路１０４，１０６のゲートが
閉じ、時刻表示部１３に対する時刻情報の入力及
び時刻／カレンダ表示部１４へのカレンダ情報の
入力が禁止される。

一方、第５図に示す時刻表１制御回路５は、入
力制御回路８のデコーダ３２から表示切替信号ａ
が送られてくると、第９図ｅに示すようにクロツ
クパルスφ_Bがアンド回路５１を介して出力され、
アンド回路７１及びフリツプフロツプ５６へ入力
される。このフリツプフロツプ５６は入力パルス
の立下りにおいてセツトされ、その出力端Ｑより
第９図ｆに示すように“１”信号が出力されてア
ンド回路６０ａ，６１へ入力される。一方、上記
アンド回路７１はアンド回路５１の出力によつて
ゲートが開かれ、時刻計数回路３から送られてき
ている時刻情報がアンド回路７１により出力され
てアドレスカウンタ７０にロードされる。このア
ドレスカウンタ７０にロードされた時刻情報は、
第９図ａに示すクロツクパルスφ_Aに同期してア
ンド回路７７を介して読出され、アンド回路７８
へ入力される。この時、アンド回路７８にはフリ
ツプフロツプ５６の出力がオア回路８０を介して
入力されると共にインバータ７９から“１”信号
が与えられているので、上記アンド回路７７を介
して読出されたアドレスデータは、アンド回路７
８より出力され、さらにオア回路８１を介して
RAM８２へ送られる。この時、RAM８２はア
ンド回路８３の“０”出力信号がインバータ８４
で“１”信号に反転されてＲ／Ｗ端子に入力され
ており、読出しモードとなつている。従つて、
RAM８２のイネーブル端子Ｅに第９図ｃに示す
クロツクパルスφ_Cが入力された際に、オア回路
８１を介して入力されているアドレスデータに従
つてRAM８２の内容が読出される。このRAM
８２に記憶されている時刻表の中に、アドレスカ
ウンタ７０に保持されている時刻が含まれていな
い場合には、RAM８２から“０”信号が読出さ
れる。このRAM８２から“０”信号が読出され
た場合は、次のクロツクパルスφ_Bが与えられる
まで何も動作は行われない。そして、次のクロツ
クパルスφ_Bが与えられると、このクロツクパル
スφ_Bは第９図ｇに示すようにアンド回路６０ａ
から出力され、オア回路６９ａを介してアドレス
カウンタ７０へ入力される。これによりアドレス
カウンタ７０の内容が「＋１」される。そして、
このアドレスカウンタ７０の出力は、上記したよ
うにアンド回路７７，７８及びオア回路８１を介
してRAM８２へアドレスデータとして送られ
る。そして、次のクロツクパルスφ_Cによつて
RAM８２の内容が読出される。この時、RAM
８２に記憶されている時刻表の中に、アドレスカ
ウンタ７０に保持されている時刻が含まれていれ
ば、RAM８２から“１”信号が読出される。こ
のRAM８２から読出された“１”信号は、第９
図ｈに示すようにアンド回路６１を介して出力さ
れ、カウンタ６２の内容が「＋１」される。ま
た、アンド回路６１の出力はオア回路９５，９４
を介してアンド回路７５ａ〜７５ｃへ入力され、
そのゲートが開かれる。従つて、その時アドレス
カウンタ７０に保持されている時刻情報がアンド
回路７５ａを介して表示用ラツチ回路７３ｃへラ
ツチされる。また、同時に表示用ラツチ回路７３
ｃの内容が表示用ラツチ回路７３ｂに、表示用ラ
ツチ回路７３ｂの内容が表示用ラツチ回路７３ａ
に転送されるが、最初、表示用ラツチ回路７３
ｃ，７３ｂの内容が「０」となつているので、転
送後においても表示用ラツチ回路７３ｂ，７３ａ
の内容は「０」の状態に保持される。以下同様に
してクロツクパルスφ_Bが入力される毎にアンド
回路６０ａ及びオア回路６９ａを介してアドレス
カウンタ７０にカウントアツプ信号が送られ、ア
ドレスカウンタ７０の内容が順次カウンタアツプ
される。そして、このアドレスカウンタ７０に従
つてRAM８２の内容が読出され、その記憶内容
が“１”であつた場合にその時のアドレスカウン
タ７０に保持されている時刻情報が表示用ラツチ
回路７３ｃに読出される。また、それまで表示用
ラツチ回路７３ｃに保持されていた時刻情報は、
表示用ラツチ回路７３ｂに、さらには表示用ラツ
チ回路７３ｃにシフトされる。そして、第９図ｈ
に示すようにRAM８２から“１”信号が３回読
出されると、第９図(i)に示すようにカウンタ６２
から“１”信号が出力され、フリツプフロツプ５
６がリセツトされる。以上の動作によりRAM８
２に記憶している時刻表の中から現在時刻以降の
３つの時刻情報が表示用ラツチ回路７３ａ〜７３
ｃに書込まれる。そして、この表示用ラツチ回路
７３ａ〜７３ｃに保持された時刻情報は第７図に
示す表示制御回路９へ送られ、アンド回路１０１
ａ，１０１ｂ，１０１ｃ及びデコーダ１０３ａ，
１０３ｂ，１０３ｃを介して時刻表１表示部５へ
送られる。また同様に、時刻表２制御回路６から
も３つの時刻情報が時刻表２表示部１６へ送られ
て例えば第８図ａに示すように表示される。第８
図ａは現在時刻が７時20分で、時刻表１に７時27
分、７時29分、７時49分の電車時刻が表示され、
時刻表２に７時26分、７時30分、７時48分のバス
時刻が表示されている状態を示している。

次に上記第８図ａに示すように時刻表が表示さ
れている状態において、メモリが記憶している時
刻表中の他の時刻情報を表示させる場合の操作及
びその動作について説明する。現在表示部１５，
１６に表示されている時刻より後の時刻情報を表
示される場合には、スイツチS₃を操作する。この
とき、スイツチS₃を３秒以内の短い時間押圧操作
した場合は、表示時刻がスイツチ操作に応じて１
ステツプずつ変わり、スイツチS₃を３秒以上連続
して押圧操作した場合は表示時刻が連続して変化
する。今、スイツチS₃を３秒以内の短い時間押圧
操作したとすると、第４図に示す入力制御回路８
内のワンシヨツト回路２３からワンシヨツトパル
スが出力され、アンド回路４０へ入力される。こ
の時フリツプフロツプ３９はリセツト状態にあ
り、その側出力端から“１”信号が出力されて
アンド回路４０へ入力されている。従つて上記ワ
ンシヨツト回路２３の出力はアンド回路４０を介
してデコーダ３２へ送られる。このデコーダ３２
は、ノーマルモードで、かつ時刻表表示モードが
指定されている場合にアンド回路４０の出力が与
えられると、第１０図ｄに示すように信号ｂを出
力する。この信号ｂは時刻表１制御回路５及び時
刻表２制御回路６へ送られる。第５図に示す時刻
表１制御回路５では、上記デコーダ３２からの信
号ｂがアンド回路５２へ入力され、クロツクパル
スφ_Bに同期して第１０図ｅに示すようにアンド
回路５２から出力される。このアンド回路５２の
出力は、第１０図ｆに示すようにオア回路７４を
介してアンド回路７２ｄへ入力される。これによ
りアンド回路７２ｄのゲートが開かれ、表示用ラ
ツチ回路７３ｃに保持されている時刻情報例えば
「７時49分」がアドレスカウンタ７０にロードさ
れる。また、上記アンド回路５２の出力は、フリ
ツプフロツプ５７のセツト端子Ｓへ入力される。
従つてフリツプフロツプ５７がセツトされ、その
出力端Ｑより第１０図ｇに示すように“１”信号
が出力され、アンド回路６４及びフリツプフロツ
プ６３へ入力される。このフリツプフロツプ６３
はクロツクパルスφ_Aに同期して反転し、その出
力端Ｑから第１０図ｈに示すように“１”信号を
出力する。このフリツプフロツプ６３の出力は、
アンド回路６４を介して第１０図ｉに示すように
出力され、アンド回路６０ｂへ入力される。従つ
て次のクロツクパルスφ_Bが与えられるとアンド
回路６０ｂを介して第１０図ｊに示すように出力
され、さらにオア回路６９ａを介してアドレスカ
ウンタ７０へカウントアツプ信号として送られ
る。これによりアドレスカウンタ７０の内容が
「＋１」され、その内容が次のクロツクパルスφ_A
に同期してアンド回路７７，７８及びオア回路８
１を介してRAM８２のアドレス入力端子Ａへ入
力される。そして、クロツクパルスφ_Cに同期し
てRAM８２の内容が読出される。このRAM８
２の内容が“０”の場合は、次のクロツクパルス
φ_Bがアンド回路６０ｂ及びオア回路６９ａを介
してアドレスカウンタ７０へ送られ、その内容が
「＋１」される。以下同様にしてRAM８２から
“１”信号が読出されるまでアドレスカウンタ７
０の内容が順次カウントアツプされる。そして、
RAM８２から“１”信号が読出されると、第１
０図ｋに示すようにアンド回路６５を介して出力
され、フリツプフロツプ５７がリセツトされる。
また、アンド回路６５の出力は、オア回路９５，
９４を介してアンド回路７５ａ〜７５ｃへ入力さ
れる。従つてアンド回路７５ａ〜７５ｃのゲート
が開き、アドレスカウンタ７０の内容が表示用ラ
ツチ回路７３ｃに、このラツチ回路７３ｃの内容
が表示用ラツチ回路７３ｂに、このラツチ回路７
３ｂの内容が表示用ラツチ回路７３ｃへ順次シフ
トされる。以上の処理により、現在表示の時刻情
報より後の時刻情報が表示用ラツチ回路７３ｃに
ラツチされる。そして、表示用ラツチ回路７３
ａ，７３ｂ，７３ｃに保持されたデータA₁，B₁，
C₁が時刻表１表示部１５へ送られて第８図ｂに
示すように表示される。また、時刻表２制御回路
６においても時刻表１制御回路５と同様の動作が
行われ、シフト制御された時刻情報が第８図ｂに
示すように時刻表２表示部１６において表示され
る。以下同様にスイツチS₃を操作する毎に第８図
ｃに示すように示されている時刻表の内容が順次
シフトされる。

また、スイツチS₃を３秒以上連続して操作する
と、まず、上記したようにデコーダ３２から信号
ｂが出力されると共に、第４図におけるスイツチ
S₃の操作出力がオア回路３４を介してアンド回路
３５へ入力され、そのゲートが開かれる。従つ
て、１秒信号1P／Ｓがアンド回路３５を介して
３進カウンタ３７へ入力され、その内容がカウン
トアツプされる。そして、このカウンタ３７が１
秒信号1P／Ｓを３発計数すると、“１”信号を出
力し、アンド回路３８へ入力する。これによりア
ンド回路３８のゲートが開かれ、クロツクパルス
φ_Aがアンド回路３８を介して出力され、フリツ
プフロツプ３９がセツトされる。従つてフリツプ
フロツプ３９のＱ側出力端より“１”信号が出力
されてアンド回路４１のゲートが開かれ、スイツ
チS₃の操作出力がアンド回路４１を介してデコー
ダ３２へ入力される。このデコーダ３２は、ノー
マルモードで、かつ時刻表表示モードの時にアン
ド回路４１より“１”信号が与えられると、第１
０図ｄに示すように信号ｃを出力する。第５図に
示す時刻表１制御回路５は、デコーダ３２から送
られてくる信号ｃによつてアンド回路６０ｃのゲ
ートが開き、第１０図ｌに示すようにアンド回路
６０ｃを介してクロツクパルスφ_Bが連続して出
力される。このアンド回路６０ｃの出力は、オア
回路６９ａを介してアドレスカウンタ７０へ送ら
れ、アドレスカウンタ７０の内容が順次カウント
アツプされる。このアドレスカウンタ７０の内容
に従つて上記したようにRAM８２の内容が読出
される。そして、RAM８２から“１”信号が読
出された場合に第１０図ｍに示すようにアンド回
路８６から“１”信号が出力され、さらに、オア
回路９５，９４を介してアンド回路７５ａ，７５
ｂ，７５ｃへ入力され、アドレスカウンタ７０の
内容が表示用ラツチ回路７３ｃに読出されると共
に、表示用ラツチ回路７３ｃ，７３ｂの内容が表
示用ラツチ回路７３ｂ，７３ａへ順次シフトされ
る。以上の動作はスイツチS₃を操作している間、
繰返し行われる。そして、スイツチS₃から手を離
すと入力制御回路８内のカウンタ３７がリセツト
されると共にデコーダ３２の出力信号ｃが“０”
となり、時刻表１制御回路５におけるアドレスカ
ウンタ７０のカウントアツプ動作が停止する。そ
して、その時表示用ラツチ回路７３ａ，７３ｂ，
７３ｃに保持されているデータA₁，B₂，C₁が時
刻表１表示部１５において表示される。

以上は現在表示されている時刻表に対し、それ
以後の時刻情報を表示する場合の動作を示したも
のであるが、現在表示されている時刻表より前の
時刻情報を表示する場合はスイツチS₄を操作する
ことによつて上記の場合と同様にしてその表示制
御が行われる。第８図ｄ，ｅは、第８図ａの状態
からスイツチS₄を操作した場合の時刻表の変化状
態を示したものである。また、第１１図ａ〜ｌに
スイツチS₄を操作した場合のタイミングチヤート
を示し、その詳細な動作は省略する。

次にRAM８２に記憶されている時刻表を修正
する場合の動作について説明する。まず、第１２
図ａに示すように時刻表が表示されている状態で
スイツチS₁を操作し、プリセツトモードに切替え
る。上記スイツチS₁が操作されると第４図のワン
シヨツト回路２１からクロツクパルスφ_Bに同期
したワンシヨツトパルスが出力される。ワンシヨ
ツトパルスは第１３図ｅに示すようにアンド回路
２７を介して出力され、プリセツト信号P′として
制御回路５，６へ送られる。また、ワンシヨツト
回路２１の出力はアンド回路２８を介して出力さ
れ、その立下り時においてフリツプフロツプ２９
が反転する。この反転動作によつて第１３図ｄに
示すようにフリツプフロツプ２９のＱ側出力端か
らプリセツト信号Ｐが出力され、時刻表１，２制
御回路５，６、表示制御回路９及び表示装置１０
へ送られる。表示装置１０は第７図及び第１２図
ｂに示すように上記プリセツト信号Ｐによつて
「Ｐ」表示電極が駆動され、プリセツトモードを
表示する。一方、第５図に示す時刻表１制御回路
５はプリセツト信号P′によつてアンド回路７２ｄ
のゲートが開かれ、表示用ラツチ回路７３ｃに保
持されているデータ、例えば「７時49分」を示す
時刻情報がアドレスカウンタ７０へロードされ
る。このアドレスカウンタ７０にロードされたデ
ータは、プリセツト信号Ｐがアンド回路７６に与
えられた時にアンド回路７６及びオア回路８１を
介してRAM８２のアドレス入力端子Ａへ入力さ
れる。このアドレス指定に従つてRAM８２から
クロツクパルスφ_Cに同期してその内容が読出さ
れる。この時RAM８２から読出される内容は
“１”であり、プリセツト信号Ｐによつてゲート
が開かれているアンド回路８５を介して出力さ
れ、ラツチ回路９７ｃにラツチされる。このラツ
チ回路９７ｃのラツチ内容C₀は、第７図の表示
制御回路９へ送られ、アンド回路１０２ｃへ入力
される。この時、アンド回路１０２ｃにはプリセ
ツト信号Ｐが与えられているので、上記ラツチ回
路９３ｃからの信号C₀はアンド回路１０２ｃを
介して出力される。このアンド回路１０２ｃの出
力により時刻表１表示部１５における設定表示電
極１７ｃが第１２図ｂに示すように表示駆動さ
れ、時刻表１表示部１５の最下位に表示されてい
る時刻「７時49分」がすでに設定されていること
が示される。また同様に時刻表２表示部１６にお
いても最下位の表示時刻に対する設定表示電極１
８ｃが表示される。この場合、表示部１５，１６
の最下位の時刻表示部に対して時刻の設定あるい
は設定解除が行われる。この時刻の設定及び設定
解除はスイツチS₅，S₆によつて行うもので、設定
表示電極１７ｃ，１８ｃが表示されていない状態
でスイツチS₅，S₆を操作すると、表示時刻に対す
る設定が行われ、設定表示電極１７ｃ，１８ｃが
表示されている状態でスイツチS₅，S₆を操作する
と表示時刻に対する説定が解除される。

しかして、第１２図ｂに示す状態から表示内容
を次に進める場合は上記したようにスイツチS₃を
操作する。スイツチS₃を操作するとワンシヨツト
回路２３からワンシヨツトパルスが出力され、ア
ンド回路４０を介してデコーダ３２へ入力され
る。デコーダ３２は、時刻表が表示され、かつプ
リセツトモードとなつている場合にアンド回路４
０の出力が与えられると、第１３図ｆに示す信号
ｆを出力する。第５図に示す時刻表１制御回路５
は、上記信号ｆがオア回路５５を介してアンド回
路５４に入力される。これによりアンド回路５４
のゲートが開かれ、クロツクパルスφ_Bが第１３
図ｇに示すようにアンド回路５４から出力され
る。このアンド回路５４の出力は、オア回路６９
ａを介してアドレスカウンタ７０へ送られ、その
内容が「＋１」される。また、上記アンド回路５
４の出力信号の下りによつてフリツプフロツプ５
９がセツトされ、そのＱ側出力端より第１３図ｈ
に示すように“１”信号が出力される。このフリ
ツプフロツプ５９の出力によつてアンド回路８９
のゲートが開かれ、第１３図ｉに示すようにクロ
ツクパルスφ_Aがアンド回路８９を介して出力さ
れる。このアンド回路８９の出力はオア回路９４
を介してアンド回路７５ａ，７５ｂ，７５ｃへ入
力される。この結果、アンド回路７５ａ，７５
ｂ，７５ｃのゲートが開かれ、アドレスカウンタ
７０、表示用ラツチ回路７３ｃ，７３ｂ，７３ａ
へシフトされる。また、上記アンド回路８９の出
力によつてアンド回路９３，９２のゲートが開か
れ、ラツチ回路９７ｃ，９７ｂの内容がラツチ回
路９７ｂ，９７ａへ順次シフトされる。そして、
これらのラツチ回路９７ａ，９７ｂ，９７ｃの内
容及び表示用ラツチ回路７３ａ，７３ｂ，７３ｃ
の内容は、表示制御回路９へ送られ、表示装置１
０において第１２図ｃに示すように表示される。
以下同様にしてスイツチS₃を操作する毎に表示部
１５，１６の表示内容が上方にシフトすると共
に、最下位の位置に「＋１分」された時刻情報が
表示される。すなわち、第１２図ｃの表示状態か
らスイツチS₃を操作すると、第１２図ｄに示すよ
うに表示状態が変化する。また、スイツチS₃を３
秒以上連続して操作した場合は、その間表示部１
５，１６の表示内容が連続して上方にシフトされ
ると共に、最下位に表示される時刻情報が順次
「＋１分」される。しかして、第１２図ｄに示す
ように時刻表１表示部１５に「７時51分」が表示
された時に、この時刻を設定したい場合はスイツ
チS₅を操作する。スイツチS₅を操作すると、第４
図におけるワンシヨツト回路２５からワンシヨツ
トパルスが出力され、デコーダ３２へ入力され
る。デコーダ３２はワンシヨツト回路２５の出力
が与えられると、第１３図ｊに示す信号ｈを出力
する。第５図に示す時刻表制御回路５は、上記デ
コーダ３２から信号ｈが与えられることによつて
アンド回路８３のゲートが開き、クロツクパルス
φ_Aが第１３図ｋに示すようにアンド回路８３を
介して出力される。このアンド回路８３の出力は
ラツチ回路９７ｃへ送られてラツチされる。ま
た、アンド回路８３の出力が“１”となるインバ
ータ８４の出力が第１３図ｌに示すように“０”
となり、RAM８２が読出しモードから書込みモ
ードに切替わる。このときアドレス指定されてい
るRAM８２の内容は“０”であり、この内容
“０”が読出しモードの時にフリツプフロツプ８
８に書込まれている。従つてRAM８２が書込み
モードとなつた時、フリツプフロツプ８８の出力
信号“０”がインバータ９１により“１”信号に
反転されてデータ入力端子D_INに入力されており、
RAM８２内の指定アドレスつまり、「７時51分」
に対応するアドレス領域に“１”信号が書込まれ
る。一方、上記ラツチ回路９７ｃにラツチされた
“１”信号、つまり信号C₀は表示制御回路９へ送
られ、アンド回路１０２ｃを介して時刻表１表示
部１５へ送られる。これにより第１２図ｄに示す
ように時刻表１表示部１５における設定表示電極
１７ｃが表示駆動され、「７時51分」の時刻情報
がRAM８２に設定されたことを表示する。ま
た、時刻表２表示部１６においてもスイツチS₆を
操作することによつて上記時刻表１の場合と同様
にして時刻情報の設定及び設定表示が行われる。
第１２図ｅは「８時08分」の時刻情報を設定した
場合の表示状態を示したものである。さらにこの
第１２図ｅに示す状態からスイツチS₃を操作する
と第１２図ｆに示すように表示内容が「１分」進
められる。以下同様にしてスイツチS₃及びスイツ
チS₅，S₆を操作することによつて任意時刻の設定
を行うことができる。なお、設定されている時刻
を解除する場合は、その時刻が表示部１５，１６
の最下位に表示されている時にスイツチS₅，S₆を
操作することによつて設定を解除することができ
る。すなわち、時刻設定が行われている場合は、
RAM８２の記憶内容によつてフリツプフロツプ
８８がセツトされるため、そのＱ側出力が“１”
となり、さらにインバータ９１で“０”信号に反
転されてRAM８２のデータ入力端子D_INへ入力
される。従つてスイツチS₅を操作すると“０”信
号がRAM８２の指定アドレスに書込まれ、時刻
の設定が解除される。

なお、上記実施例では時刻表を記憶した場合に
ついて説明したが、時刻表に限らず、例えばアラ
ーム時刻等の連続した情報なら何でも実施するこ
とができる。従つて本発明は例えば時刻表付電子
時計、スケジユール表（予定表）付電子時計、複
数（時刻）アラーム付電子時計、電子式卓上計算
機等の小型電子機器に実施し得るものである。

また、上記実施例では１分間隔毎の時刻情報を
順次表示させて、表示している時刻情報をメモリ
に記憶するようにしたが、１分間隔毎の時刻情報
に限らず、２分間隔或いは５分間隔等、必要に応
じて変えられることは勿論である。更に、スケジ
ユール表等で月日情報、日時情報等の時間関連情
報を記憶する場合にも用いることができ、この場
合には、１日間隔毎、１時間間隔毎の時間関連情
報を順次表示させるようにすればよい。

以上述べたように本発明によれば、所定時間間
隔毎の連続した時刻情報等の時間関連情報を表示
部に順次表示させ、その表示中に特定スイツチを
操作することによつてその時表示されている時間
関連情報をメモリに記憶するようにしたので、簡
単なスイツチ操作で任意の時間関連情報をメモリ
に記憶させることができる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図
は全体の概略構成を示すブロツク図、第２図ａ，
ｂは表示装置の構成を示す図、第３図ａ，ｂは表
示例を示す図、第４図は第１図における入力制御
回路の詳細を示す構成図、第５図は第１図におけ
る時刻表１制御回路の詳細を示す構成図、第６図
は第５図におけるメモリのデータ記憶例を示す
図、第７図は第１図における表示制御回路の詳細
を示す構成図、第８図ａ〜ｅは時刻表示モードに
おいてスイツチ操作に伴う表示内容の変化を示す
図、第９図ａ〜ｉはモード切替動作を説明するた
めのタイミングチヤート、第１０図ａ〜ｍ、第１
１図ａ〜ｌは時刻表表示モードにおいて表示内容
を替える場合の動作を説明するためのタイミング
チヤート、第１２図ａ〜ｆはプリセツトモード時
における表示内容の変化状態を示す図、第１３図
ａ〜ｌはプリセツト動作を説明するためのタイミ
ングチヤートである。５……時刻表１制御回路、６……時刻表２制御
回路、７……スイツチ装置、８……入力制御回
路、９……表示制御回路、１０……表示装置、１
１……上層表示部、１２……下層表示部、１３…
…時刻表示部、１４……時刻／カレンダ表示部、
１５……時刻表１表示部、１６……時刻表２表示
部、１７ａ〜１７ｃ，１８ａ〜１８ｃ……設定表
示電極、３２……デコーダ、８２……時刻表記憶
用RAM（ランダムアクセスメモリ）。

Claims

【特許請求の範囲】１時間関連情報を記憶する第１の記憶手段と、この第１の記憶手段に記憶されている前記時間
関連情報に所定時間を順次加算して時刻の早い順
の時間関連情報を順次得る時間更新手段と、この時間更新手段によつて順次得られる前記時
刻の早い順の時間関連情報が順次切換表示される
表示装置と、外部操作可能な書き込みスイツチと、前記所定時間毎の時間関連情報夫々に対応して
１又は０が記憶可能な記憶領域を有し、前記書き
込みスイツチが操作される毎に前記表示装置に表
示されている時間関連情報に対応する記憶領域に
１又は０の設定データが記憶される第２の記憶手
段と、この第２の記憶手段の複数の記憶領域に記憶さ
れているデータを読み出し、前記設定データが記
憶されている記憶領域に対応する時間関連情報を
前記表示装置に順次表示させる表示制御手段と、を具備したことを特徴とする情報記憶装置。