JPH03228190A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH03228190A
JPH03228190A JP2024103A JP2410390A JPH03228190A JP H03228190 A JPH03228190 A JP H03228190A JP 2024103 A JP2024103 A JP 2024103A JP 2410390 A JP2410390 A JP 2410390A JP H03228190 A JPH03228190 A JP H03228190A
Authority
JP
Japan
Prior art keywords
pap
data
logic
microcomputer
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024103A
Other languages
Japanese (ja)
Inventor
Shiro Nishijima
西嶋 史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2024103A priority Critical patent/JPH03228190A/en
Publication of JPH03228190A publication Critical patent/JPH03228190A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily obtain a microcomputer optimized to an application system more than ever by enabling the logical configuration of the application peripheral of the microcomputer to be changed. CONSTITUTION:A CPU 102 loads data for the setting of the logical configuration of a programmable application peripheral (PAP) 105 on a memory 106 for logic setting by executing software stored in a program memory 101. Loaded logic configuration data functions as the application peripheral of prescribed function developed at a prescribed logic circuit at the PAP 105. In such a case, since the PAP 105 is comprised of the cell of a gate array and a programmable LSI, etc., a fundamental function can be remarkably changed by logic comprising data. In such a way, high suitability can be obtained by the application system.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に単一半導体
基板上にCPU、プログラムメモリ、データメモリ ア
プリケーションペリフェラル等を形成する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer, and in particular, a microcomputer in which a CPU, program memory, data memory, application peripherals, etc. are formed on a single semiconductor substrate.

〔従来の技術〕[Conventional technology]

従来、この種のマイクロコンピュータはゲートアレイ等
で構成されたアプリケーションペリフェラルの機能をア
プリケーションシステムに適合しやすくするため、アプ
リケーションペリフェラルの回路内にロード設定用レジ
スタ等を設け、このモード設定用レジスタに格納するデ
ータにより機能の変換等を実現するものとなっていた。
Conventionally, in this type of microcomputer, in order to easily adapt the functions of application peripherals composed of gate arrays, etc. to the application system, a load setting register, etc. is provided in the circuit of the application peripheral, and data is stored in this mode setting register. The data used was used to realize functions such as conversion.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のマイクロコンピュータは、モード設定レ
ジスタに格納したデータによりアプリケーションペリフ
ェラルの機能の簡単変換、例えば8ビツト対応と16ビ
ツト対応のような機能変更に止まっており、主機能を大
幅に変更することはできなかった。
The conventional microcomputers mentioned above are limited to simple conversion of the functions of application peripherals using data stored in the mode setting register, such as changing functions from 8-bit to 16-bit, but do not allow major changes in the main functions. I couldn't.

本発明の目的は、アプリケーションペリフェラルの機能
が大幅に変更することが可能なマイクロコンピュータを
提供することにある。
An object of the present invention is to provide a microcomputer in which the functions of application peripherals can be significantly changed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のマイクロコンピュータは、状態設定データに応
答して論理回路構成が決定されるプログラマブル・アプ
リケーションペリフェラルと、前記状態設定データを格
納する論理設定用メモリを有することを特徴とする。
The microcomputer of the present invention is characterized by having a programmable application peripheral whose logic circuit configuration is determined in response to state setting data, and a logic setting memory that stores the state setting data.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1の実施例を説明するためのブロッ
ク図である。マイクロコンピュータ1゜8はCPU10
2,7oグラムメモリ1o1.論理固定アプリケーショ
ンペリフェラルく以下SAPと称す>103.データメ
モリ107.プログラマブルアプリケーションペリフェ
ラル(以下PAPと称す)105と論理設定用メモリ(
以下LMEMと称す)106とを含み、外部周辺回路1
04とインターフェイスする。マイクロコンピュータ1
08内で、プログラムメモリ(以下P−MEMと称す)
101に格納されたソフトウェアの実行によりCPU1
02がSAP 103の状態を制御するとともにPAP
105の論理構成を設定するためのデータをL−MEM
106にロードする。ロードすべきデータはあらがしめ
ソフトウェアの実行に先立って必要な種類を用意してお
きソフトウェアの実行により選択的に使用するが、ある
いはソフトウェアの実行に伴ってロードすべきデータそ
のものを書き換える。
FIG. 1 is a block diagram for explaining a first embodiment of the present invention. Microcomputer 1°8 is CPU10
2,7ogram memory 1o1. Logic fixed application peripheral, hereinafter referred to as SAP>103. Data memory 107. Programmable application peripheral (hereinafter referred to as PAP) 105 and logic setting memory (
(hereinafter referred to as LMEM) 106, and an external peripheral circuit 1
Interface with 04. Microcomputer 1
In 08, program memory (hereinafter referred to as P-MEM)
By executing the software stored in 101, CPU 1
02 controls the state of SAP 103 and PAP
Data for setting the logical configuration of 105 is stored in L-MEM.
106. The necessary types of data to be loaded are arranged and prepared before the software is executed and used selectively when the software is executed, or the data to be loaded itself is rewritten as the software is executed.

L−MEM106にロードされた論理構成データは、P
AP105にて所定の論理回路に展開され所定機能のア
プリケーションペリフェラルとして機能する。ここで、
PAP 105は、ゲートアレイのセルや5、プログラ
マブルLSI等で構成されているので、論理構成データ
により、基本的機能を大幅に変更することが可能である
。当然、論理構成の切換といった簡単な構成変換も含ま
れる。
The logical configuration data loaded into the L-MEM 106 is P
It is developed into a predetermined logic circuit in the AP 105 and functions as an application peripheral with a predetermined function. here,
Since the PAP 105 is composed of gate array cells, 5, programmable LSI, etc., its basic functions can be significantly changed by using logic configuration data. Naturally, this also includes simple configuration conversions such as switching logical configurations.

ここでPAP 105がり、MEM106の論理構成デ
タによりその機能をシフトレジスタあるいはタイマーと
しての構成になった場合の動作を第2図、第3図(a)
、(b)を参照して説明する。
Here, the operation when the PAP 105 is configured as a shift register or a timer according to the logical configuration data of the MEM 106 is shown in Figures 2 and 3 (a).
, (b).

まず、L・MEMの論理構成データによりPAP105
の基本的機能がシフトレジスタはタイマーとして機能す
る基本構成が形成される。次に、P、MEMlolに格
納されたソフトウェアの実行により、PAP 105は
その論理回路構成を8ビツトのシフトレジスタに初期設
定する。次のステップで、ソフトウェアはSAP 10
3等に接続された外部周辺回路104からPAP 10
5の設定すべき機能条件をデータとして受けとり、PA
P105をシフトレジスタに設定すべきかどうかの判断
を行なう。条件がYESの場合ソフトウェアはPAP 
105の設定を変更せずPAP 105に入力される外
部入力データの処理へ進む。また一方条件がNoの場合
、ソフトウェアはPAP 105の論理回路構成をタイ
マーに再設定してPAP105に入力される外部入力デ
ータの処理へ進む。
First, PAP105 is
A basic configuration is formed in which the basic function of the shift register is to function as a timer. Next, by executing the software stored in P,MEMlol, PAP 105 initializes its logic circuit configuration to an 8-bit shift register. In the next step, the software will be updated to SAP 10
3 etc. from the external peripheral circuit 104 connected to the PAP 10
Receive the functional conditions to be set in 5 as data, and
It is determined whether P105 should be set as a shift register. If the condition is YES, the software is PAP
The process proceeds to the processing of external input data input to the PAP 105 without changing the settings of the PAP 105. On the other hand, if the condition is No, the software resets the logic circuit configuration of the PAP 105 to a timer and proceeds to process external input data input to the PAP 105.

第1図のPAP 105は第3図(a)、(b)に示す
311および321に相当するものであるが、PAP 
105は第2図のPhaselの期間、第3図(a)に
示す311として機能設定されており、Phase2の
期間でなおかつ外部入力条件による要求がシフトレジス
タでなかった場合は第3図(b)に示す321として各
々機能設定されている。
PAP 105 in FIG. 1 corresponds to 311 and 321 shown in FIGS. 3(a) and (b), but PAP
The function 105 is set as 311 shown in FIG. 3(a) during the period of Phase 2 in FIG. Each function is set as 321 shown in FIG.

第4図は本発明の第2の実施例を示すブロック図である
。第1の実施例との相違点は、PAP405の論理回路
構成を設定するための論理設定用メモリL−MEM40
6へのデータ設定をCPU402が実行するのでなく、
マイクロコンピュータ408の外部から設定する点で、
他は同一構成である。
FIG. 4 is a block diagram showing a second embodiment of the present invention. The difference from the first embodiment is that the logic setting memory L-MEM 40 is used to set the logic circuit configuration of the PAP 405.
Instead of the CPU 402 executing the data setting to 6,
In terms of setting from outside the microcomputer 408,
The other configurations are the same.

本実施例は、ソフトウェアの実行によりPAPの機能を
種々に変える必要のない用途でマイクロコンピュータ4
08を使用する場合に最適である。更に、本実施例では
、L −MEM406へのデータをマイクロコンピュー
タ408の外部より設定する構成のため、回路構成が簡
単になるという利点がある。
This embodiment uses a microcomputer 4 for applications where it is not necessary to change the functions of the PAP in various ways by executing software.
It is most suitable when using 08. Furthermore, in this embodiment, since data to the L-MEM 406 is set from outside the microcomputer 408, there is an advantage that the circuit configuration is simplified.

以上説明した実施例において、プログラマブルアプリケ
ーションペリフェラルによって構成される論理回路の例
として、シフトレジスタ及びタイマーを上げて説明した
が、本発明はこれらの論理回路に限定されるわけではな
く、デコーダやエンコーダ等、他の論理回路であっても
同様の効果が得られる。
In the embodiments described above, shift registers and timers have been described as examples of logic circuits configured by programmable application peripherals, but the present invention is not limited to these logic circuits, and can be applied to decoders, encoders, etc. , similar effects can be obtained with other logic circuits.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、マイクロコンピュータの
アプリケーションペリフェラルの論理構成を大幅な構成
変更が可能とすることにより、よりアプリケーションシ
ステムに最適化したマイクロコンピュータを簡単に作る
ことができる効果がある。またアプリケーションペリフ
ェラルがソフトウェアの実行中リアルタイムに変更でき
るため、マイクロコンピュータの外部端子機能が多重化
できることは言うまでもないことである。
As explained above, the present invention has the effect of making it possible to easily create a microcomputer that is more optimized for an application system by making it possible to significantly change the logical configuration of the application peripherals of a microcomputer. Furthermore, since application peripherals can be changed in real time while software is being executed, it goes without saying that the external terminal functions of the microcomputer can be multiplexed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例を示すブロック図、第2
図は第1の実施例における機能設定状態を説明するため
の流れ図、第3図<a)、(b)はプログラマブル・ア
プリケーションペリフェラルの機能の一例を示すブロッ
ク図、第4図は本発明の第2の実施例を示すブロック図
である。 102.402・・・CPU、105,311,321
、.405・・・プログラマブル・アプリケーションペ
リフェラル、106,406・・・論理設定用メモリ、
409・・データ生成部。
FIG. 1 is a block diagram showing a first embodiment of the present invention;
The figure is a flowchart for explaining the function setting state in the first embodiment, FIGS. 3A and 3B are block diagrams showing an example of the functions of the programmable application peripheral, and FIG. FIG. 2 is a block diagram showing a second embodiment. 102.402...CPU, 105,311,321
,.. 405...Programmable application peripheral, 106,406...Logic setting memory,
409...Data generation section.

Claims (1)

【特許請求の範囲】 1、状態設定データに応答して論理回路構成が決定され
るプログラマブル・アプリケーションペリフェラルと、
前記状態設定データを格納する論理設定用メモリを有す
ることを特徴とするマイクロコンピュータ。 2、前記論理設定用メモリに対して外部からデータを供
給することを特徴とする請求項1記載のマイクロコンピ
ュータ。
[Claims] 1. A programmable application peripheral whose logic circuit configuration is determined in response to state setting data;
A microcomputer comprising a logic setting memory that stores the state setting data. 2. The microcomputer according to claim 1, wherein data is supplied to the logic setting memory from the outside.
JP2024103A 1990-02-01 1990-02-01 Microcomputer Pending JPH03228190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024103A JPH03228190A (en) 1990-02-01 1990-02-01 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024103A JPH03228190A (en) 1990-02-01 1990-02-01 Microcomputer

Publications (1)

Publication Number Publication Date
JPH03228190A true JPH03228190A (en) 1991-10-09

Family

ID=12129021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024103A Pending JPH03228190A (en) 1990-02-01 1990-02-01 Microcomputer

Country Status (1)

Country Link
JP (1) JPH03228190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510332A (en) * 2002-12-13 2006-03-23 ザイリンクス インコーポレイテッド Reconfiguring programmable logic in integrated circuits.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235958A (en) * 1985-08-09 1987-02-16 Hitachi Ltd Microcomputer
JPH021084A (en) * 1989-04-24 1990-01-05 Kenwood Corp One-chip microcomputer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235958A (en) * 1985-08-09 1987-02-16 Hitachi Ltd Microcomputer
JPH021084A (en) * 1989-04-24 1990-01-05 Kenwood Corp One-chip microcomputer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510332A (en) * 2002-12-13 2006-03-23 ザイリンクス インコーポレイテッド Reconfiguring programmable logic in integrated circuits.

Similar Documents

Publication Publication Date Title
US5832251A (en) Emulation device
JPH0210592A (en) Integrated circuit having seletively arrangeable pins as output terminal or input terminal
JPH02156334A (en) Information processor
JPH03228190A (en) Microcomputer
US5546566A (en) Emulation system for microcomputer
JPS62171020A (en) Microcomputer
JPS5854418A (en) Interruption processing system
JP3422636B2 (en) Semiconductor integrated circuit device
JPS5822455A (en) Data processor
JPS6349870A (en) Microcomputer
KR19990066416A (en) Microprocessor
JPH06150024A (en) Microcomputer
JPH0632052B2 (en) Micro computer
JPS58112152A (en) Semiconductor integrated circuit
JP2867617B2 (en) Standby circuit
JPS59191647A (en) Serial i/o of data processing system
JPH01224849A (en) Microcomputer
JPH02230480A (en) Single chip microcomputer
JPS6131897B2 (en)
JPS62182860A (en) Semiconductor device
JPH0340185A (en) One-chip microcomputer
JPS58159153A (en) Memory address controller
JPH064180A (en) Microcomputer
JPS6370450A (en) Semiconductor integrated circuit
JPH0628496A (en) Manufacture of semiconductor device