JPH0322534A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0322534A
JPH0322534A JP15587789A JP15587789A JPH0322534A JP H0322534 A JPH0322534 A JP H0322534A JP 15587789 A JP15587789 A JP 15587789A JP 15587789 A JP15587789 A JP 15587789A JP H0322534 A JPH0322534 A JP H0322534A
Authority
JP
Japan
Prior art keywords
grain size
insulating film
electrode contact
layer
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15587789A
Other languages
Japanese (ja)
Inventor
Kazuo Tsunoda
一夫 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15587789A priority Critical patent/JPH0322534A/en
Publication of JPH0322534A publication Critical patent/JPH0322534A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the electromigration resistance by a method wherein a metallic thin film in small grain size is formed in an electrode contact window and then another metallic thin film in large grain size is laminated on the former thin film so as to form an electrode wiring. CONSTITUTION:A silicon oxide film 2 is formed on a silicon substrate 1 and then the film 2 is patterned to form an electrode contact window 3. Next, an aluminum target 8 and the silicon substrate 1 formed of the electrode contact window 3 are arranged in a vacuum vessel 7 to be sealed with argon gas. Firstly, an aluminum thin layer 4 in small grain size of around several 100Angstrom is sputter-deposited at the pressure of around 8X10<-3>Torr and the power of 0.3kW for 20sec. up to the thickness of 500-1500Angstrom . Next, another aluminum layer 5 in larger grain size of around several mum is sputter-deposited with the gas and pressure left as they are but at the higher power of 3kW up to the thickness of 1mum-1.5mum. Finally, the dual layer thus formed is patterned to form an electrode wiring.

Description

【発明の詳細な説明】 [概要〕 半導体装置に形成される電極・配線及びその製造方法の
改良、特に、小さな電極コンタクト窓内に形成される電
極・配線のコンタクトを良好番こする改良に関し、 エレクトロマイグレーションに対する耐性が高く、しか
も半導体層とのコンタクトが良好である金属電極・配線
とその製造方法とを提供することを目的とし、 半導体層上に絶縁膜が形成され、この絶縁膜に電極コン
タクト窓が形成され、少なくともこの電極コンタクト窓
内に第1のダレインサイズの第1の金属層が形成され、
この第1の金属層上を含めて前記の絶縁膜上にこの第1
のグレインサイズより大きな第2のグレインサイズの第
2の金属層が形成されている半導体装置をもって構威さ
れる。
[Detailed Description of the Invention] [Summary] The present invention relates to improvements in electrodes/wirings formed in semiconductor devices and methods of manufacturing the same, particularly improvements in improving the contact of electrodes/wirings formed within small electrode contact windows. The purpose of the present invention is to provide metal electrodes/wirings that have high resistance to electromigration and have good contact with a semiconductor layer, and a method for manufacturing the same. a window is formed, and a first metal layer of a first diameter size is formed at least within the electrode contact window;
This first metal layer is placed on the insulating film including the first metal layer.
A semiconductor device includes a second metal layer having a second grain size larger than the grain size of the second metal layer.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体装置に形成される電極・配線及びその
製造方法の改良、特に、小さな電極コンタクト窓内に形
戒される電極・配線のコンタクトを良好にする改良に閲
する。
The present invention relates to improvements in electrodes/wirings formed in semiconductor devices and methods of manufacturing the same, and particularly to improvements in improving the contact of electrodes/wirings formed within small electrode contact windows.

〔従来の技術〕[Conventional technology]

半導体装置の電極・配線に流れる電流密度が大きくなる
と、エレクトロマイグレーションが発生する。エレクト
ロマイグレーションとは、電流によって金属原子が移動
する現象であり、配線の或る部分では金属が盛り上がっ
て隣接する配線と短絡し、また、ある部分では金属がな
くなって断線するという障害が発生する。一般に、金属
配線のダレインサイズが大きいとエレクトロマイグレー
ションに対する耐性が高くなるので、半導体装置に使用
されるアル逅ニウム等の金属電極・配線には、グレイン
サイズの大きい金属層が使用されている。
Electromigration occurs when the current density flowing through the electrodes and wiring of a semiconductor device increases. Electromigration is a phenomenon in which metal atoms move due to electric current, and in some parts of the wiring, the metal swells up and short-circuits with adjacent wiring, and in some parts, the metal disappears, resulting in disconnection. Generally, the larger the grain size of a metal interconnect, the higher the resistance to electromigration, so a metal layer with a large grain size is used for metal electrodes and interconnects made of aluminum or the like used in semiconductor devices.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第4図参照 ところで、第4図に示すように、例えばシリコン層1上
の二酸化シリコン絶縁膜2に形成された電極コンタクト
窓3内にアルミニウムの電極・配線5を形成した場合に
、アル藁ニウム層のグレインサイズが大きいと、粒界に
シリコンが拡散しやすいため、その後に実行される加熱
工程において、第4図に示すように、電極コンタクト窓
3内にシリコン6がかなり大きく析出し、特に電極コン
タクト窓3が1 7n口程度と小さい場合に、電極・配
線5とシリコン層1との間のコンタクトが不良になる。
Refer to FIG. 4 By the way, as shown in FIG. 4, for example, when an aluminum electrode/wiring 5 is formed in an electrode contact window 3 formed in a silicon dioxide insulating film 2 on a silicon layer 1, aluminum When the grain size of the layer is large, silicon tends to diffuse into the grain boundaries, so in the subsequent heating step, as shown in FIG. When the electrode contact window 3 is as small as about 17n openings, the contact between the electrode/wiring 5 and the silicon layer 1 becomes defective.

本発明の目的は、この欠点を解消することにあり、二つ
の独立した目的を有する。第1の目的は、エレクトロマ
イグレーションに対する耐性が高く、しかも半導体層と
のコンタクトが良好である金属電極・配線を提供するこ
とにある。第2の目的は、前記の金属電極・配線の製造
方法を提供することにある。
The purpose of the present invention is to overcome this drawback and has two independent objectives. The first objective is to provide a metal electrode/wiring that has high resistance to electromigration and has good contact with a semiconductor layer. A second object is to provide a method for manufacturing the metal electrode/wiring described above.

〔課題を解決するための手段〕[Means to solve the problem]

上記二つの目的のうち、第1の目的は、半導体層(1)
上に絶縁膜(2)が形成され、この絶縁It!(2)に
電極コンタクト窓(3)が形成され、少なくともこの電
極コンタクト窓(3)内に第1のグレインサイズの第1
の金属層(4)が形成され、この第1の金属層(4)上
を含めて前記の絶縁膜(2)上に第1のグレインサイズ
より大きな第2のダレインサイズの第2の金属層(5)
が形成されている半導体装置によって達威される。
Of the above two purposes, the first purpose is to
An insulating film (2) is formed on top, and this insulating It! an electrode contact window (3) is formed in the electrode contact window (3);
A second metal layer (4) having a second grain size larger than the first grain size is formed on the insulating film (2) including on the first metal layer (4). Layer (5)
This is accomplished by semiconductor devices in which

上記二つの目的のうち、第2の目的は、下記いづれの手
段によっても達威される。
Of the above two objectives, the second objective can be achieved by any of the following means.

第1の手段は、半導体層(1)上に絶縁膜(2)を形成
し、この絶縁膜(2)に電極コンタクト窓(3)を形成
し、定格値より低い電力を使用してなすスパッタ法を使
用して、少なくとも前記の電極コンタクト窓(3)内に
第1のダレインサイズの第1の金属層(4)を形成し、
次いで、定格電力を使用してなすスバッタ法を使用して
、前記の第1の金属層(4)上を含めて前記の絶縁膜(
2)上に第1のダレインサイズより大きな第2のグレイ
ンサイズの第2の金属層(5)を形成し、前記の第1・
第2の金属層(4)(5)をパターニングして電極・配
線を形或する工程を有する半導体装置の製造方法である
The first method is to form an insulating film (2) on a semiconductor layer (1), form an electrode contact window (3) on this insulating film (2), and perform sputtering using a power lower than the rated value. forming a first metal layer (4) of a first diameter size at least within said electrode contact window (3) using a method;
Next, using a sputtering method using rated power, the insulating film (
2) A second metal layer (5) having a second grain size larger than the first grain size is formed on top of the first grain size.
This is a method for manufacturing a semiconductor device, which includes a step of patterning the second metal layers (4) and (5) to form electrodes and wiring.

第2の手段は、半導体層(1)上に絶縁11!(2)を
形成し、この絶縁膜(2)に電極コンタクト窓(3)を
形成し、微量の窒素を含有する不活性ガスをスパッタ用
ガスとして使用してなすスパッタ法を使用して、少なく
とも前記の電極コンタクト窓(3)内に第1のグレイン
サイズの第1の金属層(4)を形成し、次いで、窒素を
含まない不活性ガスをスバッタ用ガスとして使用してな
すスパッタ法を使用して、前記の第1の金属層(4)上
を含めて前記の絶縁膜(2)上に第1のグレインサイズ
より大きな第2のダレインサイズの第2の金属層(5)
を形成し、前記の第1・第2の金属層(4)(5)をパ
ターニングして電極・配線を形成する工程を有する半導
体装置の製造方法である。
The second means is to provide insulation 11! on the semiconductor layer (1). (2) is formed, an electrode contact window (3) is formed on this insulating film (2), and at least A first metal layer (4) of a first grain size is formed within the electrode contact window (3), and then a sputtering method is used using an inert gas not containing nitrogen as a sputtering gas. and a second metal layer (5) having a second grain size larger than the first grain size on the insulating film (2) including on the first metal layer (4).
This method of manufacturing a semiconductor device includes the steps of forming electrodes and wiring by patterning the first and second metal layers (4) and (5).

第3の手段は、半導体層(1)上に絶縁膜(2)を形成
し、この絶縁膜(2)に電極コンタクト窓(3)を形成
し、バイアススパッタ法を使用して、少なくとも前記の
電極コンタクト窓(3)内に第1のダレインサイズの第
1の金属層(4)を形成し、次いで、スパッタ法を使用
して、前記の第1の金属層(4)上を含めて前記の絶縁
膜(2)上に第1のグレインサイズより大きい第2のグ
レインサイズの第2の金属層(5)を形成し、前記の第
1・第2の金属層(4)(5)をパターニングして電極
・配線を形成する工程を有する半導体装置の製造方法で
ある。
A third method is to form an insulating film (2) on the semiconductor layer (1), form an electrode contact window (3) on this insulating film (2), and use a bias sputtering method to form at least the above-mentioned forming a first metal layer (4) of a first diameter size within the electrode contact window (3), then using a sputtering method, including over said first metal layer (4); A second metal layer (5) having a second grain size larger than the first grain size is formed on the insulating film (2), and the first and second metal layers (4) and (5) are formed on the insulating film (2). This is a method for manufacturing a semiconductor device, which includes a step of patterning a semiconductor device to form electrodes and wiring.

[作用] 本願の発明者は、シリコン基板上に形成された絶縁膜に
形成された電極コンタクト窓に数種類の異なるグレイン
サイズを有するアルごニウム層を形成し、熱処理をなし
てアルξニウム層とシリコン基板との間のコンタクト抵
抗を測定した結果、アルミニウム層のグレインサイズが
小さい程コンタクト抵抗が低いという自然法則を発見し
た。これは、ダレインサイズが小さいと、粒界にシリコ
ンが拡散しにくいので、シリコンが大きく析出しないた
めと考えられる。
[Function] The inventor of the present application formed an argonium layer having several different grain sizes on an electrode contact window formed in an insulating film formed on a silicon substrate, and heat-treated the argonium layer to form an aluminum layer. As a result of measuring the contact resistance with the silicon substrate, they discovered a natural law that the smaller the grain size of the aluminum layer, the lower the contact resistance. This is considered to be because when the dalein size is small, it is difficult for silicon to diffuse into the grain boundaries, so that silicon does not precipitate in a large amount.

本発明に係る半導体装置及びその製造方法においては、
上記の自然法則を利用したものであり、電極コンタクト
窓内に、先ずダレインサイズの小さいアル【ニウム等の
金属薄層を形成してシリコン等がアルξニウム等の金属
層の中に析出しにくくすることによって、コンタクト抵
抗を低くすると\もに、この金属薄層の上にグレインサ
イズの大きいアルミニウム等の金属層よりなる電極・配
線を形成することによって、エレクトロマイグレーシッ
ンに対する耐性を高くするものである。
In the semiconductor device and the manufacturing method thereof according to the present invention,
This method takes advantage of the above natural law, and first forms a thin layer of metal such as aluminum with a small dalein size within the electrode contact window, and then silicon, etc. precipitates into the metal layer such as aluminum. At the same time, by forming an electrode/wiring made of a metal layer such as aluminum with a large grain size on this thin metal layer, resistance to electromigration can be increased. It is something to do.

なお、ダレインサイズの小さい金属層は、スパッタの威
長速度を低くすることによって形成される。
Note that the metal layer having a small duplex size is formed by lowering the sputtering speed.

〔実施例〕〔Example〕

以下、図面を参照しつ\、本発明に係る電極・配線の形
或方法の三つの実施例について説明する。
Hereinafter, three embodiments of electrode/wiring shapes and methods according to the present invention will be described with reference to the drawings.

蓬」」舛 第1図参照 シリコン基板1上に二酸化シリコン膜2を形成し、これ
をパターニングして電極コンタクト窓3を形成する。
1. A silicon dioxide film 2 is formed on a silicon substrate 1, and is patterned to form an electrode contact window 3. Referring to FIG.

第2図同時参照 第2図はスパッタ装置の構威図である。真空容器7の中
にアルミニウムターゲット8と前記の電極コンタクト窓
3が形成されているシリコン基板1とを装着してアルゴ
ンガスを封入し、シリコン基板1を接地し、アルミニウ
ムターゲット8に数100Vの負の電圧を印加してスパ
ッタをなし、シリコン基板1上にアルミニウム層を形成
するものである。
See also FIG. 2. FIG. 2 is a structural diagram of a sputtering apparatus. An aluminum target 8 and a silicon substrate 1 on which the electrode contact window 3 is formed are placed in a vacuum container 7, argon gas is filled in the vacuum container 7, the silicon substrate 1 is grounded, and a negative voltage of several 100 V is applied to the aluminum target 8. A voltage of 1 is applied to perform sputtering to form an aluminum layer on the silicon substrate 1.

先ず、アルゴンガスを導入し、8 X 1 0 −3T
orr程度の圧力とし、電力を0.3KWにして20秒
程度スバッタ威長ずる。この威長でグレインサイズが数
100人程度と小さいアルξニウム薄層4を500〜L
500人厚に形或する。次いで、ガスと圧力とはそのま
\にし、電力を3KWにしてスl1 バッタをなし、グレインサイズが数μ程度(2〜10n
)と大きいアルミニウム層5をl pm〜1.5pm厚
に形成する。こうして形成したダレインサイズの小さい
アルミニウム薄層4とダレインサイズの大きいアルξニ
ウム層5との二重層を周知のリソグラフィー技術を使用
してパクーニングして電極・配線を形成する。
First, argon gas was introduced and the temperature was 8
The pressure was set to about 0.3 kW, the power was set to 0.3 KW, and the mixture was blown away for about 20 seconds. With this Icho, 500~L of aluminum ξ thin layer 4 with a small grain size of about 100 grains is used.
It is 500 people thick. Next, the gas and pressure remain the same, the power is set to 3KW, and the grain size is about several microns (2 to 10 nm).
) and a large aluminum layer 5 is formed to a thickness of 1 pm to 1.5 pm. The thus formed double layer of the aluminum thin layer 4 with a small daimé size and the aluminum ξ layer 5 with a large daimyan size is patterned using a well-known lithography technique to form electrodes and wiring.

第弓I舛 第1例と同様に、第2図に示すスパツタ装置を使用する
。圧力8 X 1 0−3Torrにしアルゴンガスに
数百ppmの窒素を添加し、電力3〜6KWでスパッタ
威長をなして、第1例と同等のダレインサイズの小さい
アルξニウム薄層4を形或する。
As in the first example, the sputtering device shown in FIG. 2 is used. A few hundred ppm of nitrogen was added to the argon gas at a pressure of 8 x 10-3 Torr, and sputtering was performed at a power of 3 to 6 kW to form a thin aluminum layer 4 with a small dalein size similar to that of the first example. take shape

その後、窒素の添加を停止して、グレインサイズの大き
いアルミニウム薄層5を第1例と同等に形戒する。
Thereafter, the addition of nitrogen is stopped, and the aluminum thin layer 5 having a large grain size is formed in the same manner as in the first example.

穿瞥叫舛 バイアススパッタ装置を使用し、アルゴンガスl2 を導入し、8 X I O−”Torr,電力3〜6K
Wにし、さらに、ウェーハlを載置したステージにハイ
アス電圧(DCまたはRF)を印加してスパッタをなし
て、グレインサイズの小さいアルミニウム薄層4を形戒
する。バイアス電圧は例えば200V程度である。その
後、バイアス電圧を下げるかまたは零にしてグレインサ
イズの大きいアルミニウム薄層5を第1例と同等に戒長
ずる。
Using a piercing bias bias sputtering device, introducing argon gas l2, 8 X I O-'' Torr, power 3 to 6 K.
Then, a high-frequency voltage (DC or RF) is applied to the stage on which the wafer 1 is placed to perform sputtering to form a thin aluminum layer 4 having a small grain size. The bias voltage is, for example, about 200V. Thereafter, the bias voltage is lowered or made zero to lengthen the aluminum thin layer 5 having a large grain size in the same manner as in the first example.

バイアススパッタ装置とは、第3図に示すように、アル
ミニウムターゲット8に負の電圧を印加すると同時に、
シリコン基板1にも負のハイアス電圧を印加してスパッ
タをなす装置である。
As shown in FIG. 3, a bias sputtering device is a device that simultaneously applies a negative voltage to an aluminum target 8.
This device also applies a negative high-ass voltage to the silicon substrate 1 to perform sputtering.

〔発明の効果〕〔Effect of the invention〕

以上説明せるとおり、本発明に係る半導体装置及びその
製造方法においては、電極コンタクト窓内に、シリコン
等が析出しにくい第1のダレインサイズの第1の金属層
と第1のグレインサイズよりグレインサイズが大きくエ
レクトロマイグレーションに対する耐性が高い第2の金
属層との二重層を形成すること覧されているので、半導
体層とのコンタクトが良好であり、かつ、エレクトロマ
イグレーションに対する耐性が高い電極・配線とその製
造方法とが実現する。なお、加速加熱試験を実施した結
果、コンタクト抵抗の変化は検出不能であり、良好な結
果が得られた。
As explained above, in the semiconductor device and the manufacturing method thereof according to the present invention, the first metal layer has a first grain size in which silicon and the like are difficult to precipitate, and a grain size smaller than the first grain size. It is known that a double layer is formed with the second metal layer which is large in size and has high resistance to electromigration, so it is possible to form an electrode/wiring that has good contact with the semiconductor layer and has high resistance to electromigration. The manufacturing method is realized. In addition, as a result of carrying out an accelerated heating test, a change in contact resistance was undetectable, and good results were obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例に係る電極・配線の断面図
である。 第2図は、スパッタ装置の構威図である。 第3図は、バイアススパッタ装置の構或図である。 第4図は、従来技術に係る電極・配線の断面図である。 ・・半導体基板、 ・・絶縁膜、 ・・電極コンタクト窓、 ・・第1のダレインサイズの第1の金属層、・・第2の
ダレインサイズの第2の金属層、・・析出したシリコン
、 7 ・真空容器、 8 ・ターゲット。
FIG. 1 is a sectional view of an electrode/wiring according to an embodiment of the present invention. FIG. 2 is a structural diagram of the sputtering apparatus. FIG. 3 is a diagram showing the structure of the bias sputtering apparatus. FIG. 4 is a cross-sectional view of electrodes and wiring according to the prior art. ...semiconductor substrate, ...insulating film, ...electrode contact window, ...first metal layer with first diameter size, ...second metal layer with second diameter size, ...precipitated. Silicon, 7. Vacuum container, 8. Target.

Claims (1)

【特許請求の範囲】 [1]半導体層(1)上に絶縁膜(2)が形成され、 該絶縁膜(2)に電極コンタクト窓(3)が形成され、 少なくとも該電極コンタクト窓(3)内に第1のクレー
ンサイズの第1の金属層(4)が形成され、 該第1の金属層(4)上を含めて前記絶縁膜(2)上に
該第1のグレインサイズより大きな第2のグレインサイ
ズの第2の金属層(5)が形成されてなる ことを特徴とする半導体装置。 [2]半導体層(1)上に絶縁膜(2)を形成し、該絶
縁膜(2)に電極コンタクト窓(3)を形成し、 定格値より低い電力を使用してなすスパッタ法を使用し
て、少なくとも前記電極コンタクト窓(3)内に第1の
グレインサイズの第1の金属層(4)を形成し、 定格電力を使用してなすスパッタ法を使用して、前記第
1の金属層(4)上を含めて前記絶縁膜(2)上に該第
1のグレインサイズより大きな第2のグレインサイズの
第2の金属層(5)を形成し、 前記第1・第2の金属層(4)(5)をパターニングし
て電極・配線を形成する工程を有することを特徴とする
半導体装置の製造方法。 [3]半導体層(1)上に絶縁膜(2)を形成し、該絶
縁膜(2)に電極コンタクト窓(3)を形成し、 微量の窒素を含有する不活性ガスをスパッタ用ガスとし
て使用してなすスパッタ法を使用して、少なくとも前記
電極コンタクト窓(3)内に第1のグレインサイズの第
1の金属層(4)を形成し、窒素を含まない不活性ガス
をスパッタ用ガスとして使用してなすスパッタ法を使用
して、前記第1の金属層(4)上を含めて前記絶縁膜(
2)上に第1のグレインサイズより大きな第2のグレイ
ンサイズの第2の金属層(5)を形成し、 前記第1・第2の金属層(4)(5)をパターニングし
て電極・配線を形成する工程を有することを特徴とする
半導体装置の製造方法。 [4]半導体層(1)上に絶縁膜(2)を形成し、該絶
縁膜(2)に電極コンタクト窓(3)を形成し、 バイアススパッタ法を使用して、少なくとも前記電極コ
ンタクト窓(3)内に第1のグレインサイズの第1の金
属層(4)を形成し、 スパッタ法を使用して、前記第1の金属層(4)上を含
めて前記絶縁膜(2)上に該第1のグレインサイズより
大きい第2のグレインサイズの第2の金属層(5)を形
成し、 前記第1・第2の金属層(4)(5)をパターニングし
て電極・配線を形成する工程を有することを特徴とする
半導体装置の製造方法。
[Claims] [1] An insulating film (2) is formed on the semiconductor layer (1), an electrode contact window (3) is formed in the insulating film (2), and at least the electrode contact window (3) a first metal layer (4) having a first grain size is formed within the insulating film (2) including on the first metal layer (4); A semiconductor device characterized in that a second metal layer (5) having a grain size of 2 is formed. [2] Forming an insulating film (2) on the semiconductor layer (1), forming an electrode contact window (3) on the insulating film (2), and using a sputtering method using a power lower than the rated value. forming a first metal layer (4) of a first grain size in at least the electrode contact window (3); forming a second metal layer (5) having a second grain size larger than the first grain size on the insulating film (2) including on the layer (4); A method for manufacturing a semiconductor device, comprising the step of patterning layers (4) and (5) to form electrodes and wiring. [3] Form an insulating film (2) on the semiconductor layer (1), form an electrode contact window (3) on the insulating film (2), and use an inert gas containing a trace amount of nitrogen as a sputtering gas. A first metal layer (4) of a first grain size is formed at least within the electrode contact window (3) using a sputtering method using a nitrogen-free inert gas as a sputtering gas. The insulating film (
2) Form a second metal layer (5) with a second grain size larger than the first grain size on top, and pattern the first and second metal layers (4) and (5) to form electrodes. A method for manufacturing a semiconductor device, comprising the step of forming wiring. [4] An insulating film (2) is formed on the semiconductor layer (1), an electrode contact window (3) is formed on the insulating film (2), and at least the electrode contact window (3) is formed using a bias sputtering method. 3) forming a first metal layer (4) of a first grain size within the insulating film (2) including on the first metal layer (4) using a sputtering method; forming a second metal layer (5) with a second grain size larger than the first grain size; patterning the first and second metal layers (4) and (5) to form electrodes and wiring; 1. A method for manufacturing a semiconductor device, comprising the step of:
JP15587789A 1989-06-20 1989-06-20 Semiconductor device and manufacture thereof Pending JPH0322534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15587789A JPH0322534A (en) 1989-06-20 1989-06-20 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15587789A JPH0322534A (en) 1989-06-20 1989-06-20 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0322534A true JPH0322534A (en) 1991-01-30

Family

ID=15615460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15587789A Pending JPH0322534A (en) 1989-06-20 1989-06-20 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0322534A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451179B1 (en) 1997-01-30 2002-09-17 Applied Materials, Inc. Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US20110227232A1 (en) * 2010-03-16 2011-09-22 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451179B1 (en) 1997-01-30 2002-09-17 Applied Materials, Inc. Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US20110227232A1 (en) * 2010-03-16 2011-09-22 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects

Similar Documents

Publication Publication Date Title
EP0310108A2 (en) Interconnection structure of a semiconductor device and method of manufacturing the same
JPS63301548A (en) Manufacture of semiconductor device
JPH02237135A (en) Manufacture of semiconductor device
JPH0321001A (en) Method of forming molybdenum resistor in superconductive integrated circuit
JPH0322534A (en) Semiconductor device and manufacture thereof
WO1996025766A1 (en) An improved antifuse with double via, spacer-defined contact and method of manufacture therefor
JPS60119755A (en) Semiconductor integrated circuit device with multilayered wiring
KR100521069B1 (en) Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JPH0235731A (en) Manufacture of semiconductor device
JPS5935451A (en) Forming method for inter-layer insulating film
JPH04116930A (en) Manufacture of semiconductor device
JPH01200651A (en) Manufacture of semiconductor device
JPH0319222A (en) Manufacture of semiconductor device
JPS60136335A (en) Multilayer interconnection structure
JPH03165515A (en) Contact forming method
JPH05121552A (en) Manufacture of semiconductor device
JPH11186260A (en) Semiconductor device and manufacture thereof
JPH04188624A (en) Formation method for wiring of semiconductor integrated circuit
JPH03154332A (en) Manufacture of semiconductor device
JPH02166739A (en) Manufacture of semiconductor device
JPH04346230A (en) Manufacture of integrated circuit
JPS58204556A (en) Wiring method
JPH09143711A (en) Formation of metallic thin film and metallic thin film pattern and tft array formed by using the same
JPH0372693A (en) Interconnecting member and forming method therefor
JPS58196003A (en) Manufacture of multi-layer wiring element