JPH03214112A - Optical integrated circuit and package for integrated circuit - Google Patents

Optical integrated circuit and package for integrated circuit

Info

Publication number
JPH03214112A
JPH03214112A JP2009639A JP963990A JPH03214112A JP H03214112 A JPH03214112 A JP H03214112A JP 2009639 A JP2009639 A JP 2009639A JP 963990 A JP963990 A JP 963990A JP H03214112 A JPH03214112 A JP H03214112A
Authority
JP
Japan
Prior art keywords
prism
integrated circuit
package
optical integrated
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009639A
Other languages
Japanese (ja)
Other versions
JP2910113B2 (en
Inventor
Osamu Matsuda
修 松田
Koichi Maeda
浩一 前田
Naofumi Hibi
日比 直文
Tadashi Taniguchi
正 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009639A priority Critical patent/JP2910113B2/en
Publication of JPH03214112A publication Critical patent/JPH03214112A/en
Application granted granted Critical
Publication of JP2910113B2 publication Critical patent/JP2910113B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To easily package an optical integrated circuit into small-sized constitution with high accuracy by chucking the upper-step part of a prism and to evade damage to a prism principal part or semiconductor substrate by providing step parts on both sides of the prism. CONSTITUTION:The mutually parallel step parts 56 are formed on both sides of the prism 15 arranged on photodetectors 13 and 14. The section of the prism 15, i.e. prism section intersecting the line connecting a semiconductor laser 16 and the photodetectors 13 and 14 at right angles is in a projection shape. Consequently, the projecting upper-step part of the prism 15 is chucked to package the optical integrated circuit to small size and a chuck means contacts none of the principal part of the prism 15, photodetectors 13 and 14, and semiconductor substrate 12 where other circuit elements are formed and the damage can be evaded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光学ヘッド、複合光学素子等の光集積回路、
及び光集積回路、半導体集積回路等を収納する集積回路
用パッケージに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to optical integrated circuits such as optical heads and composite optical elements;
The present invention also relates to integrated circuit packages that house optical integrated circuits, semiconductor integrated circuits, and the like.

〔発明の概要〕[Summary of the invention]

本発明は、半導体基板に形成された光検出器と、この光
検出器上に配された半透過反射面を有するプリズムと、
半導体基体上に配された半導体レーザを有する光集積回
路において、上記プリズムの両側に段差部を設けて構成
することにより、光集積回路の小型パッケージへの実装
を可能にし、また、主要部に影響(接触による損傷等)
を与えることなくチャフキングしてパッケージへの実装
を可能にし、光集積回路装置の高信頼性化を図るように
したものである。
The present invention includes a photodetector formed on a semiconductor substrate, a prism having a transflective surface disposed on the photodetector,
In an optical integrated circuit having a semiconductor laser arranged on a semiconductor substrate, by providing a stepped portion on both sides of the prism, it is possible to mount the optical integrated circuit in a small package, and the main part is not affected. (Damage due to contact, etc.)
This makes it possible to mount the optical integrated circuit device on a package by chuffing it without imparting chaffing, thereby increasing the reliability of the optical integrated circuit device.

また、本発明は、集積回路用パッケージ即ち中空セラミ
ック部とその底部を閉塞する金属底板からなる中空パッ
ケージにおいて、中空セラミック部と金属底板をpbを
主成分とするろう材を介して融着することにより、応力
緩和を図って中空セラミック割れ、熱膨張率差による変
形等を阻止し、熱放散性が大でリードフレーム化による
多連化を可能にしたものである。
The present invention also provides an integrated circuit package, that is, a hollow package consisting of a hollow ceramic part and a metal bottom plate that closes the bottom of the hollow ceramic part, in which the hollow ceramic part and the metal bottom plate are fused together through a brazing material whose main component is PB. This reduces stress and prevents hollow ceramic cracking and deformation due to differences in thermal expansion coefficients, and has high heat dissipation properties, making it possible to connect multiple units by forming lead frames.

〔従来の技術〕[Conventional technology]

光学記録再生装置等で用いられる光学ヘッド、例えばC
D(コンパクトディスク)等のピット情報を検出するた
めの光学ヘッド(光ピツクアップ)としては種々の構造
のものが提案されている。第15図乃至第17図は本出
願人が先に特願平1−99221号で提案した光学ヘッ
ドを示すものである。第15図において、(1)は光学
ヘッドの全体を示し、(2)はそのパッケージ(5)に
実装された光集積回路(3)とフレキシブル配線基板(
4)からなる光集積回路装置、(6)、  (7)は反
射ミラー、(8)はレンズであり、これらはケース(9
)内に一体に収納される。(10)は光ディスクを示す
。光集積回路(3)は、第16図及び第17図に示すよ
うに半導体(シリコン)基板(12)の主面にフォトダ
イオード例えばPINダイオードからなる第1及び第2
の光検出器(13)及び(14)が形成され、内部に光
検出器(13)及び(14)からの信号が人力される動
作アンプ(図示せず)が形成されてなり、この半導体基
板(12)の光検出器(13)、 (14)を含む表面
に角θ=45°の半透過反射面(15a)を有するプリ
ズム(15)が固定され、このプリズム(15)の半透
過反射面(15a)  と対向する位置にモニタ用フォ
トダイオード(18)を形成したシリコンチップ(19
)上に半導体レーザ(16〉を取付けた通称LOP(L
aser on Photodlod)チップが固定さ
れて成る。この光ヘッド(1)では、半導体レーザ(1
6)からの光(17)がプリズム(15)の半透過反射
面(15a)  にて反射され、中空パッケージ(5)
の窓部及びフレキシブル配線基板(4)の透孔(4a)
を通過し、反射ミラー(6)及び(7)にて反射され、
対物レンズ〔8)を経て光ディスク(10)上に集光さ
れる。光ディスク(10)を反射した戻り光ビームは対
物レンズ(8)、反射ミラー(7)、 (6)を経てプ
リズム(15)の半透過反射面(15a)において屈折
されてプリズム(15)内に入り込み、まず第1の光検
出器(13)にて検知され、次いで反射して第2の光検
出器(14)にて検知される。モニタ用フォトダイオー
ド(18)では半導体レーザ(16)から射出されるレ
ーザ光の光強度が検知される。
Optical heads used in optical recording and reproducing devices, such as C
Various structures have been proposed as optical heads (optical pickups) for detecting pit information on discs such as D (compact discs). 15 to 17 show an optical head previously proposed by the applicant in Japanese Patent Application No. 1-99221. In FIG. 15, (1) shows the entire optical head, and (2) shows the optical integrated circuit (3) and flexible wiring board (3) mounted on its package (5).
4), (6) and (7) are reflective mirrors, and (8) is a lens, which are attached to the case (9).
) is housed in one piece. (10) indicates an optical disc. As shown in FIGS. 16 and 17, the optical integrated circuit (3) has first and second photodiodes, such as PIN diodes, on the main surface of a semiconductor (silicon) substrate (12).
photodetectors (13) and (14) are formed, and an operating amplifier (not shown) to which signals from the photodetectors (13) and (14) are manually input is formed, and this semiconductor substrate A prism (15) having a semi-transmissive reflective surface (15a) with an angle θ = 45° is fixed to the surface including the photodetectors (13) and (14) of (12), and the semi-transmissive reflective surface of this prism (15) A silicon chip (19) with a monitor photodiode (18) formed at a position facing the surface (15a).
) with a semiconductor laser (16〉) attached, commonly known as LOP (L
(aser on Photolod) chip is fixed. This optical head (1) uses a semiconductor laser (1
The light (17) from 6) is reflected by the semi-transparent reflective surface (15a) of the prism (15), and the light (17) from the hollow package (5)
window and through hole (4a) of flexible wiring board (4)
passes through and is reflected by reflection mirrors (6) and (7),
The light is focused onto the optical disk (10) through the objective lens [8]. The returning light beam reflected from the optical disk (10) passes through the objective lens (8), reflective mirrors (7) and (6), is refracted at the semi-transparent reflective surface (15a) of the prism (15), and enters the prism (15). The light enters and is first detected by the first photodetector (13), and then reflected and detected by the second photodetector (14). The monitoring photodiode (18) detects the intensity of the laser light emitted from the semiconductor laser (16).

なお、第1及び第2の光検出器(13)及び(14)は
夫々3分割されたPINダイオード構成を有し、再生信
号の検出と共に、フォーカス誤差検出及びトラッキング
誤差検出が行われる。
Note that the first and second photodetectors (13) and (14) each have a PIN diode configuration divided into three, and perform focus error detection and tracking error detection as well as detection of a reproduction signal.

一方、中空パッケージ(5)としては、第12図及び第
13図に示すように、互いに積層する3つのセラミック
の枠状板(21)、 (22)、 (23)からなる中
空セラミック部(24)と、中空セラミック部(24)
の底面を閉塞するように接合された金属底板即ちメタル
・ダボンドパッド部(25)とから形成される。3つの
枠状板(21>、 (22> 及び(23)は夫々その
枠幅dI+d2.d、がa 、 > d 2 > d 
s となるように形成され、上層の第3及び第2の枠状
板(23)及び(22)によって窓を構成する透明の蓋
体(26)が嵌着される段差部(27)が形成される。
On the other hand, as shown in FIGS. 12 and 13, the hollow package (5) includes a hollow ceramic part (24) consisting of three ceramic frame plates (21), (22), and (23) stacked on each other. ) and hollow ceramic part (24)
It is formed from a metal bottom plate, that is, a metal dowel pad portion (25), which is bonded so as to close the bottom surface of the metal dowel pad portion (25). The three frame-shaped plates (21>, (22> and (23)) have their frame widths dI+d2.d, respectively, a, >d2>d
s, and the third and second frame plates (23) and (22) of the upper layer form a stepped portion (27) into which the transparent lid (26) constituting the window is fitted. be done.

なお、下層の第1の枠状板(21)においては一方の相
対向する辺の枠幅d、がその上の第2の枠状板(22)
の対応する辺の枠幅d2より大となってここに所定パタ
ーンの内部リード電極(28)が形成されるも、他方の
相対向する辺の枠幅は第2の枠状板(22)の枠幅d2
 と同一に形成される。中空セラミック部(24)の一
方の相対向する外側壁には内部リード電極(28)の数
に対応して複数の溝部(30)が全高さにわたって等間
隔をもって形成され、各内部リード電極(28)に接続
するように溝部(30)内を開口部側に沿って第3の枠
状板(23)の上面にまで延長するように導電層(例え
ばメタライズ層)からなる外n IJ−ド電極(29)
が形成される。このような中空パッケージ(5)の形成
は、第14図に示すようにメタル・グイボンドパッド部
となるリードフレーム(31)上に中空セラミック部(
24)を、複数個配置し、接合し、その後、光集積回路
の収納を行う等して多連化による製造を行い、最終的に
リードフレーム(31)の連結部を切断して複数個同時
に形成できることが望まれる。
In addition, in the first frame-shaped plate (21) of the lower layer, the frame width d of one opposing side is the same as that of the second frame-shaped plate (22) above it.
Although the frame width d2 of the corresponding side is larger than that of the second frame plate (22), and the internal lead electrode (28) of a predetermined pattern is formed here, the frame width of the other opposing side is larger than that of the second frame plate (22). Frame width d2
is formed identically to A plurality of grooves (30) corresponding to the number of internal lead electrodes (28) are formed at equal intervals over the entire height on one opposing outer wall of the hollow ceramic part (24), and each internal lead electrode (28) ), an outer IJ electrode made of a conductive layer (for example, a metallized layer) extends inside the groove (30) along the opening side to the upper surface of the third frame plate (23). (29)
is formed. To form such a hollow package (5), as shown in FIG. 14, a hollow ceramic part (
24), are arranged and bonded together, and then the optical integrated circuits are housed, etc., to produce multiple units.Finally, the connecting portions of the lead frames (31) are cut, and multiple units are assembled at the same time. It is desired that it can be formed.

さて、光集積回路(3)において、プリズム(15)、
半導体レーザ(16)等の各素子はフォトダイオード・
パターン即ち第1及び第2の光検出器(13)、 (1
4)を通る線(A)を基準に実装されるために高精度の
実装技術が必要となる。特にプリズム(15)の線(A
)  に対する角度精度即ち基板(12)の主面内の回
転方向の角度精度がきびしく (この角度精度が悪いと
半透過反射面(15a)  の位置がずれて光ディスク
(10)で反射した戻りビームが光検出器(13)。
Now, in the optical integrated circuit (3), the prism (15),
Each element such as a semiconductor laser (16) is a photodiode.
pattern i.e. first and second photodetectors (13), (1
Since it is mounted based on the line (A) passing through 4), a highly accurate mounting technique is required. Especially the line (A) of the prism (15)
), that is, the angular accuracy in the rotational direction within the main surface of the substrate (12) is severe. Photodetector (13).

(14)に照射されない)、第16図に示すような単独
プリズム(15)の実装は困難である。
(14)), it is difficult to implement a single prism (15) as shown in FIG.

このプリズム(15)の実装精度を向上するために、本
出願人は先に特願昭61−273393号において長尺
プリズムを用いる方法を提案した。これは各ベレットに
対応した領域に第1及び第2の光検出器(13)、 (
14)  を形成した半導体(シリコン)ウェハ上に、
半透過反射面を有した長尺プリズムを複数のベレットに
跨るように配設し、この長尺プリズムを半導体ウェハを
各ベレット毎に例えばグイサーで同時に切断するという
ものである。この方法によれば、長尺プリズムであるの
で、わずかな回転方向の角度ずれがあっても長尺プリズ
ムの端部ではその誤差分が大きくなるので長尺プリズム
の両端での位置精度を確保することで角度精度が出せる
というものである。第18図に示す光集積回跪(32)
はこの方法を用いて作成した例である。
In order to improve the mounting accuracy of this prism (15), the present applicant previously proposed a method using a long prism in Japanese Patent Application No. 61-273393. This includes first and second photodetectors (13), (
14) On a semiconductor (silicon) wafer formed with
A long prism having a semi-transmissive reflective surface is disposed so as to span a plurality of pellets, and the semiconductor wafer is simultaneously cut using, for example, a cutter for each pellet. According to this method, since the prism is a long prism, even if there is a slight angular shift in the rotation direction, the error will be larger at the ends of the long prism, so positional accuracy at both ends of the long prism is ensured. This allows for angular accuracy. Optical integration loop (32) shown in Figure 18
is an example created using this method.

一方、光集積回路、或は通常の半導体集積回路を封入す
る中空セラミックパッケージとしては、収納される素子
(光集積回路、半導体集積回路等)の熱放散性の向上や
、生産性の向上に向けてメタル・グイボンドパッド部(
金属底板)、特にCu系グイボンドパッド部付きセラミ
ックパッケージが求められる。この場合、 上述の光集
積回路用パッケージでは光ヘッド(1)自体がボイスコ
イル、永久磁石による駆動系を介して駆動しトラッキン
グサーボ、フォーカスサーボが行われるために、このメ
タル・グイボンドパッド部は非磁性であることが必要と
なる。
On the other hand, hollow ceramic packages for enclosing optical integrated circuits or ordinary semiconductor integrated circuits are used to improve heat dissipation of the elements (optical integrated circuits, semiconductor integrated circuits, etc.) housed in them and to improve productivity. Metal Guibond pad part (
A ceramic package with a metal bottom plate (metal bottom plate), especially a Cu-based bond pad, is required. In this case, in the above-mentioned optical integrated circuit package, the optical head (1) itself is driven via a drive system using a voice coil and a permanent magnet to perform tracking servo and focus servo, so this metal bond pad part is It needs to be non-magnetic.

従来、この種の中空パッケージとしては、例えば第9図
〜第11図に示すものが知られている。第9図の中空パ
ッケージ(34)は、中空セラミック部(24)にこの
セラミック (M 203 )と熱膨張率の近いCut
! 又は5iC(放熱性のよいセラミック)等よりなる
底板(33)を接合して構成される。(35)は実装さ
れた素子である。第10図の中空パッケージ(36)は
、中空セラミック部(24)の底面にFe系リング(例
えばコバールリング) (37)を介してCu系底板(
38)を接合して構成される。Fe系リング(37)は
セラミックとCu系の熱膨張差による歪みを緩和する作
用がある。第11図の中空パッケージ(39)は中空セ
ラミック部(24)の底面にコバール底板(40)を接
合し、このコバール底板7(40)の内面に熱放散のよ
いCu系プレート(41)を接合して構成される。
Conventionally, as this type of hollow package, for example, those shown in FIGS. 9 to 11 are known. The hollow package (34) in FIG.
! Alternatively, it is constructed by bonding a bottom plate (33) made of 5iC (ceramic with good heat dissipation) or the like. (35) is a mounted element. The hollow package (36) in FIG. 10 has a Cu-based bottom plate (
38) are joined together. The Fe-based ring (37) has the effect of alleviating the strain caused by the difference in thermal expansion between the ceramic and the Cu-based ring. In the hollow package (39) in Fig. 11, a Kovar bottom plate (40) is bonded to the bottom surface of the hollow ceramic part (24), and a Cu-based plate (41) with good heat dissipation is bonded to the inner surface of this Kovar bottom plate 7 (40). It is composed of

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上述した第18図の光集積回路(32)にお
いては、長尺プリズムを用いて作成するので、プリズム
の角度精度が得られる利点を有するが、反面法のような
問題点があった。
Incidentally, since the optical integrated circuit (32) shown in FIG. 18 described above is manufactured using a long prism, it has the advantage of obtaining angular precision of the prism, but has the same problems as the surface method.

(1)長尺プリズムを配したのち、半導体ウエノλと共
に、ベレット毎に切断するので、長尺プリズムの両端で
のプリズム又は、フォトダイオード(光検出器)の無駄
が発生する(但し余り長いプリズムは精度確保ができな
い)。
(1) After the long prism is arranged, it is cut into pellets together with the semiconductor wafer λ, so prisms or photodiodes (photodetectors) at both ends of the long prism are wasted (however, if the prism is too long, accuracy cannot be ensured).

(ii)ペレタイズ後の光集積回路(32)をパッケー
ジ内にグイボンドする際、第6図に示すようにペレット
即ち光集積回路(32)をチャックするコレット(43
)が大きくなり、小型パッケージにグイボンドするのが
困難となる。
(ii) When the pelletized optical integrated circuit (32) is bonded into a package, the collet (43) that chucks the pellet, that is, the optical integrated circuit (32), as shown in FIG.
) becomes large, making it difficult to integrate into a small package.

(iii )ペレタイズにおいて、プリズム(ガラス)
(15)とシリコン基板(12)とを同時に切断する必
要があるために性質の異なる材料を同一のブレードで切
るためにダイシング条件出しが困難となる。
(iii) Prism (glass) in pelletizing
Since it is necessary to cut (15) and the silicon substrate (12) at the same time, it becomes difficult to set dicing conditions because materials with different properties are cut with the same blade.

次に、上述の第9図〜第11図に示す中空パッケージ(
34)、 (36)、 (39)においても、例えば中
空パッケージ(34)は底板材料が高価であり、加工し
難く、且つ底板(33)をリードフレーム化できない欠
点があり、中空パッケージ(36)、 (39)  は
リードフレーム化は可能であるもパッケージ作成プロセ
スが複雑であり熱放散も劣るものであった。Cu系リー
ドフレームを中空セラミック部(24)に直接融着(通
常800℃程度において銀ろう付けを行う)した場合、
融着時の高温から室温の降温過程でセラミック割れが発
生してしまい不良となる。また第8図に示すように、中
空セラミック部(24)とCu系り−ドフレーム(44
)の熱膨張率の違いにより、銀ろう(45)を介した融
着時(同図へ)から冷却後(同図B)において歪みによ
る変形(反り)が生じるものであった。
Next, the hollow package shown in FIGS. 9 to 11 above (
34), (36), and (39), for example, the hollow package (34) has the disadvantage that the bottom plate material is expensive and difficult to process, and the bottom plate (33) cannot be made into a lead frame. , (39) could be made into a lead frame, but the package creation process was complicated and heat dissipation was poor. When the Cu-based lead frame is directly fused to the hollow ceramic part (24) (usually silver soldered at about 800°C),
Ceramic cracks occur during the cooling process from high temperature to room temperature during fusion, resulting in defects. Further, as shown in Fig. 8, the hollow ceramic part (24) and the Cu-based solid frame (44
), deformation (warpage) due to strain occurred from the time of fusion via the silver solder (45) (as shown in the figure) to after cooling (as shown in Figure B).

本発明は、上述の点に鑑み、特に小型パッケージへの実
装を可能とし、且つコレット、ビンセット等によるチャ
ッキングに際し半導体基板、プリズムの主要部に対する
接触、損傷を回避できるようにした光集積回路を提供す
るものである。
In view of the above-mentioned points, the present invention provides an optical integrated circuit that can be particularly mounted in a small package and that can avoid contact and damage to the main parts of a semiconductor substrate and prism when chucked with a collet, a bottle set, etc. It provides:

又、本発明は、熱放散性がよく、リードフレーム化が可
能な金属底板を有し、しかもセラミック割れ、変形を生
じることのない集積回路用パッケージを提供するもので
ある。
The present invention also provides an integrated circuit package that has a metal bottom plate that has good heat dissipation properties and can be formed into a lead frame, and that does not cause ceramic cracking or deformation.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、半導体基板(12)に形成された光検出器(
13)、 (14)  と、この光検出器(13)、 
(14)  上に配された半透過反射面(15a)  
を有するプリズム(15)と、半導体基板(12)上に
配された半導体レーザ(16)を有する光集積回路にお
いて、プリズム(15)の両側に、即ち半導体レーザ(
16)と光検出器(13)。
The present invention provides a photodetector (12) formed on a semiconductor substrate (12).
13), (14) and this photodetector (13),
(14) Transflective surface (15a) placed above
In an optical integrated circuit having a prism (15) having a semiconductor laser (15) and a semiconductor laser (16) disposed on a semiconductor substrate (12), the semiconductor laser (
16) and a photodetector (13).

(14)を結ぶ線(A>を挟む両側に、互いに平行する
対の段差部(56)を形成して構成する。
(14) A pair of parallel step portions (56) are formed on both sides of the line (A>).

また、本発明に係る集積回路用パッケージは、中空セラ
ミック部(24)とこの中空セラミック部(24)の底
部を閉塞する金属底板(60)からなる中空パッケージ
において、中空セラミック部(24)と金属底板(60
)をPbを主成分とするろう材(61)を介して融着し
て構成する。金属底板(60)は熱放散性がよいもセラ
ミックと熱膨張率差の大きい例えばCu系底板等を用い
ることができる。Pbを主成分とするろう材(61)と
してはPbが80重量%以上、好ましくは90重量%以
上含むを可とし、Pb以外の不純物としてはIn、 A
g、 Bi等を選択的に含有せしめるを可とする。Pb
の含有量が80重量%より少なくなるとろう材の融点が
下がり過ぎその後の熱工程等においてパッケージの信頼
性が劣ることになる。
Further, in the integrated circuit package according to the present invention, in a hollow package consisting of a hollow ceramic part (24) and a metal bottom plate (60) that closes the bottom of the hollow ceramic part (24), the hollow ceramic part (24) and the metal Bottom plate (60
) are fused together via a brazing filler metal (61) whose main component is Pb. As the metal bottom plate (60), for example, a Cu-based bottom plate can be used, which has good heat dissipation properties and a large difference in coefficient of thermal expansion from ceramic. The brazing filler metal (61) containing Pb as a main component may contain Pb in an amount of 80% by weight or more, preferably 90% by weight or more, and impurities other than Pb include In, A, etc.
It is possible to selectively contain g, Bi, etc. Pb
If the content is less than 80% by weight, the melting point of the brazing filler metal will drop too much and the reliability of the package will be poor in subsequent thermal processes.

〔作用〕[Effect]

上述の光集積回路によれば、光検出器(13)、 (1
4)上に配したプリズム(15)の両側に互に平行する
段差部(56)が形成されるので、プリズム(15)の
断面即ち半導体レーザ(16)と光検出器(13)、 
(14)  を結ぶ線(A)と直交するプリズム断面が
凸状となる。
According to the optical integrated circuit described above, the photodetector (13), (1
4) Parallel step portions (56) are formed on both sides of the prism (15) disposed above, so that the cross section of the prism (15), that is, the semiconductor laser (16) and the photodetector (13),
(14) The cross section of the prism perpendicular to the line (A) connecting the lines becomes convex.

従って、このプリズム(15)の凸状とされた上段部を
チャックすることにより、光集積回路の小型パッケージ
への実装が可能となる。また、プリズムの段差部(56
)をつき当ててチャックすることにより、プリズム(1
5)の主要部又は光検出器(フォトダイオード) (1
3)、 (14)  その他の回路素子が形成されてい
る半導体基体(12)にチャック手段(コレット・ビン
セット等)が接触することがなく、これによる損傷が回
避される。
Therefore, by chucking the convex upper portion of the prism (15), it becomes possible to mount the optical integrated circuit in a small package. In addition, the stepped portion of the prism (56
) and chuck it, the prism (1
5) Main part or photodetector (photodiode) (1
3), (14) The chuck means (collet, bin set, etc.) does not come into contact with the semiconductor substrate (12) on which other circuit elements are formed, and damage caused by this is avoided.

次に、上述の集積回路用パッケージ(62)によれば、
中空セラミック部(24)とその底部を閉塞する放熱性
のよい例えばCu系等の金属底板(60)とをPbを主
成分とするろう材(61)を介して融着することにより
、セラミック割れが発生せず、且つシール性、融着部の
強度も充分であり、信頼性の高いパッケージが得られる
。これはpbを主成分としたろう材(61)の融点が3
00℃前後と低いため、熱歪の発生量が小さいこと、ろ
う材(61)のヤング率が小さく且つ塑性変形し易いこ
とが効いてセラミック割れが抑制されるものと考えられ
る。
Next, according to the above-mentioned integrated circuit package (62),
Ceramic cracking is prevented by welding the hollow ceramic part (24) and a metal bottom plate (60), such as Cu-based metal with good heat dissipation, which closes the bottom part, through a brazing material (61) mainly composed of Pb. A highly reliable package can be obtained in which the sealing performance and the strength of the fused portion are sufficient. This is because the melting point of the brazing filler metal (61) whose main component is PB is 3.
It is thought that ceramic cracking is suppressed because the temperature is low at around 00° C., so the amount of thermal strain generated is small, and the brazing filler metal (61) has a small Young's modulus and is easily plastically deformed.

〔実施例〕〔Example〕

先ず、第1図乃至第3図を用いて本発明に係る光集積回
路の一実施例についてその製法と共に説明する。
First, an embodiment of the optical integrated circuit according to the present invention will be described with reference to FIGS. 1 to 3, together with its manufacturing method.

本例にふいては、第2図及び第3図(第2図のA−A線
上の断面図)に示すように、シリコンウェハ(51)の
各ペレット(52)に対応する領域に図示せざるも夫々
前述の第16図で説明したように例えばPINダイオー
ドからなる第1及び第2の光検出器り13)及び(14
)、さらに信号が入力される作動アンプ等の回路素子を
形成した後、半透過反射面(15a) を有した複数の
長尺プリズム、即ち本例では4s子(ベレット)分の長
さの長尺プリズム(53)を、光検出器(13)及び(
14)を結ぶ線(A)と直交する方向に4つのベレフ)
 (52)に対応する領域に差し渡るようにシリコンウ
ェハ(51)上に高精度に接着する。この場合、長尺プ
リズム(53)はその長手方向の長さ11をシリコンウ
ェハ(51)の4ベレツ) (52)分の長さ12 よ
り、わずかに短めに(L>l1l)形成する。
In this example, as shown in FIGS. 2 and 3 (cross-sectional view taken along line A-A in FIG. 2), the area corresponding to each pellet (52) of the silicon wafer (51) is As explained in FIG.
), and after forming circuit elements such as an operational amplifier to which a signal is input, a plurality of long prisms each having a semi-transmissive reflective surface (15a), that is, in this example, a length corresponding to 4s (bellet) is formed. The shaku prism (53) is connected to the photodetector (13) and (
14) in the direction perpendicular to the line connecting (A)
It is adhered with high precision onto the silicon wafer (51) so as to cover the area corresponding to (52). In this case, the long prism (53) is formed so that its length 11 in the longitudinal direction is slightly shorter (L>l1l) than the length 12 of the silicon wafer (51) (4 bezels) (52).

尚、図示せざるも各ベレットに対応する領域に第16図
で示した半導体レーザ(16)を実装したシリコンチッ
プ(19)を接着するを可とする。
Although not shown, a silicon chip (19) on which a semiconductor laser (16) shown in FIG. 16 is mounted can be bonded to a region corresponding to each pellet.

次に、プリズム(本例ではガラスプリズム)専用の厚い
ブレードで各素子(ペレット)のスクライブライン(S
)に沿って長尺プリズム(53)のみを鎖線(54)で
示す厚みの途中まで切断(所謂ハーフカット)する。ブ
レード幅は隣り合う長尺プリズム(53)Mの継なぎ部
分の間11Jj (55)を十分にカバーできる幅dと
する。次いで、シリコンとガラス両用の薄いブレード(
シリコン専用のブレードを可とする)を用いてスクライ
ブライン(S)に沿ってプリズム(53)の残った厚み
分とシリコンウェハ(51)の全てを切断(所謂フルカ
ット)シてペレッタライズする。このようにして、例え
ばPINダイオードからなる第1及び第2の光検出器(
13)及び(14)等を形成した半導体基板り12)の
所定領域上に、モニタ用フォトダイオード(18)を形
成したシリコンチップ(工9)上に半導体レーザ(16
)を接着したLOPチップが接着され、′!J1及び第
2の光検出器(13)及び(14)上を含む表面に半透
過反射面(15a)  を有し、半導体レーザ(16)
と光検出器(13)。
Next, the scribe line (S) of each element (pellet) is
), cut only the elongated prism (53) to the middle of the thickness indicated by the chain line (54) (so-called half-cut). The blade width is set to a width d that can sufficiently cover 11Jj (55) between the joint portions of adjacent long prisms (53)M. Next, a thin blade for both silicon and glass (
The remaining thickness of the prism (53) and the entire silicon wafer (51) are cut (so-called full cut) along the scribe line (S) using a blade specifically designed for silicon (a blade specifically designed for silicon is acceptable) and pelletized. In this way, the first and second photodetectors (for example
A semiconductor laser (16) is placed on a silicon chip (Step 9) on which a monitor photodiode (18) is formed, on a predetermined area of the semiconductor substrate 12) on which 13) and (14), etc. are formed.
) is glued to the LOP chip, and '! J1 and the second photodetector (13) and (14) have a transflective surface (15a) on the surface thereof, and a semiconductor laser (16)
and a photodetector (13).

(14)を結ぶ線(A)を挟む両側に互に平行する段差
部(5G)を有するプリズム(15)が接着されて成る
目的の光集積回路(57)を得る。
A target optical integrated circuit (57) is obtained by bonding prisms (15) having mutually parallel step portions (5G) on both sides of the line (A) connecting (14).

上述の光集積回路(57)によれば、長尺プリズム(5
3)の使用により、各ペレットともプリズム(15)が
高精度に実装される。同時に、プリズム(15)の主要
部を除く両側に互い平行する段差部(56)が設けられ
るので、第5図に示すようにこのプリズム゛(15)の
上段部をコレット(43)又はビンセット等を介してチ
ャックすることでコレット(43)等のサイズを小さく
押さえることができ、光集積回路(57)の小型パッケ
ージへの実装を可能ならしめる。またプリズム(15)
の上段部は精度が高いので組立精度の向上が可能となる
According to the optical integrated circuit (57) described above, the elongated prism (5
By using 3), the prism (15) is mounted on each pellet with high precision. At the same time, parallel step portions (56) are provided on both sides of the prism (15) except for the main portion, so as shown in FIG. By chucking the collet (43) etc., the size of the collet (43) etc. can be kept small, making it possible to mount the optical integrated circuit (57) in a small package. Also prism (15)
Since the upper stage part has high precision, it is possible to improve the assembly precision.

光集積回路(57)のチャックに際しては第5図示のよ
うにプリズム(15)の段差部(56)をつき当ててチ
ャックすることになり、プリズム(15)の主要部又は
半導体基板(12)に直接コレラ) (43)等が接触
せず、従って接触による損傷を回避することができる。
When chucking the optical integrated circuit (57), the step part (56) of the prism (15) is brought into contact with the chuck as shown in FIG. cholera) (43), etc., do not come into direct contact with each other, and therefore damage caused by contact can be avoided.

さらに、光集積回!8 (57)の製造においては、長
尺7’リズム(53)の長さl、をシリコンウェハ(5
1)の4ベレット分の長さ12よりわずかに短くし、4
ベレット分毎に長尺プリズム(53)を接着した後、隣
り合う長尺プリズム(53)間の間隙(55)を含む厚
いブレードで長尺プリズム(53)をスクライブライン
(S)に沿って途中まで切断し、その後、長尺プリズム
の残りの厚さとシリコンウェハ(51)を同時に切断す
るようになすので、長尺プリズム(53)の両端でもベ
レットの形状、大きさがほぼ同じになり、全て有効に利
用でき、プリズム、光検出器(フォトダイオード)の無
駄がなくなる。またプリズム(ガラス)専用のブレード
によるハーフカットと、ガラス・シリコン両用のブレー
ドによるフルカットの2段階でダイシングするので、ダ
イシングの条件出しが容易となり、プリズム(15)、
光検出器(13)、 (14)  が形成された半導体
基板(12)の割れ、欠けの発生頻度が低下し、歩留り
良くこの種の光集積回路(57)を製造することができ
る”。
Furthermore, optical integration times! 8 (57), the length l of the long 7' rhythm (53) is set on a silicon wafer (57).
Slightly shorter than the length 12 for 4 bullets in 1),
After gluing the long prisms (53) for each bullet, the long prisms (53) are moved halfway along the scribe line (S) using a thick blade that includes gaps (55) between adjacent long prisms (53). Since the remaining thickness of the long prism and the silicon wafer (51) are cut at the same time, the shape and size of the pellets are almost the same at both ends of the long prism (53), and all It can be used effectively, eliminating waste of prisms and photodetectors (photodiodes). In addition, dicing is performed in two stages: half-cutting with a blade specifically designed for prisms (glass), and full-cutting using blades that can be used for both glass and silicon, making it easy to set dicing conditions.
The frequency of cracking and chipping of the semiconductor substrate (12) on which the photodetectors (13) and (14) are formed is reduced, and this type of optical integrated circuit (57) can be manufactured with high yield.

尚、上側においては長尺プリズム(53)を使用した場
合であるが、その他プリズム(15)の実装精度を十分
確保できるプリズム実装機を用いる場合には、第4図に
示すように段差部(56)付きのプリズム(15)の単
独実装も可能となる。かかる光集積回路(58)におい
てもプリズム(15)に段差部(56)を有することに
より、プリズム主要部、半導体基板(12)に損傷を与
えることなくチャックすることができ、且つ光集積回路
(58)の小型パッケージへの実装を可能にするもので
ある。
The upper part shows the case where a long prism (53) is used, but if a prism mounter that can secure sufficient mounting accuracy of the prism (15) is used, the stepped part ( It is also possible to independently mount the prism (15) with 56). Also in such an optical integrated circuit (58), by having the stepped portion (56) on the prism (15), it is possible to chuck the main part of the prism and the semiconductor substrate (12) without damaging the optical integrated circuit (58). 58) can be mounted in a small package.

次に、上述した光集積回路、或は半導体集積回路等を収
納する本発明に係る集積回路用パッケージの実施例を第
7図に示す。尚、第7図においては、中空セラミック部
を簡略化して示したが、第12図及び第13図と同様の
構成をとりうるちのである。
Next, FIG. 7 shows an embodiment of an integrated circuit package according to the present invention that houses the above-mentioned optical integrated circuit or semiconductor integrated circuit. Although the hollow ceramic portion is shown in a simplified manner in FIG. 7, it can have the same configuration as in FIGS. 12 and 13.

本例に右いては、中空セラミック部(24)の底部(こ
こでは底部に例えばタングステン系メタライズ層が形成
される)にメタル・グイボンドパッド部となる熱放散性
のよいCu系リードフレーム(60)をPb (鉛)を
主成分とするろう材(61)を用いて融着し、その後リ
ードフレーム(60)の連結部を切断して集積回路用パ
ッケージ(62ンを構成する。(35)はパー/’T−
ジ(62)内にグイボンドされる光集積回路、或は半導
体集積回路等の素子である。Pbを主成分とするろう材
(61)はPbが80重量%以上1、好ましくは90重
量%以上含有するを可とし、不純物としてIn、 Ag
、 Bi等を選択的に含有せしめるを可とする。pbが
80重量%より少なくなると融点が低くなりすぎてパッ
ケージとしての信頼性が低下する。本実施例ではPb−
In−Ag系(Pb : 92.5重量%、In+5重
量%、へg:2,5重量%)の低温ろう材(融点307
℃)を用いた。
In this example, a Cu-based lead frame (600 ) are fused using a brazing filler metal (61) whose main component is Pb (lead), and then the connecting portion of the lead frame (60) is cut to form an integrated circuit package (62). (35) is par/'T-
This is an element such as an optical integrated circuit or a semiconductor integrated circuit that is bonded into the chip (62). The brazing filler metal (61) containing Pb as a main component may contain 80% by weight or more of Pb, preferably 90% by weight or more, and may contain In, Ag as impurities.
, Bi, etc. can be selectively included. When pb is less than 80% by weight, the melting point becomes too low and reliability as a package decreases. In this example, Pb-
In-Ag-based (Pb: 92.5% by weight, In+5% by weight, Heg: 2.5% by weight) low-temperature brazing filler metal (melting point 307%)
℃) was used.

かかる構成のパッケージ(62)によれば、中空セラミ
ック部(24)とCu系リードフレーム(60)とをP
b−In−Ag系ろう材(61)を介して融着すること
により、セラミック割れの発生もなく、且つシール性、
融着部強度等も充分であり、さらに熱膨張率差による反
り等の変形も生じないものであった。
According to the package (62) having such a configuration, the hollow ceramic portion (24) and the Cu-based lead frame (60) are
By fusing through the b-In-Ag brazing material (61), there is no ceramic cracking, and sealing performance is improved.
The strength of the fused portion was also sufficient, and furthermore, no deformation such as warping due to a difference in thermal expansion coefficient occurred.

この理由は、Pb−In−Ag系ろう材(61)の融点
が約300℃と低いために熱歪の発生量が小さいこと、
ろう材(61)のヤング率が小さく且つ塑性変形し易い
ことによりセラミック割れが抑制されると考えられる。
The reason for this is that the melting point of the Pb-In-Ag brazing filler metal (61) is as low as approximately 300°C, so the amount of thermal strain generated is small;
It is thought that ceramic cracking is suppressed because the brazing filler metal (61) has a small Young's modulus and is easily plastically deformed.

後者のヤング率、塑性変形が効いていることは、融点が
より低い^υSnろう材(融点232℃)を用いた場合
にはセラミック割れが発生したことからも理解できる。
The effectiveness of the latter Young's modulus and plastic deformation can be understood from the fact that ceramic cracking occurred when ^υSn brazing filler metal (melting point 232°C), which has a lower melting point, was used.

表1に関連する材料の物性定数を示す。Table 1 shows the physical property constants of related materials.

熱歪に関しては理論的にもある程度説明でき、例えば簡
略化したモデルでの2次元・有限要素法によるシミコレ
−ジョンでも上記実験事実は説明される。セラミックの
限界応力を30Kg/+nm とすると、AuSn系ろ
う材では最大応力が27Kg/lT1m程度、pb系ろ
う材では最大応力が21Kg/mm と計算された。
Thermal strain can be explained to some extent theoretically, and the above experimental facts can also be explained, for example, by stain corrosion using a two-dimensional finite element method using a simplified model. Assuming that the critical stress of ceramic is 30 Kg/+nm, the maximum stress was calculated to be approximately 27 Kg/lT1m for the AuSn-based brazing material, and 21 Kg/mm for the PB-based brazing material.

Pb系ろう材の柔らかさによる応力緩和を考慮すると十
分安全に設計できる。
It can be designed to be sufficiently safe if stress relaxation due to the softness of the Pb brazing filler metal is considered.

上述のようにpbを主成分とした低融点、低応力のろう
材(61)を用いることにより、中空セラミック部(2
4)とCu系リードフレーム(60)とを容易に融着す
ることができるので、安価で熱放散性が大きく、リード
フレームによる多連化が可能且つ非磁性である等の特徴
を同時に有する集積回路用、特に前述の光集積回路用の
パッケージが得られる。
As mentioned above, by using the low melting point, low stress brazing filler metal (61) mainly composed of PB, the hollow ceramic part (2
4) and the Cu-based lead frame (60) can be easily fused together, making it an integrated product that is inexpensive, has great heat dissipation, can be connected in multiple lead frames, and is non-magnetic. A package for circuits, in particular for the above-mentioned optical integrated circuits, is obtained.

〔発明の効果〕〔Effect of the invention〕

本発明の光集積回路によれば、プリズムの両側に段差部
を設けて構成したことにより、プリズムの上段部をチャ
ックすることで光集積回路の小型パッケージへの実装を
高精度かつ容易に行うが可能となる。同時に、プリズム
の段差部につき当ててチャックするのでプリズム主要部
、或は半導体基板に対する損傷を回避することができ、
信頼性の高い光集積回路が提供できる。
According to the optical integrated circuit of the present invention, since the prism is configured with stepped portions on both sides, the optical integrated circuit can be mounted in a small package with high accuracy and easily by chucking the upper part of the prism. It becomes possible. At the same time, since the prism is chucked against the stepped part, damage to the main part of the prism or the semiconductor substrate can be avoided.
A highly reliable optical integrated circuit can be provided.

また、本発明の集積回路用パッケージによれば、中空セ
ラミックとその底部を閉塞する金属底板からなる中空パ
ッケージにおいて、中空セラミック部とその底面を閉塞
する金属底板とをpbを主成分とする低融点、低応力の
ろう材を介して融着することにより、セラミック割れ、
変形等防ぐことができる。従ってセラミックと熱膨張率
の大きい例えばCu系金属底板の使用が可能となり、熱
放散性が大きく、リードフレームによる多連化が可能で
あり、且つ非磁性、安価等の特徴を同時に備えたパッケ
ージが得られるもので、特に光集積回路用パッケージに
用いて好適ならしめるものである。
According to the package for the integrated circuit of the present invention, in a hollow ceramic and a metal bottom plate that blocks the bottom, a low -melting point with a hollow ceramic part and a metal bottom plate that blocks its bottom as a PB. , Ceramic cracking by fusion through low stress brazing filler metal,
Deformation etc. can be prevented. Therefore, it is possible to use ceramics and a Cu-based metal bottom plate with a high coefficient of thermal expansion, for example, and a package that has high heat dissipation, can be connected in multiple units using a lead frame, and is non-magnetic and inexpensive. This is particularly suitable for use in packages for optical integrated circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の光集積回路の一例を示す斜視図、第2
図はその製法例を示す斜視図、第3図は第2図のA−A
線状の断面図、第4図は本発明の光集積回路の他の例を
示す斜視図、第5図ば本発明に係る光集積回路をコレッ
トにてチャックした状態の断面図、第6図は従来の光集
積回路をコレットにてチャックした状態の断面図、第7
図は本発明に係る集積回路用パッケージの一例を示す構
成図、第8vg!JA及びBは従来の説明に供するパッ
ケージの構成図、第9図〜第11図は従来のパッケージ
の例を示す構成図、第12図及び第13図は光集積回路
用パッケージの斜視図及びその断面図、第14図はその
パッケージの製造過程の平面図、第15図は光ヘッドの
例を示す断面図、第16図及び第17図はその光集積回
路の斜視図及びその側面図、第18図は従来の光集積回
路の他の例を示す斜視図である。 (12)は半導体基板、(13)、 (14)  は光
検出器、(15)はプリズム、(16)は半導体レーザ
、(56)は段差部、(24)は中空セラミック部、(
,60)はCu系リードフレーム、(61)はpbを主
成分としたろう材である。 木全日月1;イ駈る千ヤッキソクパのイ゛フごへシレ]
第5区 5 イ疋果のナヤヮキンク・“の:1尺叱阻第6図 z6*(奮 握 従来0バ、7ケーシの構へ1η 第S図 35 従来のノぐご−ジの構△1ろ 第TO匡 従来のバ・Iケージの4美感口 第11図 ■13図
FIG. 1 is a perspective view showing an example of the optical integrated circuit of the present invention, and FIG.
The figure is a perspective view showing an example of the manufacturing method, and Figure 3 is A-A in Figure 2.
4 is a perspective view showing another example of the optical integrated circuit of the present invention, FIG. 5 is a sectional view of the optical integrated circuit according to the present invention chucked with a collet, and FIG. 6 is a linear sectional view. 7 is a cross-sectional view of a conventional optical integrated circuit chucked with a collet.
The figure is a configuration diagram showing an example of an integrated circuit package according to the present invention, No. 8 vg! JA and B are configuration diagrams of a conventional package for explanation, FIGS. 9 to 11 are configuration diagrams showing examples of conventional packages, and FIGS. 12 and 13 are perspective views of an optical integrated circuit package and its 14 is a plan view of the manufacturing process of the package, FIG. 15 is a sectional view showing an example of an optical head, FIGS. 16 and 17 are perspective views and side views of the optical integrated circuit, and FIG. FIG. 18 is a perspective view showing another example of a conventional optical integrated circuit. (12) is a semiconductor substrate, (13) and (14) are photodetectors, (15) is a prism, (16) is a semiconductor laser, (56) is a stepped portion, (24) is a hollow ceramic portion, (
, 60) is a Cu-based lead frame, and (61) is a brazing filler metal whose main component is PB. Thursday All Days and Months 1; I Run Thousand Yakki Sokpa's Ifegohesire]
5th section 5 Nayawo kink of the result of the ``: 1 shaku rebuke Figure 6 z6* (struggle conventional 0 bar, 7 cage structure 1η Figure 35 Traditional noggoji structure △ 1 Figure 11 ■ Figure 13 4 beauty openings of conventional bar/I cage

Claims (1)

【特許請求の範囲】 1、半導体基板に形成された光検出器と、該光検出器上
に配された半透過反射面を有するプリズムと、上記半導
体基体上に配された半導体レーザを有する光集積回路に
おいて、 上記プリズムの両側に段差部を有して成る光集積回路。 2、中空セラミック部と該中空セラミック部の底部を閉
塞する金属底板からなる中空パッケージにおいて、 上記中空セラミック部と上記金属底板がPbを主成分と
するろう材を介して融着されて成る集積回路用パッケー
ジ。
[Claims] 1. A light beam comprising a photodetector formed on a semiconductor substrate, a prism having a transflective surface disposed on the photodetector, and a semiconductor laser disposed on the semiconductor substrate. An optical integrated circuit comprising: a stepped portion on both sides of the prism; 2. In a hollow package consisting of a hollow ceramic part and a metal bottom plate that closes the bottom of the hollow ceramic part, an integrated circuit in which the hollow ceramic part and the metal bottom plate are fused together via a brazing material whose main component is Pb. package for.
JP2009639A 1990-01-19 1990-01-19 Optical integrated circuit and integrated circuit package Expired - Fee Related JP2910113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009639A JP2910113B2 (en) 1990-01-19 1990-01-19 Optical integrated circuit and integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009639A JP2910113B2 (en) 1990-01-19 1990-01-19 Optical integrated circuit and integrated circuit package

Publications (2)

Publication Number Publication Date
JPH03214112A true JPH03214112A (en) 1991-09-19
JP2910113B2 JP2910113B2 (en) 1999-06-23

Family

ID=11725799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009639A Expired - Fee Related JP2910113B2 (en) 1990-01-19 1990-01-19 Optical integrated circuit and integrated circuit package

Country Status (1)

Country Link
JP (1) JP2910113B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153889A (en) * 1994-11-29 1996-06-11 Sony Corp Composite optical apparatus and manufacture thereof
US6290134B1 (en) 1994-07-19 2001-09-18 Psc Scanning, Inc. Compact scanner module mountable to pointing instrument
JP2006324409A (en) * 2005-05-18 2006-11-30 Sharp Corp Semiconductor laser device and optical pickup device therewith
JP2018512745A (en) * 2015-03-27 2018-05-17 ジャビル インク Laser projection module
JP2019212752A (en) * 2018-06-05 2019-12-12 日亜化学工業株式会社 Light-emitting device
CN110875574A (en) * 2020-01-17 2020-03-10 常州纵慧芯光半导体科技有限公司 Compact type side-emitting TOF packaging structure and manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6290134B1 (en) 1994-07-19 2001-09-18 Psc Scanning, Inc. Compact scanner module mountable to pointing instrument
US6572019B1 (en) 1994-07-19 2003-06-03 Psc Scanning, Inc. Compact scanner module mountable to pointing instrument
JPH08153889A (en) * 1994-11-29 1996-06-11 Sony Corp Composite optical apparatus and manufacture thereof
JP2006324409A (en) * 2005-05-18 2006-11-30 Sharp Corp Semiconductor laser device and optical pickup device therewith
JP2018512745A (en) * 2015-03-27 2018-05-17 ジャビル インク Laser projection module
JP2019212752A (en) * 2018-06-05 2019-12-12 日亜化学工業株式会社 Light-emitting device
US11581458B2 (en) 2018-06-05 2023-02-14 Nichia Corporation Base member for light emitting device
JP2023052858A (en) * 2018-06-05 2023-04-12 日亜化学工業株式会社 Light-emitting device
JP2023052842A (en) * 2018-06-05 2023-04-12 日亜化学工業株式会社 Light-emitting device
CN110875574A (en) * 2020-01-17 2020-03-10 常州纵慧芯光半导体科技有限公司 Compact type side-emitting TOF packaging structure and manufacturing method

Also Published As

Publication number Publication date
JP2910113B2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
JP3318811B2 (en) Semiconductor light emitting device package and method of manufacturing the same
KR100852567B1 (en) Mounting method for optical device and optical head equipment
EP0468612B1 (en) Optical pickup
JPH03214112A (en) Optical integrated circuit and package for integrated circuit
JPH0810496B2 (en) Optical head manufacturing method
JP2003188454A (en) Semiconductor laser device and integrated optical pickup
JP3440679B2 (en) Semiconductor device
KR100421269B1 (en) Substrate unit for optical head and method for manufacturing the same
JPH08186327A (en) Sealing structure of semiconductor element
JP2638039B2 (en) Optical integrated circuit device
JP2002335032A (en) Optical device and its manufacturing method
JP3712180B2 (en) Integrated optical pickup module and optical pickup
JP2002217479A (en) Laser light source device, method for manufacturing laser light source device, and optical head device
JPH06290476A (en) Optical semiconductor device, semiconductor laser unit and optical head for optical memory
JP2002203336A (en) Optical pickup and method for manufacturing the same
JP2002057411A (en) Semiconductor laser and optical pickup
JP2002344063A (en) Semiconductor laser, method of manufacturing sub-mount, and method of mounting semiconductor laser chip
JP2002042374A (en) Integrated optical pickup module, its mounting tool and mounting method
JPH0765398A (en) Light emitting and receiving element device
JPH08249715A (en) Optical device and its production and optical pickup
JPH11273122A (en) Optical pickup
JPH01267853A (en) Optical pickup
JP2001244539A (en) Semiconductor laser device
JPH0927140A (en) Optical pickup and manufacture therefor
JP2003046204A (en) Semiconductor laser

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees