JPH03201532A - 微細孔または微細溝の形成方法 - Google Patents
微細孔または微細溝の形成方法Info
- Publication number
- JPH03201532A JPH03201532A JP34360889A JP34360889A JPH03201532A JP H03201532 A JPH03201532 A JP H03201532A JP 34360889 A JP34360889 A JP 34360889A JP 34360889 A JP34360889 A JP 34360889A JP H03201532 A JPH03201532 A JP H03201532A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- insulating film
- wall surface
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011148 porous material Substances 0.000 title claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000011248 coating agent Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 26
- 238000000206 photolithography Methods 0.000 claims description 20
- 238000005553 drilling Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 75
- 230000008021 deposition Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、絶縁膜または導電膜等の被膜に微細な孔また
は溝を形成する、微細孔または微細溝の形成方性に関す
るものである。 〔従来の技術〕 半導体集積回路素子や薄膜デバイス等の製造において、
ガラス基板等の下地体の上に堆積させた絶縁膜または導
電膜等の被膜に微細な孔または溝を形成する方法として
は、従来、フォトリソグラフィ法が採用されている。こ
のフォトリソグラフィ法は、孔または溝を形成する被膜
の上にフォトレジストを塗布し、このフォトレジスト膜
を所定のパターンの露光マスクを用いて露光処理した後
現像処理して、このフォトレジスト膜をエツチングマス
クとして前記被膜をエツチングする方法であり、最近で
は、このフォトリソグラフィ法でも、かなり小さい幅の
孔または溝の形成が可能になってきている。 〔発明が射流しようとする課題〕 しかしながら、前記フォトリングラフィ法では、形成で
きる孔または溝は、１！Ｅａより若干中さい躯が限Ｗで
あり、それより小さい幅の孔または溝の形成は困難とさ
れていた。しかも、上記フォトリソグラフィ法では、形
成する孔または溝の幅を小さくするほど、フォトレジス
トを塗布する被膜面の平坦度、フォトレジストの材質、
フォトレジストの塗布状態、露光および現像処理条件等
が形成される孔または溝の精度に大きく影響するように
なるため、これらを厳密に管理および制御する必要があ
り、したがって、−の小さい孔または溝はどその形成が
非常に難しくなるという問題があった。 本発明は上記のような、実情にかんがみてなされたもの
であって、その目的とするところは、微細な孔または溝
を容易に形成することができ、しかも、フォトリソグラ
フィ法で形成できる限界よりもさらに小さな幅の孔また
は溝の形成も可能な、微細孔または微細溝の形成方法を
提供することにある。 〔課題を解決するための手段〕 本発明の微細孔または微細溝の形成方法は、下地体の上
に形成した第１の被膜にフォトリソグラフィ法により孔
または溝を穿設した後、前記第１の被膜上とその孔また
は溝の壁面および前記孔または溝内の前記下地体上に第
２の被膜を堆積させ、この後、前記第２の被膜をその膜
厚方向にエツチングが進行するエツチング条件でエツチ
ングバックして、この第２の被膜を前記第１の被膜の孔
または溝の壁面に堆積した部分を残して除去し、前記第
１の被膜の孔または溝の幅をその壁面に残した前記第２
の被膜によって小さくすることを特徴とする微細孔また
は微細溝の形成方法。 〔作用〕 すなわち、本発明は、第１の被膜にフォトリソグラフィ
法によって穿設した孔の幅を、この孔の壁面に第２の被
膜を形成することによって小さくしてやるようにしたも
のであり、この方法によれば、第１の被膜に穿設する孔
または溝は、最終的に形成する孔または溝より幅の広い
ものでよいため、第１の被膜へのフォトリソグラフィ法
による孔または溝の穿設を比較的ラフな管理および制御
で行なうことができる。また、前記第２の被膜の堆積お
よびそのエツチングバックは特に難しい技術ではない。 したがって本発明によれば、微細な孔または溝を容易に
形成することができる。しかも、最終的に形成する孔ま
たは溝の幅は、第１の被膜に穿設した孔または溝の壁面
に残す第２の被膜の膜厚を変えることによって任意に選
ぶことができるから、本発明によれば、フォトリソグラ
フィ法で形成できる限界よりもさらに小さな幅の孔を形
成することもできる。
は溝を形成する、微細孔または微細溝の形成方性に関す
るものである。 〔従来の技術〕 半導体集積回路素子や薄膜デバイス等の製造において、
ガラス基板等の下地体の上に堆積させた絶縁膜または導
電膜等の被膜に微細な孔または溝を形成する方法として
は、従来、フォトリソグラフィ法が採用されている。こ
のフォトリソグラフィ法は、孔または溝を形成する被膜
の上にフォトレジストを塗布し、このフォトレジスト膜
を所定のパターンの露光マスクを用いて露光処理した後
現像処理して、このフォトレジスト膜をエツチングマス
クとして前記被膜をエツチングする方法であり、最近で
は、このフォトリソグラフィ法でも、かなり小さい幅の
孔または溝の形成が可能になってきている。 〔発明が射流しようとする課題〕 しかしながら、前記フォトリングラフィ法では、形成で
きる孔または溝は、１！Ｅａより若干中さい躯が限Ｗで
あり、それより小さい幅の孔または溝の形成は困難とさ
れていた。しかも、上記フォトリソグラフィ法では、形
成する孔または溝の幅を小さくするほど、フォトレジス
トを塗布する被膜面の平坦度、フォトレジストの材質、
フォトレジストの塗布状態、露光および現像処理条件等
が形成される孔または溝の精度に大きく影響するように
なるため、これらを厳密に管理および制御する必要があ
り、したがって、−の小さい孔または溝はどその形成が
非常に難しくなるという問題があった。 本発明は上記のような、実情にかんがみてなされたもの
であって、その目的とするところは、微細な孔または溝
を容易に形成することができ、しかも、フォトリソグラ
フィ法で形成できる限界よりもさらに小さな幅の孔また
は溝の形成も可能な、微細孔または微細溝の形成方法を
提供することにある。 〔課題を解決するための手段〕 本発明の微細孔または微細溝の形成方法は、下地体の上
に形成した第１の被膜にフォトリソグラフィ法により孔
または溝を穿設した後、前記第１の被膜上とその孔また
は溝の壁面および前記孔または溝内の前記下地体上に第
２の被膜を堆積させ、この後、前記第２の被膜をその膜
厚方向にエツチングが進行するエツチング条件でエツチ
ングバックして、この第２の被膜を前記第１の被膜の孔
または溝の壁面に堆積した部分を残して除去し、前記第
１の被膜の孔または溝の幅をその壁面に残した前記第２
の被膜によって小さくすることを特徴とする微細孔また
は微細溝の形成方法。 〔作用〕 すなわち、本発明は、第１の被膜にフォトリソグラフィ
法によって穿設した孔の幅を、この孔の壁面に第２の被
膜を形成することによって小さくしてやるようにしたも
のであり、この方法によれば、第１の被膜に穿設する孔
または溝は、最終的に形成する孔または溝より幅の広い
ものでよいため、第１の被膜へのフォトリソグラフィ法
による孔または溝の穿設を比較的ラフな管理および制御
で行なうことができる。また、前記第２の被膜の堆積お
よびそのエツチングバックは特に難しい技術ではない。 したがって本発明によれば、微細な孔または溝を容易に
形成することができる。しかも、最終的に形成する孔ま
たは溝の幅は、第１の被膜に穿設した孔または溝の壁面
に残す第２の被膜の膜厚を変えることによって任意に選
ぶことができるから、本発明によれば、フォトリソグラ
フィ法で形成できる限界よりもさらに小さな幅の孔を形
成することもできる。
以下、本発明の一実施例を第１図を参照して説明する。
なお、ここでは、下地体の土に形成した絶縁膜に微細孔
を形成する場合について説明する。 まず、第１図（ａ）に示すように、ガラス基板等の下地
体１の上に、窒化シリコン（Ｓｉ Ｎ）または酸化シリ
コン（Ｓｉ２０）等の第１の絶縁膜２を任意の成膜法に
よって堆積させ、この第１の絶縁膜２の所定箇所に、フ
ォトリソグラフィ法によって孔２ａを形成する。この第
１の絶縁膜２に形成する孔２ａの幅（直径）φ１は２周
〜３−程度とする。このように、形成する孔２ａの幅（
直径）φ１が２坤〜３μ程度と比較的大きければ、第１
の絶縁膜２へのフォトリソグラフィ広による前記孔２ａ
の形成は、比較的ラフな管理および制御で行なうことが
できる。 次に、第１図（ｂ）に示すように、第１の絶縁膜２の上
とその孔２ａの壁面および前記孔２ａ内の下地体１上に
第２の絶縁膜３を堆積させる。なお、この第２の絶縁膜
３の材質は任意でよいが、例えば、第１の絶縁膜２と同
じ絶縁材料（窒化シリコンまたは酸化シリコン等）とす
る。この第２の絶縁膜３の堆積はＣＶＤ法によって行な
えばよく、ＣＶＤ法による被膜の堆積では、原料ガスが
波膜堆積面の表面で化学反応し、膜となって成長するた
め、このＣＶＤ法によれば、前記第２の絶縁膜３を、第
１の絶縁膜２の上面および下地体１の上面からその上方
にも、前記孔２ａの壁面からその側方にも、それぞれほ
ぼ均一な膜厚ｄ。に堆積させることができるし、また、
この第２の絶縁膜３の堆積膜厚も容易に制御することが
できる。 次に、第１図（ｃ）に示すように、前記第２の絶縁膜３
を、その膜厚方向にエツチングが進行するエツチング条
件で第１の絶縁膜２の上面および下地体１の上面を露出
させるまでエツチングバックする。この第２の絶縁膜３
のエツチングバックは、ＲＩＥ法またはスパッタエツチ
ング法等の異方性エツチングで行なう。このように第２
の絶縁膜３を異方性エツチングによってエツチングバッ
クすると、第２の絶縁膜３のうち、第１の絶縁膜２の上
面および下地体１の上面に堆積した部分がエツチングさ
れるまでの間に、前記孔２ａの壁面に地積した部分の上
に第１の絶縁膜２上の堆積層とほぼ面一に堆積した部分
がエツチングされ、最終的に、第２の絶縁膜３のうち前
記孔２ａの壁面に堆積した部分だけが残されて、この孔
２ａの幅（直径）が、この孔２ａの壁面に残された第２
の絶縁膜３の孔径方向の膜厚ｄ１の２倍だけ小さくなる
。なお、孔２ａの壁面に残す第２の絶縁膜３の孔径方向
の膜厚ｄ、は、第２の絶縁膜３の堆積膜厚ｄ０とエツチ
ングバックの冗方度によって任意にコントロールするこ
とができる。 第１図（ｄ）はこのようにして微細な孔４を形成した状
態を示している。なお、この最終的゛に形成された孔４
の径φ２はφ２−φ＋ ２−ｄ＋であり、例えば第１
の絶縁膜２にフォトリソグラフィ法で穿設した孔２ａの
径φｌをφ、−３−とじ、この孔２ａの壁面に残す第２
の絶縁膜３の孔径方向の膜厚ｄ、をｄ＋−０，８ａとす
ると、φ２−２μｔａ−２ （０，８ｍ）＝０．４ａ口
である。 すなわち、この微細孔の形成方法は、第１の絶縁膜２に
フォトリソグラフィ法によって穿設した孔２ａの幅を、
この孔２ａの壁面に第２の絶縁膜３を形成することによ
って小さくしてやるようにしたものであり、この方法に
よれば、第１の絶縁膜２に穿設する孔２ａは、最終的に
形成する孔４より幅の広いものでよいため、第１の絶縁
膜２へのフォトリソグラフィ法による孔２ａの穿設を比
較的ラフな管理および制御で行なうことができる。 また、前記第２の絶縁膜２の堆積およびそのエツチング
バックは、ＣＶＤ法および異方性エツチングで行なえる
から、この第２の絶縁膜２の堆積およびそのエツチング
バックは特に難しい技術ではない。したがってこの微細
孔の形成方法によれば、微細な孔または溝を容易に形成
することができる。 しかも、最終的に形成する孔４の幅は、第１の絶縁膜２
に穿設した孔２ａの壁面に残す第２の絶縁Ｈ３の膜厚ｄ
１を変えることによって任意に選ぶことができるから、
この微細孔の形成方法によれば、フォトリソグラフィ法
で形成できるＩＷＷよりもさらに小さな幅の孔を形成す
ることもできる。 なお、前記実施例では、微細な孔の形成について説明し
たが、本発明は、微細孔だけでなく微細な溝の形成にも
適用することができる。 さらに、本発明は、絶縁膜に限らず金属等の導電膜に微
細な孔または溝を形成するのにも利用できるもので、そ
の場合は、下地体上に金属）（材質はｆモ意）からなる
第１の導電膜を形成し、この第１の導電膜にフォトリソ
グラフィ法により孔または溝を穿設した後、前記第１の
導電膜上とその孔または溝の壁面および前記孔または溝
内のド地体上に第２の導電膜を堆積させ、この後、前記
第２の導電膜をその膜厚方向にエツチングが進行するエ
ツチング条件でエツチングバックして、この第２の導電
膜を前記第１の導電膜の孔または溝の壁面に堆積した部
分を残して除去し、前記第１の導電膜の孔または溝の幅
をその壁面に残した前記第２の導電膜によって小さくす
ればよい。なお、この場合、前記第２の導電膜の堆積に
は、この第２の導電膜をタングステンで形成する場合は
ＭＯＣＶＤ法を用い、メツキできる金属の場合はメツキ
法を用いＯばよい。また、この第２の導電膜のエツチン
グバックは、前記実施例と同様に異方性エツチングによ
って行なえばよい。 〔発明の効果〕 本発明の微細孔または微細溝の形成方法は、ド地体の上
に形成した第１の被膜にフォトリソグラフィ法により孔
または溝を穿設した後、前記第１の被膜上とその孔また
は溝の壁面および前記孔または溝内の前記下地体上に第
２の被膜を堆積させ、この後、前記第２の被膜をその膜
厚方向にエツチングが進行するエツチング条件でエツチ
ングバックして、この第２の被膜を前記第１の被膜の孔
または溝の壁面に堆積した部分を残して除去し、前記第
１の被膜の孔または満の幅をその壁面に残した前記第２
の被膜によって小さくすることを特徴とするものである
から、微細な孔または湾を容易に形成することができ、
しかも、フォトリソグラフィ法で形成できる眼光よりも
さらに小さな躯の孔または溝の形成も可能である。
を形成する場合について説明する。 まず、第１図（ａ）に示すように、ガラス基板等の下地
体１の上に、窒化シリコン（Ｓｉ Ｎ）または酸化シリ
コン（Ｓｉ２０）等の第１の絶縁膜２を任意の成膜法に
よって堆積させ、この第１の絶縁膜２の所定箇所に、フ
ォトリソグラフィ法によって孔２ａを形成する。この第
１の絶縁膜２に形成する孔２ａの幅（直径）φ１は２周
〜３−程度とする。このように、形成する孔２ａの幅（
直径）φ１が２坤〜３μ程度と比較的大きければ、第１
の絶縁膜２へのフォトリソグラフィ広による前記孔２ａ
の形成は、比較的ラフな管理および制御で行なうことが
できる。 次に、第１図（ｂ）に示すように、第１の絶縁膜２の上
とその孔２ａの壁面および前記孔２ａ内の下地体１上に
第２の絶縁膜３を堆積させる。なお、この第２の絶縁膜
３の材質は任意でよいが、例えば、第１の絶縁膜２と同
じ絶縁材料（窒化シリコンまたは酸化シリコン等）とす
る。この第２の絶縁膜３の堆積はＣＶＤ法によって行な
えばよく、ＣＶＤ法による被膜の堆積では、原料ガスが
波膜堆積面の表面で化学反応し、膜となって成長するた
め、このＣＶＤ法によれば、前記第２の絶縁膜３を、第
１の絶縁膜２の上面および下地体１の上面からその上方
にも、前記孔２ａの壁面からその側方にも、それぞれほ
ぼ均一な膜厚ｄ。に堆積させることができるし、また、
この第２の絶縁膜３の堆積膜厚も容易に制御することが
できる。 次に、第１図（ｃ）に示すように、前記第２の絶縁膜３
を、その膜厚方向にエツチングが進行するエツチング条
件で第１の絶縁膜２の上面および下地体１の上面を露出
させるまでエツチングバックする。この第２の絶縁膜３
のエツチングバックは、ＲＩＥ法またはスパッタエツチ
ング法等の異方性エツチングで行なう。このように第２
の絶縁膜３を異方性エツチングによってエツチングバッ
クすると、第２の絶縁膜３のうち、第１の絶縁膜２の上
面および下地体１の上面に堆積した部分がエツチングさ
れるまでの間に、前記孔２ａの壁面に地積した部分の上
に第１の絶縁膜２上の堆積層とほぼ面一に堆積した部分
がエツチングされ、最終的に、第２の絶縁膜３のうち前
記孔２ａの壁面に堆積した部分だけが残されて、この孔
２ａの幅（直径）が、この孔２ａの壁面に残された第２
の絶縁膜３の孔径方向の膜厚ｄ１の２倍だけ小さくなる
。なお、孔２ａの壁面に残す第２の絶縁膜３の孔径方向
の膜厚ｄ、は、第２の絶縁膜３の堆積膜厚ｄ０とエツチ
ングバックの冗方度によって任意にコントロールするこ
とができる。 第１図（ｄ）はこのようにして微細な孔４を形成した状
態を示している。なお、この最終的゛に形成された孔４
の径φ２はφ２−φ＋ ２−ｄ＋であり、例えば第１
の絶縁膜２にフォトリソグラフィ法で穿設した孔２ａの
径φｌをφ、−３−とじ、この孔２ａの壁面に残す第２
の絶縁膜３の孔径方向の膜厚ｄ、をｄ＋−０，８ａとす
ると、φ２−２μｔａ−２ （０，８ｍ）＝０．４ａ口
である。 すなわち、この微細孔の形成方法は、第１の絶縁膜２に
フォトリソグラフィ法によって穿設した孔２ａの幅を、
この孔２ａの壁面に第２の絶縁膜３を形成することによ
って小さくしてやるようにしたものであり、この方法に
よれば、第１の絶縁膜２に穿設する孔２ａは、最終的に
形成する孔４より幅の広いものでよいため、第１の絶縁
膜２へのフォトリソグラフィ法による孔２ａの穿設を比
較的ラフな管理および制御で行なうことができる。 また、前記第２の絶縁膜２の堆積およびそのエツチング
バックは、ＣＶＤ法および異方性エツチングで行なえる
から、この第２の絶縁膜２の堆積およびそのエツチング
バックは特に難しい技術ではない。したがってこの微細
孔の形成方法によれば、微細な孔または溝を容易に形成
することができる。 しかも、最終的に形成する孔４の幅は、第１の絶縁膜２
に穿設した孔２ａの壁面に残す第２の絶縁Ｈ３の膜厚ｄ
１を変えることによって任意に選ぶことができるから、
この微細孔の形成方法によれば、フォトリソグラフィ法
で形成できるＩＷＷよりもさらに小さな幅の孔を形成す
ることもできる。 なお、前記実施例では、微細な孔の形成について説明し
たが、本発明は、微細孔だけでなく微細な溝の形成にも
適用することができる。 さらに、本発明は、絶縁膜に限らず金属等の導電膜に微
細な孔または溝を形成するのにも利用できるもので、そ
の場合は、下地体上に金属）（材質はｆモ意）からなる
第１の導電膜を形成し、この第１の導電膜にフォトリソ
グラフィ法により孔または溝を穿設した後、前記第１の
導電膜上とその孔または溝の壁面および前記孔または溝
内のド地体上に第２の導電膜を堆積させ、この後、前記
第２の導電膜をその膜厚方向にエツチングが進行するエ
ツチング条件でエツチングバックして、この第２の導電
膜を前記第１の導電膜の孔または溝の壁面に堆積した部
分を残して除去し、前記第１の導電膜の孔または溝の幅
をその壁面に残した前記第２の導電膜によって小さくす
ればよい。なお、この場合、前記第２の導電膜の堆積に
は、この第２の導電膜をタングステンで形成する場合は
ＭＯＣＶＤ法を用い、メツキできる金属の場合はメツキ
法を用いＯばよい。また、この第２の導電膜のエツチン
グバックは、前記実施例と同様に異方性エツチングによ
って行なえばよい。 〔発明の効果〕 本発明の微細孔または微細溝の形成方法は、ド地体の上
に形成した第１の被膜にフォトリソグラフィ法により孔
または溝を穿設した後、前記第１の被膜上とその孔また
は溝の壁面および前記孔または溝内の前記下地体上に第
２の被膜を堆積させ、この後、前記第２の被膜をその膜
厚方向にエツチングが進行するエツチング条件でエツチ
ングバックして、この第２の被膜を前記第１の被膜の孔
または溝の壁面に堆積した部分を残して除去し、前記第
１の被膜の孔または満の幅をその壁面に残した前記第２
の被膜によって小さくすることを特徴とするものである
から、微細な孔または湾を容易に形成することができ、
しかも、フォトリソグラフィ法で形成できる眼光よりも
さらに小さな躯の孔または溝の形成も可能である。
第１図は本発明の一実施例を示す絶縁膜への微細孔の形
成Ｔ栓口である。 １・・・下地体、２・・・第１の絶縁膜、２ａ・・・孔
、３・・・第２の絶縁膜、４・・・最終形成孔。
成Ｔ栓口である。 １・・・下地体、２・・・第１の絶縁膜、２ａ・・・孔
、３・・・第２の絶縁膜、４・・・最終形成孔。
Claims (1)
- 下地体の上に形成した第１の被膜にフォトリソグラフィ
法により孔または溝を穿設した後、前記第１の被膜上と
その孔または溝の壁面および前記孔または溝内の前記下
地体上に第２の被膜を堆積させ、この後、前記第２の被
膜をその膜厚方向にエッチングが進行するエッチング条
件でエッチングバックして、この第２の被膜を前記第１
の被膜の孔または溝の壁面に堆積した部分を残して除去
し、前記第１の被膜の孔または溝の幅をその壁面に残し
た前記第２の被膜によって小さくすることを特徴とする
微細孔または微細溝の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34360889A JPH03201532A (ja) | 1989-12-28 | 1989-12-28 | 微細孔または微細溝の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34360889A JPH03201532A (ja) | 1989-12-28 | 1989-12-28 | 微細孔または微細溝の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201532A true JPH03201532A (ja) | 1991-09-03 |
Family
ID=18362852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34360889A Pending JPH03201532A (ja) | 1989-12-28 | 1989-12-28 | 微細孔または微細溝の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432381A (en) * | 1992-09-29 | 1995-07-11 | Siemens Aktiengesellschaft | Manufacturing method for a self-aligned through hole and semiconductor structure |
-
1989
- 1989-12-28 JP JP34360889A patent/JPH03201532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432381A (en) * | 1992-09-29 | 1995-07-11 | Siemens Aktiengesellschaft | Manufacturing method for a self-aligned through hole and semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170949B1 (ko) | 메탈층 형성 방법 | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPH0272624A (ja) | パターン形成方法 | |
| JP2890538B2 (ja) | 半導体装置 | |
| JPH03201532A (ja) | 微細孔または微細溝の形成方法 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| US8514027B2 (en) | Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method | |
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JPH06120353A (ja) | 半導体装置の製造方法 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| KR100283047B1 (ko) | 이중 레지스트 코팅을 이용한 표면 평탄화 방법 | |
| KR20040001454A (ko) | 듀얼 다마신용 정렬키 제조방법 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPS6265426A (ja) | 半導体への溝又は穴あけ方法 | |
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH081905B2 (ja) | 自己整合パターン形成方法 | |
| JPS6092633A (ja) | 半導体装置の製法 | |
| JPH0123944B2 (ja) | ||
| JPS6218029A (ja) | 半導体装置 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR20010061019A (ko) | 반도체 소자의 패턴 형성 방법 |