JPH03190302A - Resonance circuit using field effect transistor - Google Patents
Resonance circuit using field effect transistorInfo
- Publication number
- JPH03190302A JPH03190302A JP32991689A JP32991689A JPH03190302A JP H03190302 A JPH03190302 A JP H03190302A JP 32991689 A JP32991689 A JP 32991689A JP 32991689 A JP32991689 A JP 32991689A JP H03190302 A JPH03190302 A JP H03190302A
- Authority
- JP
- Japan
- Prior art keywords
- resonant circuit
- capacitance
- electrode
- inductor line
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 3
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 241001115903 Raphus cucullatus Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、電界効果トランジスタを使用した共振回路
に関するものてあり、特に電界効果トランジスタのソー
ス電極とドレイン電極との間に、インタフタ素子と共に
キャパシタ素子を並列共振回路を構成するように接続し
た共振回路に関するものである。Detailed Description of the Invention (Industrial Application Field) The present invention relates to a resonant circuit using a field effect transistor, and in particular, a resonant circuit using a field effect transistor. This invention relates to a resonant circuit in which elements are connected to form a parallel resonant circuit.
第４図は半導体基板上に形成された従来の電界効果トラ
ンジスタを使用した共振回路の一例を示す図である。同
図において、半導体基板（１）の−方の面には接地導体
（２）が形成されており、他方の面には電界効果トラン
ジスタ（ＦＥＴ） （１０）と並列共振回路を形成する
ためのインダクタ線路（６）とか形成されている。すな
わち、（３）はＦＥＴ（１０）のソース電極、（４）は
ドレイン電極、（５）はゲート電極て、上記インダクタ
線路（６）の一端はソース電極（３）に接続され、他端
はドレイン電極（４）に接続されている。（８）はソー
ス電極（３）に接続された入力端子、（９）はドレイン
電極（４）に接続された出力端子である。FIG. 4 is a diagram showing an example of a resonant circuit using a conventional field effect transistor formed on a semiconductor substrate. In the figure, a ground conductor (2) is formed on the - side of the semiconductor substrate (1), and a ground conductor (2) is formed on the other side to form a parallel resonant circuit with a field effect transistor (FET) (10). An inductor line (6) is formed. That is, (3) is the source electrode of the FET (10), (4) is the drain electrode, (5) is the gate electrode, one end of the inductor line (6) is connected to the source electrode (3), and the other end is connected to the source electrode (3). It is connected to the drain electrode (4). (8) is an input terminal connected to the source electrode (3), and (9) is an output terminal connected to the drain electrode (4).
第５図（ａ）は第４図の共振回路の等価回路であり、第
４図と同し参照番号は第４図と同一または同等の素子を
表わす。ＦＥＴ（１０）をオフさせた状態（ピンチオフ
させた状態）ては、ソース電極（３）とドレイン電極（
４）との間の電極間容量（７）が入力端子（８）と出力
端子（９）との間に接続された状態になり、ＦＥＴ（１
０）は第５図（ｂ）に示すように等価的に容量になる。FIG. 5(a) is an equivalent circuit of the resonant circuit of FIG. 4, and the same reference numerals as in FIG. 4 represent the same or equivalent elements as in FIG. 4. When the FET (10) is turned off (pinch-off state), the source electrode (3) and drain electrode (
The interelectrode capacitance (7) between the input terminal (8) and the output terminal (9) is now connected between the FET (1
0) equivalently becomes a capacitance as shown in FIG. 5(b).
従って、このときはインダクタ線路（６）と上記電極間
容量（７）とが並列共振回路を構成し、入力端子（８）
から出力端子（９）の共振周波数の信号の伝達は実質的
にＯになる。ＦＥＴ（１０）かオンしたときは、該ＦＥ
Ｔ（１０）は第５図（ｃ）に示すように実効的に低抵抗
として作用し、入力端子（８）と出力端子（９）との間
て低損失で信号が伝達される。従って、この共振回路は
、ＦＥＴ（１０）をオン・オフさせることにより、共振
周波数の信号に対するスイッチとして動作する。Therefore, at this time, the inductor line (6) and the interelectrode capacitance (7) constitute a parallel resonant circuit, and the input terminal (8)
The transmission of the signal at the resonant frequency of the output terminal (9) becomes substantially O. When FET (10) is turned on, the corresponding FE
T(10) effectively acts as a low resistance as shown in FIG. 5(c), and a signal is transmitted between the input terminal (8) and the output terminal (9) with low loss. Therefore, this resonant circuit operates as a switch for signals at the resonant frequency by turning the FET (10) on and off.
（発明か解決しようとする課題）
上記のように、従来の共振回路では、そのインダクタ成
分は半導体基板上に形成された線路を使用しているため
、インダクタンスは線路パターンによって決定され、そ
のばらつきについては殆ど考慮する必要かない。ところ
か、容量成分はオフ時のＦＥＴ（１０）のソース電極と
ドレイン電極との間の電極間容量を利用しているため、
製造プロセスにより容量値にかなりのばらつきか生じる
。容量成分の容量値にばらつきか生ずると、共振回路の
共振周波数か変化するから、所望の周波数の信号に対す
るスイッチングが困難になる。また、低い周波数に対す
る共振回路を設計する場合は、インダクタ線路（６）の
寸法を大きくする必要があり、パターン設計上のさまた
げになるという問題があった。(Invention or problem to be solved) As mentioned above, in conventional resonant circuits, the inductance component uses a line formed on a semiconductor substrate, so the inductance is determined by the line pattern, and its variation is There is almost no need to consider it. However, since the capacitance component uses the interelectrode capacitance between the source electrode and drain electrode of the FET (10) when it is off,
The manufacturing process causes considerable variation in capacitance values. If variations occur in the capacitance values of the capacitive components, the resonant frequency of the resonant circuit changes, making it difficult to switch for signals of a desired frequency. Furthermore, when designing a resonant circuit for low frequencies, it is necessary to increase the dimensions of the inductor line (6), which poses a problem in pattern design.
この発明は、上記のような従来の共振回路の欠点あるい
は問題点を解消するためになされたもので、プロセスに
より生ずるＦＥＴのオフ時の電極間容量の値のばらつき
を吸収して共振周波数の変動を小さくすると共に、イン
ダクタ線路を縮小して、パターン設計の自由度を増すこ
とを目的としたものである。This invention was made in order to eliminate the drawbacks or problems of the conventional resonant circuit as described above, and it absorbs variations in the interelectrode capacitance value when the FET is off, which occurs due to the process, and reduces the fluctuation in the resonant frequency. The purpose of this is to reduce the size of the inductor line and increase the degree of freedom in pattern design.
この発明の電界効果トランジスタを使用した共振回路は
、半導体基板上に形成された電界効果トランジスタのソ
ース電極とドレイン電極との間にインダクタ線路を形成
し、さらに上記ソース電極とドレイン電極との間に上記
インダクタ線路と並列に接続された付加キャパシタ素子
を形成して構成されている。A resonant circuit using a field effect transistor of the present invention includes an inductor line formed between a source electrode and a drain electrode of a field effect transistor formed on a semiconductor substrate, and an inductor line between the source electrode and drain electrode. It is constructed by forming an additional capacitor element connected in parallel with the inductor line.
（作 用）
この発明の電界効果トランジスタを使用した共振回路は
、オフ時のＦＥＴのソース電極とドレイン電極との間の
電極間容量と付加キャパシタ素子の容量値の和と、イン
ダクタ線路のインダクタンスとにより決定される共振周
波数で共振する。この場合、付加キャパシタ素子はオフ
時の上記電極間容量のばらつきを吸収することかでき、
共振周波数の変動を抑えることかできる。また、共振回
路のインダクタ線路を縮小することができるので、パタ
ーン設計上の自由度か増大する。(Function) A resonant circuit using the field effect transistor of the present invention has the following characteristics: the sum of the interelectrode capacitance between the source electrode and the drain electrode of the FET in the off state, the capacitance value of the additional capacitor element, and the inductance of the inductor line. It resonates at the resonant frequency determined by. In this case, the additional capacitor element can absorb the above-mentioned variation in capacitance between the electrodes when off,
Fluctuations in resonance frequency can be suppressed. Furthermore, since the inductor line of the resonant circuit can be reduced in size, the degree of freedom in pattern design increases.
以下、図を参照してこの発明の詳細な説明する。第１図
はこの発明の共振回路の第１の実施例、第２図（ａ）は
その等価回路て、第４図あるいは第５図（ａ）に示す従
来の共振回路と同一部分については第４図、第５図（ａ
）と同じ参照番号を付す、すなわち、（１）は半導体基
板、（２）は接地導体、（３）はＦＥＴ （１０）のソ
ース電極、（４）はドレイン電極、（５）はゲート電極
、（６）はインダクタ線路、（７）はソース電極（３）
とドレイン電極（４）との間に形成される電極間容量で
ある。この発明の共振回路では、半導体基板（１）上に
ソース電極（３）とドレイン電極（４）との間に接続さ
れた付加キャパシタ素子（１１）が形成されている。ソ
ース電極（３）は入力端子（８）に接続され、ドレイン
電極（４）は出力端子（９）に接続されている。Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 shows a first embodiment of the resonant circuit of the present invention, and FIG. 2(a) shows its equivalent circuit. Figures 4 and 5 (a
), i.e. (1) is the semiconductor substrate, (2) is the ground conductor, (3) is the source electrode of the FET (10), (4) is the drain electrode, (5) is the gate electrode, (6) is the inductor line, (7) is the source electrode (3)
This is the interelectrode capacitance formed between the drain electrode (4) and the drain electrode (4). In the resonant circuit of the present invention, an additional capacitor element (11) connected between a source electrode (3) and a drain electrode (4) is formed on a semiconductor substrate (1). The source electrode (3) is connected to the input terminal (8), and the drain electrode (4) is connected to the output terminal (9).
この発明の共振回路では、ソース電極（３）とドレイン
電極（４）との間に付加キャパシタ素子（１１）を並列
接続したことにより、オフ時のＦＥＴ（１０）の電極間
容量（７）にプロセスによるばらつきがあっても、この
ばらつきは上記付加キャパシタ素子（１１）の存在によ
り吸収され、共振周波数の変動は従来の共振回路よりも
小さくなる。また、所望共振周波数は一定であるから、
付加キャパシタ素子の容量値に相当する分だけインダク
タ線路（６）を縮小することができる。In the resonant circuit of the present invention, by connecting the additional capacitor element (11) in parallel between the source electrode (3) and the drain electrode (4), the interelectrode capacitance (7) of the FET (10) when off is reduced. Even if there is variation due to the process, this variation is absorbed by the presence of the additional capacitor element (11), and the variation in the resonant frequency becomes smaller than in the conventional resonant circuit. Also, since the desired resonance frequency is constant,
The inductor line (6) can be reduced in size by an amount corresponding to the capacitance value of the additional capacitor element.
以下にこの理由を式を使って説明する。The reason for this will be explained below using a formula.
第１図のこの発明の共振回路および第４図の従来の共振
回路において、所望共振周波数をｆ。とする。また、オ
フ時のＦＥＴ（１０）の電極間容量（７）の容量値をＣ
１この発明のインダクタ線路のインダクタンスをＬｌ、
付加キャパシタ素子（１１）の値を貼、従来の共振回路
のインダクタ線路のインダクタンスなＬとする。In the resonant circuit of the present invention shown in FIG. 1 and the conventional resonant circuit shown in FIG. 4, the desired resonant frequency is f. shall be. In addition, the capacitance value of the interelectrode capacitance (7) of the FET (10) when it is off is C
1 The inductance of the inductor line of this invention is Ll,
Plug in the value of the additional capacitor element (11) and use it as the inductance L of the inductor line of the conventional resonant circuit.
この発明の共振回路については、
量値のばらつきを士△Ｃとすると、第１図のこの発明の
共振回路の変化した共振周波数をｆ′。、共振周波数の
変動を士△ｆ′。とじ、また第４図の従来の共振回路の
変化した共振周波数をｒ〜。、共振周波数の変動を士△
ｆ′″。とすると、ｆ’ｏ 、 ｆ〜。はそれぞれ次式
で表わされる。Regarding the resonant circuit of the present invention, if the variation in quantity value is ΔC, then the changed resonant frequency of the resonant circuit of the present invention shown in FIG. 1 is f'. , the fluctuation of the resonant frequency is measured by △f'. Also, the changed resonant frequency of the conventional resonant circuit shown in FIG. 4 is r~. , the fluctuation of the resonant frequency is measured
f'''., then f'o and f~. are respectively expressed by the following equations.
従来の共振回路については、 て表わされる。For conventional resonant circuits, It is expressed as
ここて、（１） ＝（２）より、
ＬＣ＝Ｌ、（Ｃ＋Ｃ，） ・・・・・・・・・・・
・（３）よって、Ｌ ＞ Ｌ ｌ 、、、、
、、、、、、、、（４）となる。これにより、この発明
の共振回路ては、インダクタ線路（６）を縮小すること
かできることが判る。Here, from (1) = (2), LC=L, (C+C,) ・・・・・・・・・・・・
・(3) Therefore, L > L l ,,,
, , , , , (4). This shows that in the resonant circuit of the present invention, the inductor line (6) can be reduced in size.
次に、オフ時のＦＥＴ（１０）の電極間容量（７）の容
（３）式よりＬｌ（ＣＩ＋Ｃ）＝ ＬＣ故。Next, from the formula (3) of the interelectrode capacitance (7) of the FET (10) when it is off, Ll (CI + C) = LC.
また、
各共振回路の共振周波数が例えば高い方に動いたときの
変動幅を比較するために、ｆ′Ｏ−ｆ’ｏを求めると、
となる。ここで、Ｌ＞Ｌｌであるから、Ｌ・ΔＣＡＬ。Further, in order to compare the range of fluctuation when the resonance frequency of each resonance circuit moves, for example, to a higher side, f'O−f'o is calculated as follows. Here, since L>Ll, L・ΔCAL.
・へＣ１従って１丁百コ了−ヨ璽〈＼「τ「１τ−１ｓ
ｃ”ｒ！ある。・To C1 Therefore, 1 cho 100 ko completed - Yosho〈\"τ"1τ-1s
There is c”r!
よって、（７）式は、
となる。従って、（８）式から、電極間容量（７）の値
Ｃか回じようにΔＣ変化しても、この発明の共振回路の
共振周波数の変動幅は、第４図の従来の共振回路の共振
周波数の変動幅より小さいことか分かる。ずなわち、
ｆ’ｏ＜ ｆ”、、となる。共振周波数か低い方に動
いたときも、この発明の共振回路の共振周波数の変動幅
は第４図の従来の共振回路のそれよりも小さくなる。よ
って、この発明の共振回路ては、キャパシタ素子（１１
）を付加することにより、電極間容量（７）のばらつき
を吸収して。Therefore, equation (7) becomes as follows. Therefore, from equation (8), even if the value C of the interelectrode capacitance (7) changes by ΔC, the fluctuation range of the resonant frequency of the resonant circuit of this invention is the same as that of the conventional resonant circuit shown in FIG. It can be seen that this is smaller than the fluctuation range of the resonant frequency. Zunawachi,
f'o<f'', . Even when the resonance frequency moves to a lower side, the fluctuation range of the resonance frequency of the resonance circuit of the present invention is smaller than that of the conventional resonance circuit of FIG. 4. Therefore, , the resonant circuit of the present invention includes a capacitor element (11
) to absorb variations in interelectrode capacitance (7).
共振周波数の変動を第４図の従来の回路よりも減少させ
ることかてきる。It is possible to reduce fluctuations in the resonant frequency more than in the conventional circuit shown in FIG.
第６図はこの発明の共振回路の第２の実施例で、インダ
クタ線路（６）の１部を多層化し、斜線を施した多層化
された部分の線間容量を付加キャパシタ素子（１１）と
して使用したものである。FIG. 6 shows a second embodiment of the resonant circuit of the present invention, in which a part of the inductor line (6) is multilayered, and the line capacitance of the multilayered part indicated by diagonal lines is used as an additional capacitor element (11). This is what I used.
第３図は、第１図あるいは第６図に示すこの発明の共振
回路と第４図の従来の共振回路のオフ時のＦＥＴ（１０
）の電極間容量の変化による共振周波数の変化に対する
伝達特性の変化の様子を示した図である。同図で、ｆｏ
は所望共振周波数を示し、＋ ｆ’ｏ、−ｆ’０はこの
発明の共振回路において、電極間合ｆｆｉ （７）の値
のばらつきにより変動した共振周波数を示し、＋ｆ”。FIG. 3 shows the FET (10
) is a diagram showing changes in transfer characteristics with respect to changes in resonance frequency due to changes in interelectrode capacitance. In the same figure, fo
indicates the desired resonance frequency, +f'o and -f'0 indicate the resonance frequencies that fluctuate due to variations in the value of the electrode distance ffi (7) in the resonant circuit of the present invention, and +f''.
、−ｆ−０は第４図の従来の共振回路において、電極間
容量（７）のばらつきにより変動した共振周波数を示す
。また、実線は共振回路の所望の特性を、−点鎖線はこ
の発明の共振回路の特性を、点線は第４図の従来の共振
回路の特性を示す。, -f-0 indicates a resonant frequency that fluctuates due to variations in the interelectrode capacitance (7) in the conventional resonant circuit shown in FIG. Further, the solid line shows the desired characteristics of the resonant circuit, the dashed line shows the characteristics of the resonant circuit of the present invention, and the dotted line shows the characteristics of the conventional resonant circuit shown in FIG.
（発明の効果）
以上のように、この発明の電界効果トランジスタを使用
した共振回路では、ＦＥＴ（１０）のドレイン電極とソ
ース電極との間にキャパシタ素子（１１）を付加して、
この付加キャパシタ素子（ＩＩ）と電極間容量（７）の
容量値の和と、インダクタ線路（６）のインダクタンス
とにより共振回路の共振間波数か決定されるから、上記
電極間容量のプロセスによるばらつきは付加キャパシタ
素子（１１）により吸収され、共振回路の特性の均一性
が向上し、所望共振周波数ｆ。の信号に対するスイッチ
ングの信頼性が向上する。また、キャパシタ素子（１１
）を付加したことにより、インダクタ線路（６）を縮小
することかてき、パターン設計上の自由度か増すという
効果も得られる。(Effects of the Invention) As described above, in the resonant circuit using the field effect transistor of the present invention, a capacitor element (11) is added between the drain electrode and the source electrode of the FET (10),
Since the inter-resonant wave number of the resonant circuit is determined by the sum of the capacitance values of this additional capacitor element (II) and the inter-electrode capacitance (7) and the inductance of the inductor line (6), the above-mentioned inter-electrode capacitance varies due to the process. is absorbed by the additional capacitor element (11), the uniformity of the characteristics of the resonant circuit is improved, and the desired resonant frequency f. switching reliability for signals is improved. In addition, a capacitor element (11
), the inductor line (6) can be reduced in size and the degree of freedom in pattern design can be increased.
第１図は半導体基板上に形成されたこの発明による電界
効果トランジスタを使用した共振回路の第１の実施例の
主要部の構造を示す図、第２図（ａ）は第１図の共振回
路の等価回路図、第２図（ｂ）、（ｃ）は第１図の共振
回路中のＦＥＴのオン・オフ時の機能を等価的に示した
図、第３図はこの発明の共振回路と第４図に示す従来の
電界効果トランジスタを使用した共振回路の共振周波数
変動に対する伝達特性を比較して示した図、第４図は半
導体基板上に形成された上記従来の電界効果トランジス
タを使用した共振回路の主要部の構造を示す図、第５図
（ａ）は第４図の共振回路の等価回路図、第５図（ｂ）
、（ｅ）は第４図の共振回路中のＦＥＴのオン、オフ時
の機能を等価的に示した図、第６図は半導体基板上に形
成されたこの発明による電界効果トランジスタを使用し
た共振回路の第２の実施例の主要部の構造を示す図であ
る。
（１）・・・・半導体基板、（３）・・・・ソース電極
、（４）・・・・ドレイン電極、（５）・・・・ゲート
電極、（６）・・・・・インダクタ線路、（７）・・・
・電極間容量。
（１０）・・・・ＦＥＴ 、 （ＩＩ）・・・・キャパ
シタ素子。
代 理 人 大 岩 増 雄鳥１ 図
晃５ 団
］υ
イ善捧黍猥
２・ 趨氾峯体
：ｌ：ＦＥＴハ・ゾ、ス電斗動
４ ： ＦＥＴＭ−レイン噛り肩に５°ＦＥＴ＾−
−１電櫂
６、インｒクク〉ス釆１嘉ト
８： 入力侭）
９： ！１１わ耳
１０： ＦＥＴ
１： キ曜シクシス１手
（Ｃ）
α−−φψシーつFIG. 1 is a diagram showing the structure of the main part of a first embodiment of a resonant circuit using a field effect transistor according to the present invention formed on a semiconductor substrate, and FIG. 2(a) is a diagram showing the resonant circuit of FIG. 1. 2(b) and 2(c) are diagrams equivalently showing the on/off functions of the FET in the resonant circuit of FIG. 1, and FIG. 3 is an equivalent circuit diagram of the resonant circuit of the present invention. Figure 4 shows a comparison of the transfer characteristics with respect to resonance frequency fluctuations of resonant circuits using conventional field effect transistors, as shown in Figure 4. A diagram showing the structure of the main part of the resonant circuit, Fig. 5 (a) is an equivalent circuit diagram of the resonant circuit in Fig. 4, Fig. 5 (b)
, (e) is a diagram equivalently showing the on/off functions of the FET in the resonant circuit of FIG. 4, and FIG. FIG. 7 is a diagram showing the structure of the main part of a second embodiment of the circuit. (1)...Semiconductor substrate, (3)...Source electrode, (4)...Drain electrode, (5)...Gate electrode, (6)...Inductor line , (7)...
・Capacitance between electrodes. (10)...FET, (II)...Capacitor element. Substitute Daiwa Masu Otori 1 Figure 5 group] υ Izen dedication 2, Flood mountain body: l: FET Ha-Zo, Su electric dodo 4: FETM - 5° FET on the shoulder of the rain ＾ −
-1 Electric paddle 6, Input button 1 Kato 8: Input 9: ! 11 ears 10: FET 1: Kiyoshixis 1 move (C) α−−φψ sheet
Claims (1)
のソース電極とドレイン電極との間にインダクタ線路を
形成し、さらに上記ソース電極とドレイン電極との間に
、これらソース電極とドレイン電極との間の電極間容量
と実効的に並列に入る付加キャパシタ素子を形成してな
る、電界効果トランジスタを使用した共振回路。(1) An inductor line is formed between a source electrode and a drain electrode of a field effect transistor formed on a semiconductor substrate, and an inductor line is further formed between the source electrode and the drain electrode, and between the source electrode and the drain electrode. A resonant circuit using a field effect transistor, which forms an additional capacitor element that is effectively in parallel with the interelectrode capacitance of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991689A JPH03190302A (en) | 1989-12-19 | 1989-12-19 | Resonance circuit using field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991689A JPH03190302A (en) | 1989-12-19 | 1989-12-19 | Resonance circuit using field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190302A true JPH03190302A (en) | 1991-08-20 |
Family
ID=18226699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32991689A Pending JPH03190302A (en) | 1989-12-19 | 1989-12-19 | Resonance circuit using field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190302A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846845A (en) * | 1993-07-26 | 1998-12-08 | T.I.F. Co., Ltd. | LC element manufacturing method |
| JP2003101304A (en) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | High-frequency switching circuit and electronic device using the same |
| JP2007336544A (en) * | 2006-06-12 | 2007-12-27 | Thomson Licensing | Switch and switching device with selective isolation for multimedia terminal |
| KR100842643B1 (en) * | 2002-05-10 | 2008-06-30 | 삼성전자주식회사 | Apparatus and method for forming capacitors in printed circuit board |
| JP2008206129A (en) * | 2007-01-23 | 2008-09-04 | Mitsubishi Electric Corp | Variable attenuator |
| JP2012129721A (en) * | 2010-12-14 | 2012-07-05 | Mitsubishi Electric Corp | Variable attenuator |
| CN103884873A (en) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | Structure for preventing occurrence of resonance in reliability test |
| CN105789182A (en) * | 2016-04-29 | 2016-07-20 | 上海华力微电子有限公司 | MOS structure used for packaging level reliability test and manufacturing method thereof |
-
1989
- 1989-12-19 JP JP32991689A patent/JPH03190302A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846845A (en) * | 1993-07-26 | 1998-12-08 | T.I.F. Co., Ltd. | LC element manufacturing method |
| JP2003101304A (en) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | High-frequency switching circuit and electronic device using the same |
| JP4534405B2 (en) * | 2001-09-25 | 2010-09-01 | 株式会社村田製作所 | High frequency switch circuit and electronic device using the same |
| KR100842643B1 (en) * | 2002-05-10 | 2008-06-30 | 삼성전자주식회사 | Apparatus and method for forming capacitors in printed circuit board |
| JP2007336544A (en) * | 2006-06-12 | 2007-12-27 | Thomson Licensing | Switch and switching device with selective isolation for multimedia terminal |
| JP2008206129A (en) * | 2007-01-23 | 2008-09-04 | Mitsubishi Electric Corp | Variable attenuator |
| JP2012129721A (en) * | 2010-12-14 | 2012-07-05 | Mitsubishi Electric Corp | Variable attenuator |
| CN103884873A (en) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | Structure for preventing occurrence of resonance in reliability test |
| CN105789182A (en) * | 2016-04-29 | 2016-07-20 | 上海华力微电子有限公司 | MOS structure used for packaging level reliability test and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166646A (en) | Integrated tunable resonators for use in oscillators and filters | |
| US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
| US6661301B2 (en) | Oscillator circuit | |
| JPH03190302A (en) | Resonance circuit using field effect transistor | |
| WO2002093743A1 (en) | Phase shifter and multibit phase shifter | |
| JPWO2002056467A1 (en) | Phase shifters and multi-bit phase shifters | |
| KR100299900B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| JP3709770B2 (en) | Semiconductor switch circuit and semiconductor device | |
| US3436681A (en) | Field-effect oscillator circuit with frequency control | |
| JPH1041404A (en) | Semiconductor device | |
| JPH098501A (en) | High frequency switch | |
| US6737890B2 (en) | Switching circuit device | |
| JP2014229980A (en) | Phase shift circuit | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| US6897736B2 (en) | Integrated high-frequency MOS oscillator | |
| KR102622648B1 (en) | Broadband phase shifter | |
| JP2956383B2 (en) | Semiconductor switch | |
| JP3315299B2 (en) | Microwave switch | |
| JP2881716B2 (en) | Oscillator | |
| JP3670084B2 (en) | Semiconductor switch circuit | |
| JP2002118421A (en) | Voltage controlled oscillator | |
| JP4644968B2 (en) | Semiconductor switch circuit and semiconductor device | |
| JP2001007604A (en) | Semiconductor device | |
| JP2002164703A (en) | Wide band withstand power switch | |
| JP2003318715A (en) | High-frequency switching circuit and communication apparatus |