JPH0319001A

JPH0319001A - 待機二重処理系の主／従制御装置

Info

Publication number: JPH0319001A
Application number: JP1153659A
Authority: JP
Inventors: Masao Abe; 安部　正夫
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1989-06-16
Filing date: 1989-06-16
Publication date: 1991-01-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、待機二重処理系の主／従制御装置に係り、
特に、電子連動装置に好適なものに関する。

（従来の技術）従来、駅構内制御装置の一つとしての電子連動装置は、
待機二重処理系に構成されている。

第５図は、従来の電子連動装置の概略構成を示すブロッ
ク図であって、転てつ器、信号機、軌道回路を演算制御
する保安処理系（以Ｆ、Ａ系という）と、進路選別を演
算制御する進路選別処理系（以下、Ｂ系という）と、列
車のダイヤを管理制御するダイヤ管理処理系（以下、Ｃ
系という）と、そのＩＩＪｃＴｃ処理系等の処理炉ら構
成されている。

このうち、Ａ系は、保安の要となる性質上、高性能・高
安全性のコンピュータを備えたＡ１−Ａ３の三重系に構
成され、これらは同期運転されている。また、他のＢ〜
Ｎ系はそれぞれ汎用のコンピュータを主／従の二重系に
構成し、この二重系はそれぞれ独自に、すなわち非同期
に運転されている。

上記Ａ〜Ｎ系のデータの授受は、Ａ系を親局とし、他の
Ｂ〜Ｎ系を子局とする関係の通信ネットワークを形成し
、各Ａ〜Ｎ系を接続するバスラインｌに接続された共有
メモリｍを介して行なわれている。このような通信ネッ
トワークは、Ａ系が同期した三重系で、かつ多数決回路
により演算結果が出力されるように構成されているため
、誤った判断を行なわないという条件の下に組まれてい
る。

従って、二重系に構成されているＢ糸量下の系において
、主／従いずれの系を採用するかは、Ａ系がＢ糸量下の
系を監視してその異常状態を判断して決定するように構
成されている。

（発明が解決しようとする課題）しかしながら、上記従来の待機二重系の主／従制御装置
においては、完全同期の高性能、高安全性のコンピュー
タを備えた三重系からなるＡ系を親局とし、この系の判
断により、他の二重系からなる子局の主／従を決定する
ように構成されているため、ハード構成が複雑で、かつ
コスト高になるという欠点かあった。

すなわち、Ａ系は絶対的に誤判断を行なわないようにす
るために、同期三重系で、かつ多数決回路により出力さ
れているため、ハード構成が複雑化し、コスト高となっ
ていた。

この発明は、上記問題点を解決するために成されたもの
であって、その目的とするところはハード構成が簡単で
、かつフェールセーフに待機二重系の主／従を決定でき
る待機二重処理系の主／従制御装置の提供にある。

（課題を解決するための手段）この発明は、上記目的達成のために、（イ）複数の二重処理系と、バスラインと、共有メモリ
と、系切換制御手段とを有し、（ロ）前記二重処理系は
、当該二重処理系を構成する処理系がそれぞれ単独で所
定の演算処理が可能で、かつ各処理系は非同期で運転さ
れるものであり、（ハ）前記バスラインは、前記複数の二重処理系を接続
し、そのうちの一つの二重処理系を親局とし、他の二重
処理系を子局とす多通信ネットワークを形成するもので
あり、（ニ）前記共有メモリは、前記バスラインに接続
され、前記各二重処理系の動作状態を記憶するものであ
り、（ホ）前記系切換制御手段は、 ■前記親局が前記共有メモリに記憶されている前記各子
局の動作状態を読取り、その読取りにおいて一方の処理
系（主系）が異常のときは他方の処理系（従系）を主系
にして直前の主系を従系に切換選択し、又、主系となっ
た系が異常となった時は前記と同様の切換選択し、 ■前記子局が前記共有メモリに記憶されている前記親局
の動作状態を読取り、その読取りにおいて主系が異常の
ときは親局が異常であることを申告し、親局となるべき
２つの系は複数ある子局の申告により主／従を決定する
ものであることを特徴とする。

（作用）上記構成において、二重処理系は、各処理系が単独で所
定の演算処理が可能で、かつ非同期で運転される。

そして、バスラインは、二重処理系を複数個接続して通
信ネットワークを形成し、そのうちの一つの二重処理系
を親局とし、他の二重処理系を子局とする。

系切換制御手段は、親局が共有メモリに記録されている
各子局の動作状態を読取り、その読取りにおいて主系が
異常のときは従系に切換選択し、又は従系が異常のとき
は主系に切換選択し、さらに、子局が共有メモリに記録
されている親局の動作状態を読取り、その読取りにおい
て主系が異常のときは親局が異常であることを申告し、
親局となるべき２つの系は複数ある子局の申告により主
／従を決定するように作用する。

（実施例）以下、本発明装置を図面に基いて説明する。

第１図は、本発明装置に係る一実施例の概略構成を示す
ブロック図であって、上記従来装置と同様に電子連動装
置に適用した例が示されている。

保安情報系であるＡ系も含めた全部のＡ〜Ｎ系は、主／
従の関係を有して二重に構成されているとともに、主系
、従系ともに、汎用の制御用マイクロコンピュータを中
心に構成されている。

各Ａ〜Ｎ系はバスラインｌを介して接続され、かつ共有
メモリｍと接続されて通信ネットワークが形成されてい
る。

Ａ系は親局としての機能を有し、Ｂ糸量下の主／従を決
定するとともに、Ｂ糸量下の各県はＡ系を含めた他系の
正常／異常を判定し申告する機能を備えている。

第２図はＡ系の詳細ブロック図であって、主系としての
Ａ１系及び従系としてのＡｚとも同一構成からなる汎用
の制御用コンピュータから構成されている。

すなわち、中央処理部（ＣＰＵ）２０．制御回路２１．
Ｉ１０ユニット２２．プログラムメモリ２３．Ｉ１０メ
モリ２４．ワークメモリ２５及び通信コントローラ２６
から構成され、これら両系Ａ１．Ａ２は、バスライン１
に接続されて通信ネットワークが形成されている。

なお、本発明における系切換制御手段は、各県のｃｐｕ
、制御回路及びワークメモリによって実現される。

Ｂ糸量下の各県も上記Ａ系と同様な主／従からなる二重
の汎用の制御用コンピュータから構成され、かつバスラ
インｌに接続されている。

第３図は、共有メモリｍのマツプであって、最上位にＡ
系のエリアが設けられ、以下Ｂ〜Ｎ系のエリアが設けら
れている。

Ａ系のエリアには、親局Ａ系を含めた各県の主／従情報
と、Ａ１系の自系の正常申告フラグを書込むエリアと、
Ａ２系の自系の正常申告フラグを書込むエリアとを有し
ている。

また、Ｂ糸量下のエリアには、それぞれの主／従系Ｂ、
、Ｂ２．Ｃ，，Ｃ，、〜ＮｌＮ２の自系の正常申告フラ
グと他系の診断結果を書込むエリアが設けられている。

共有メモリｍへの書込み（ライト）は、各県とも自系に
割当てられたエリアにだけライトすることができ、一方
、読取り（リード）は、どのエリアのデータもリードで
きる基本構成のもとで、各Ａ〜Ｎ系間のデータ転送が行
なわれるように構成されている。

以下、本実施例の動作を第４図のフローチャートを参照
して説明する。

今、電子連動装置がスタートすると第４図（ａｓ　）　
、　（Ｂ２）〜（ｎｔ　）、　（Ｂ２）に従い各Ａ、、
Ａ２〜Ｎ、、Ｎ２系が非同期に処理が開始される。すな
わち、Ａｌ系は同図（ａｌ）のステップ１００〜１１２
に従って動作が行なわれるとともに、Ａ２系もこのステ
ップに従って動作される。また子局であるＢ１系は、同
図（ｂｌ）のステップ２００〜２０８に従って動作が行
なわれるとともに、Ｂ２系もこのステップに従って行な
って動作される。さらに、他の子局Ｃ１〜０２〜Ｎ１Ｎ
２もＢｓ系と同様のステップで動作される。

さて、各Ａ１．Ａｚ〜Ｎｔ、Ｎｚ系は、定周期に自系が
正常であることを正常申告フラグを更新することで他系
に申告する（ステ・ノブ１０８，２０４，１００，２０
０）、各県とも他系の正常申告フラグの更新されている
データを定周期にリードして他系を判定し、その結果を
共有メモリｍにライトしている（ステップ１０４．２０
２）。

なお、主系のＡ　（Ａｚ　、　Ａｚ　）系（親局）は、
各県の正常申告フラグ及び各県が判定した各県の正常／
異常の状態により、子局の主／従を決定して共有メモリ
ｍにライトする（ステップ１０６）、また、Ａ系は各県
が判定した情報により、自系が主系となるべきか否を判
定しくステップ１０２）、自系が主系となるべきである
場合は（ステップ１０２肯定）、相手系を従系とすると
ともに、自系を主系とし、その情報を共有メモリｍにラ
イトする（ステップ１０４）。

上述の実施例では、全ての待機二重系を汎用の制御用コ
ンピュータで梢成し、このうちのＡ系を親局とし、他の
系を子局とする通信ネットワークを形成するとともに、
各県を接続するバスラインｌに共有メモリｍを接続し、
この共有メモリｍに各県の動作状態を記録し、さらにこ
のメモリを介して通信を行なうように構成したので、親
局のＡ系はＢ糸量下の子局の異常状態を監視してその系
の主／従を選択でき、またＢ糸量下の子局は親局のＡ系
の異常状態を監視して親局が異常であることを申告し、
親局となるべき２つの系は複数ある子局の申告により主
／従を決定するとかできる。

従って、親局のＡ系も子局の系と同様なハード構成とす
ることができ、ローコストで待機二重系の主／従指定を
行なうことができる。

（発明の効果）この発明装置は、全ての待機二重系を汎用の制御用コン
ピュータで構成し、このうちの一つの系を親局とし、他
の系を子局とする通信ネットワークを形成するとともに
、各県を接続するバスラインに共有メモリを接続し、こ
の共有メモリに各県の動作状態を記録し、さらにこのメ
モリを介して通信を行なうように構成したので、親局の
系は子局の系の異常状態を監視してその系の主／従を選
択でき、また子局の各県は親局の系の異常状態を監視し
親局が異常であることを申告し、親局となるべき２つの
系は複数ある子局の申告により主／従を決定するとがで
きる。

従って、親局の系も子局の系と同様なハード構成とする
ことができ、ローコストで待機二重系の主／従指定がで
きる効果がある。

【図面の簡単な説明】

第１図は本発明装置の概略構成を示すブロック図、第２
図はＡ系の詳細ブロック図、第３図は共有メモリｍのマ
ツプ、第４図は制御動作を示すフローチャート、第５図
は従来装置のブロック図である。Ａ〜Ｎ・・・二重処理系、ｍ・・・共有メモリ。

Claims

【特許請求の範囲】（イ）複数の二重処理系と、バスラインと、共有メモリ
と、系切換制御手段とを有し、（ロ）前記二重処理系は、当該二重処理系を構成する処
理系がそれぞれ単独で所定の演算処理が可能で、かつ各
処理系は非同期で運転されるものであり、（ハ）前記バスラインは、前記複数の二重処理系を接続
し、そのうちの一つの二重処理系を親局とし、他の二重
処理系を子局とする通信ネットワークを形成するものであり、（ニ）前記
共有メモリは、前記バスラインに接続され、前記各二重
処理系の動作状態を記憶するものであり、（ホ）前記系切換制御手段は、（１）前記親局が前記共有メモリに記憶されている前記
各子局の動作状態を読取り、その読取りにおいて一方の
処理系（主系）が異常のときは他方の処理系（従系）を
主系にして直前の主系を従系に切換選択し、又、主系と
なった系が異常となつた時は前記と同様の切換選択し、（２）前記子局が前記共有メモリに記憶されている前記
親局の動作状態を読取り、その読取りにおいて主系が異
常のときは親局が異常であることを申告し、親局となる
べき２つの系は複数の子局の申告により主／従を決定す
るものである、ことを特徴とする待機二重処理系の主／従制御装置。