JPH03188658A - Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device - Google Patents
Lead frame material for semiconductor device and manufacture of lead flame for semiconductor deviceInfo
- Publication number
- JPH03188658A JPH03188658A JP32711789A JP32711789A JPH03188658A JP H03188658 A JPH03188658 A JP H03188658A JP 32711789 A JP32711789 A JP 32711789A JP 32711789 A JP32711789 A JP 32711789A JP H03188658 A JPH03188658 A JP H03188658A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- metal plate
- etching
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052742 iron Inorganic materials 0.000 claims abstract description 28
- 239000010949 copper Substances 0.000 claims abstract description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 40
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 229910021578 Iron(III) chloride Inorganic materials 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 5
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910002555 FeNi Inorganic materials 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 13
- 238000004080 punching Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用リードフレーム用材の構造的改良
と半導体装置用リードフレームの製造方法の改良とに関
する。特に、半導体装置用リードフレームのインナーリ
ードが十分広いボンディング領域と十分微細なインナー
リードピッチを有するようになす改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to structural improvements in materials for lead frames for semiconductor devices and improvements in methods for manufacturing lead frames for semiconductor devices. In particular, the present invention relates to an improvement in which the inner leads of a lead frame for a semiconductor device have a sufficiently wide bonding area and a sufficiently fine inner lead pitch.
〔従来の技術］
半導体装置用リードフレームとは、例えば４２ニッケル
合金等の板を成形して製造した板状体よりなり、半導体
装置の製造工程に使用される中間部材である。この半導
体装置用リードフレームとその製造方法とを、図面を参
照して略述する。[Prior Art] A lead frame for a semiconductor device is a plate-shaped body manufactured by molding a plate of, for example, a 42 nickel alloy, and is an intermediate member used in the manufacturing process of a semiconductor device. This lead frame for a semiconductor device and its manufacturing method will be briefly described with reference to the drawings.
第４図参照
図は、従来技術に係る半導体装置用リードフレームの１
例の平面図である。Referring to FIG. 4, one of the lead frames for semiconductor devices according to the prior art is shown.
FIG. 3 is a plan view of an example.
図において、６は半導体装ノブ（図示せず）がその北に
搭載されるアイランドであり、このアイランド６は支持
ハーフを介して保持バー８に一体的に連結されている。In the figure, reference numeral 6 denotes an island on which a semiconductor mounting knob (not shown) is mounted on the north side, and this island 6 is integrally connected to the holding bar 8 via a support half.
こ−で、保持バー８は額縁状の形状を有し、支持バー７
を介してアイランド６を支持すると−もに、下記する接
続導体９も支持する。この接続導体９の一端は、上記の
アイランド６の近傍にこれとは絶縁されて配列され、そ
の他端は、上記のとおり、保持バー８に一体的に連結さ
れている。Here, the holding bar 8 has a frame-like shape, and the supporting bar 7
It supports the island 6 through the wafer, and also supports the connection conductor 9 described below. One end of this connecting conductor 9 is arranged near the island 6 and insulated therefrom, and the other end is integrally connected to the holding bar 8 as described above.
従来技術に係る半導体装置用リードフレームの製造方法
には、ウェットエツチング法を使用して成形する方法と
プレス打抜き法を使用して成形する方法とがある。Conventional methods for manufacturing lead frames for semiconductor devices include a method of forming using a wet etching method and a method of forming using a press punching method.
まず、ウェットエツチング法を使用してなす半導体装置
用リードフレームの製造方法について略述する。First, a method for manufacturing a lead frame for a semiconductor device using a wet etching method will be briefly described.
第５図参照
図はウェットエツチング法を使用して製造された半導体
装置用リードフレームの接続導体９の断面図の１例（具
体的には、第４図にＣ−Ｃをもって示す領域の断面図）
である０図において、ｌは接続導体９の先端部（ボンデ
ィングがなされる領域であり、以下、この接続導体９を
インナーリードと云う。）の上面の平坦な領域の幅；４
与（接続導体の長手方向と直交する方向の長さ）であり
、Ｐはインナーリード９のピンチである。The figure referenced in FIG. 5 is an example of a cross-sectional view of the connection conductor 9 of a lead frame for a semiconductor device manufactured using the wet etching method (specifically, a cross-sectional view of the area indicated by CC in FIG. 4). )
In Figure 0, l is the width of the flat area on the top surface of the tip of the connecting conductor 9 (the area where bonding is performed, and hereinafter this connecting conductor 9 is referred to as the inner lead); 4
(the length in the direction perpendicular to the longitudinal direction of the connecting conductor), and P is the pinch of the inner lead 9.
ウェットエツチング法を使用してなす半導体装置用リー
ドフレームを製造するには、金属板（図示せず）の両面
上にレジスト等の膜（図示せず）を形成し、このレジス
ト膜が形成されている金属板の両面上に、リードフレー
ムの平面パターンを代表するフォトマスクを対接させて
、上記のレジスト等を露光した後現像してエツチング用
マスクを製造する。つぎに、上記のエツチング用マスク
がその上に形成されている金属板の両面からエツチング
液を噴射して、噴射方式のエツチングを実施して金属板
を半導体装置用リードフレームの平面パターンに対応し
た形状に成形する。このウェットエツチング法程におい
ては、その等方性特性にもとづき、いわゆるサイドエツ
チングは避は難く、エンチング形状は図示するようにな
り、その厚さ方向の中間に突起９１が残留することは避
は難い。最後に、使用済みのレジストを除去して、所望
の形状に成形された金属板よりなるリードフレームを製
造する。To manufacture a lead frame for a semiconductor device using the wet etching method, a film such as a resist (not shown) is formed on both sides of a metal plate (not shown), and this resist film is A photomask representative of the planar pattern of the lead frame is brought into contact with both sides of the metal plate, and the above-mentioned resist or the like is exposed and developed to produce an etching mask. Next, the etching solution was sprayed from both sides of the metal plate on which the etching mask was formed, and spray etching was performed to make the metal plate correspond to the planar pattern of the lead frame for semiconductor devices. Form into shape. In this wet etching process, it is difficult to avoid so-called side etching due to its isotropic properties, and the etched shape becomes as shown in the figure, and it is inevitable that a protrusion 91 remains in the middle of the etching in the thickness direction. . Finally, the used resist is removed to produce a lead frame made of a metal plate formed into a desired shape.
つぎに、プレス打抜き法を使用してなす半導体装置用リ
ードフレームの製造方法について説明する。Next, a method for manufacturing a lead frame for a semiconductor device using a press punching method will be described.
第６図参照
図は、半導体装置用リードフレームの平面パターンに適
合した雄・雌金型を使用して金属板（図示せず）を打抜
いて、リードフレームの形状に成形された金属板よりな
るリードフレームの接続導体９の断面の１例（具体的に
は第４図にＣ−Ｃをもって示す領域の断面図）である、
このプレス打抜き法を使用して製造した半導体装置用リ
ードフレームの接続導体９の断面は不可避的に台形にな
る０図において、！・２′は接続導体９の先端部（ポン
ディングがなされる領域）の上・下面の平坦な領域の幅
であり、Ｐはインナーリードピッチである。The diagram shown in Figure 6 is a metal plate formed into the shape of a lead frame by punching out a metal plate (not shown) using male and female molds that match the planar pattern of a lead frame for semiconductor devices. This is an example of a cross section of the connecting conductor 9 of the lead frame (specifically, a cross-sectional view of the area indicated by CC in FIG. 4).
In Figure 0, the cross section of the connecting conductor 9 of the lead frame for a semiconductor device manufactured using this press punching method is inevitably trapezoidal! -2' is the width of the flat area on the upper and lower surfaces of the tip of the connection conductor 9 (the area where bonding is performed), and P is the inner lead pitch.
上記したとおり、従来技術に係る半導体装置用リードフ
レームにおいては、以下の欠点が避は難い。As described above, the following drawbacks are inevitable in the conventional lead frame for a semiconductor device.
半導体チップのポンディングパッドと各接続導体とをボ
ンディング接続するためには、インナーリード９の少な
くとも先端部（ワイヤボンディングされる領域）の上・
下面の平坦な領域の輻（第５図・第６図の２）は、ある
程度以上である必要があり、従来技術においては、最小
１００ｎ程度必要とされている。In order to make bonding connections between the bonding pads of the semiconductor chip and each connection conductor, it is necessary to connect
The convergence of the flat region of the lower surface (2 in FIGS. 5 and 6) needs to be at least a certain level, and in the prior art, a minimum of about 100n is required.
しかし、リードフレームを構成する金属板の厚さが１５
０Ｉｔ園の場合、ウェットエツチング法を使用して製造
すると、インナーリードの厚さの中央部に突起９１が不
可避的に形成されることは、上記のとおりである。その
ため、インナーリードの少なくとも先端部（ワイヤボン
ディングされる領域）の上面の平坦な領域の幅（第５図
のｐ）を大きくしてワイヤボンディング特性を向上しよ
うとすると、上記の突起９１相互間の距離が小さ（なり
、接続導体相互間が短絡するおそれが発生するので、イ
ンナーリードのピッチＰも同時に大きくせざるを得す、
従来技術において可能な最小のインナーリードのピッチ
Ｐの値は２５０ｎである。However, the thickness of the metal plate that makes up the lead frame is 15
As described above, in the case of the 0It pattern, if the wet etching method is used to manufacture the inner lead, the protrusion 91 will inevitably be formed at the center of the thickness of the inner lead. Therefore, if an attempt is made to improve the wire bonding characteristics by increasing the width (p in FIG. 5) of the flat area on the upper surface of at least the tip portion (wire bonding area) of the inner lead, the distance between the protrusions 91 Since the distance is small (and there is a risk of short-circuiting between the connecting conductors), the pitch P of the inner leads must also be increased at the same time.
The minimum inner lead pitch P value possible in the prior art is 250n.
また、リードフレームを構成する金属板の厚さが１５Ｏ
ｎの場合、打ち抜き法を使用する場合は、上記のとおり
、インナーリードの上面の平坦な領域の幅（第６図のＩ
！、）が下面の平坦な領域の幅（第６図の２′）より小
さくなるなるため、インナーリードの少なくとも先端部
（ワイヤボンディングされる領域）の上面の平坦な領域
の幅ｉを大きくしてワイヤボンディング特性を向上しよ
うとすると、下面相互間の距離が小さくなり、接続導体
相互間が短絡するおそれが発生するので、インナーリー
ドのビシ千Ｐも同時に大きくせざるを得す、従来技術に
おいて可能な最小なインナーリードのピッチＰの（直は
２５Ｏｎである。Also, the thickness of the metal plate constituting the lead frame is 150
In the case of n, when using the punching method, the width of the flat area on the upper surface of the inner lead (I
! , ) is smaller than the width of the flat area on the bottom surface (2' in Figure 6), the width i of the flat area on the top surface of at least the tip of the inner lead (the area to be wire bonded) is increased. When trying to improve the wire bonding characteristics, the distance between the lower surfaces becomes smaller and there is a risk of a short circuit between the connecting conductors, so the inner lead's width must also be increased at the same time, which is not possible with conventional technology. The minimum inner lead pitch P (direction is 25 On).
ところで、最近広く使用されている多用途半導体築積回
路（ＡＳＩＣ）等においてはピン数が増加し、そのため
、インナーリードピッチＰを１８０ｎ以下にすることが
要求されているが、上記の理由により、インナーリード
の上・下面の平坦な領域の輻ｚ−１を１００．ｆｆ−以
上にし、しかも、インナーリードピッチＰを１８０ｎ以
下にすることは従来技術においては困難である。By the way, the number of pins has increased in multi-purpose semiconductor integrated circuits (ASICs) etc. that have been widely used recently, and therefore, it is required to reduce the inner lead pitch P to 180n or less. The radius z-1 of the flat area on the upper and lower surfaces of the inner lead is 100. In the prior art, it is difficult to make the inner lead pitch P more than ff- and make the inner lead pitch P less than 180n.
このように、従来技術に係る半導体装置用リードフレー
ムにおいては、インナーリードのピッチＰの長さとワイ
ヤボンディングされる領域の輻εとは、二律排反の関係
にあり、両者の要請を同時に満足することは容易ではな
いと云う欠点が避は難い。In this way, in the conventional lead frame for semiconductor devices, the length of the pitch P of the inner leads and the radius ε of the area to be wire bonded are in an exclusive relationship, and it is possible to satisfy both requirements at the same time. The drawback is that it is not easy to do so.
本発明の目的は、この欠点を解消することにあり、エン
チング法を使用して製造された、インナーリードの先端
部の上・下面の平坦な領域の幅が１００μ以上であり、
且つ、インナーリードピッチが１８０ｎ以下である半導
体装置用リードフレームを実現するために必要な中間部
材（半導体装置用リードフレーム用材）とこの中間部材
を直接使用してなす半導体装置用リードフレームの製造
方法とを提供することにある。The purpose of the present invention is to eliminate this drawback, and the width of the flat area on the upper and lower surfaces of the tip of the inner lead is 100μ or more, which is manufactured using an etching method,
Further, an intermediate member (material for a lead frame for a semiconductor device) necessary for realizing a lead frame for a semiconductor device having an inner lead pitch of 180n or less, and a method for manufacturing a lead frame for a semiconductor device using this intermediate member directly. The aim is to provide the following.
〔課題を解決するための手段］
上記の目的のうち、第１の目的（半導体装置用リードフ
レーム用材の提供）は、下記いずれの手段をもっても達
成される。[Means for Solving the Problems] Among the above objects, the first object (providing a lead frame material for a semiconductor device) can be achieved by any of the following means.
上記の第１の目的を達成する第１の手段は、銅または銅
を主成分とする金属の板よりなる中心部材（１）が、鉄
とニッケルとを主成分とする金属の板よりなるライニン
グ部材（２）をもって挟まれて相互に圧着されている半
導体装置用リードフレーム用材である。A first means for achieving the above-mentioned first objective is that the central member (1) is made of copper or a metal plate mainly composed of copper, and the lining is made of a metal plate mainly composed of iron and nickel. This is a lead frame material for a semiconductor device which is sandwiched between members (2) and crimped together.
上記の第１の目的を達成する第２の手段は、鉄を主成分
とする金属の板よりなる中心部材（３）が、鉄とニッケ
ルとを主成分とする金属の板よりなるライニング部材（
２〕をもって挟まれて相互に圧着されている半導体装置
用リードフレーム用材である。A second means for achieving the above-mentioned first objective is that the central member (3) is made of a metal plate mainly composed of iron, and the lining member (3) is made of a metal plate mainly composed of iron and nickel.
2] is a lead frame material for a semiconductor device which is sandwiched and pressure-bonded to each other.
上記の第１の目的を達成する第３の手段は、銅または銅
合金を主成分とする金属の板よりなる中心部材（１）と
、この中心部材（１）を挟み鉄を主成分とする金属の板
よりなる中間部材（４）とが、鉄とニッケルとを主成分
とする金属の板よりなるライニング部材（２）をもって
挟まれて相互に圧着されている半導体装置用リードフレ
ーム用材である。The third means for achieving the above first objective is to include a central member (1) made of a metal plate mainly composed of copper or a copper alloy, and a metal plate mainly composed of iron sandwiching this central member (1). This is a material for a lead frame for a semiconductor device, in which an intermediate member (4) made of a metal plate is sandwiched between a lining member (2) made of a metal plate mainly composed of iron and nickel, and crimped to each other. .
また、上記の目的のうち、第２の目的（半導体装置用リ
ードフレームの製造方法）は、請求項［１］、［２〕、
及び、［３］記載の半導体装置用リードフレームの両面
にレジスト膜（５）を形成し、このレジスト膜（５）を
半導体装置用リードフレームの平面形状に対応して露光
した後現像してエンチング用マスク（５１）を形成し、
塩化第二鉄と塩酸との水溶液をエッチャントとして前記
の半導体装１用リードフレーム用材をエツチングして半
導体装置用リードフレームを製造する半導体装置用リー
ドフレームの製造方法によって達成される。Further, among the above objects, the second object (method for manufacturing a lead frame for a semiconductor device) is defined in claims [1], [2],
A resist film (5) is formed on both sides of the lead frame for a semiconductor device according to [3], and this resist film (5) is exposed to light corresponding to the planar shape of the lead frame for a semiconductor device, and then developed and etched. forming a mask (51) for
This is achieved by a method for manufacturing a lead frame for a semiconductor device, which manufactures a lead frame for a semiconductor device by etching the aforementioned lead frame material for the semiconductor device 1 using an aqueous solution of ferric chloride and hydrochloric acid as an etchant.
この半導体装置用リードフレームの１！！！遣方法にお
いてリードフレームを構成している各部材に許容される
各部材の厚さの比はそれぞれの部材に対応するエツチン
グレートとリードフレームの厚さとに依存するので、リ
ードフレームの厚さが１００〜２５０μｍにおいて、請
求項［１１及び請求項［２］記載のリードフレーム用材
を使用する場合は、中心部材（１）または中心部材（３
）の厚さと２枚のライニング部材（２）のそれぞれの厚
さとの比が６０〜２０％対２０〜４０％程度が現実的で
あり、請求項［３］記載のリードフレーム用材を使用す
る場合は、中心部材（１）の厚さと２枚の中間部材（４
）のそれぞれの厚さと２枚のライニング部材（２）のそ
れぞれの厚さとの比が４０〜１０％対２０〜５％対１０
〜４０％程度が現実的である。1 of this lead frame for semiconductor devices! ! ! In the manufacturing method, the allowable ratio of the thickness of each member constituting the lead frame depends on the etching rate corresponding to each member and the thickness of the lead frame. ~250 μm, when using the lead frame material according to claim [11] and claim [2], the center member (1) or the center member (3
) and the thickness of each of the two lining members (2) is realistically about 60 to 20% to 20 to 40%, and when the lead frame material according to claim [3] is used. is the thickness of the central member (1) and the two intermediate members (4).
) and the respective thicknesses of the two lining members (2) are 40-10% vs. 20-5% vs. 10
~40% is realistic.
請求項［１］及び請求項［２］記載の半導体装置用リー
ドフレーム用材は、エツチングレートが高い材料の中心
部材（請求項［１］においては銅または銅を主成分とす
る金属の板（Ｉ）、また、請求項［２］においては鉄を
主成分とする金属の板（３））を、エツチングレートが
上記の中心部材より低い材料のライニング部材（鉄とニ
ッケルとを主成分とする金属の板（２））をもって挟み
、これら積層体を熱圧着法等を使用して圧着して製造し
た半導体装置用リードフレーム用材である。The material for a lead frame for a semiconductor device according to claims [1] and [2] has a central member made of a material with a high etching rate (in claim [1], a central member made of a material having a high etching rate (in claim [1], a metal plate (I ), and in claim [2], the metal plate (3)) mainly composed of iron is replaced by a lining member (metal mainly composed of iron and nickel) made of a material whose etching rate is lower than that of the central member. This is a material for a lead frame for a semiconductor device, which is manufactured by sandwiching the laminate with the plates (2) and pressing the laminate together using a thermocompression bonding method or the like.
また、請求項［４］記載の半導体装置用リードフレーム
の製造方法は、上記の半導体装置用リードフレーム用材
を塩化第二鉄と塩酸との水溶液をエッチャントとして使
用してエツチングして、上記の中心部材（１）または中
心部材（３）をエツチングするときは上記のライニング
部材（２）がほとんどエツチングされず、ライニング部
材（２）に対しては事実上サイドエンチングがなされず
、お−むね垂直なエツチング面を実現させて、その結果
、十分広いボンディング領域と十分微細なインナーリー
ドピッチとを、同時に、実現するようにしたものである
。Further, the method for manufacturing a lead frame for a semiconductor device according to claim [4] includes etching the material for the lead frame for a semiconductor device using an aqueous solution of ferric chloride and hydrochloric acid as an etchant. When etching the member (1) or the central member (3), the lining member (2) is hardly etched, and the lining member (2) is virtually not side-etched and is generally vertically etched. As a result, a sufficiently wide bonding area and a sufficiently fine inner lead pitch can be simultaneously realized.
また、請求項［３］記載の半導体装置用リードフレーム
は、エツチングレートの最も高い材料の中心部材（ｗ４
または銅合金を主成分とする金属の板（１））を、エツ
チングレートが次に高い材料の中間部材（鉄を主成分と
する金属の板（４））をもって挟み、この積層体をエツ
チングレートの低いライニング部材（鉄とニッケルとを
主成分とする金属の板（２））をもってさらに挟み、こ
の５層よりなる積層体を熱圧着法等を使用して製造した
半導体装置用リードフレーム用材である。また、請求項
［４］記載の半導体装置用リードフレームの製造方法は
、上記の半導体装置用リードフレーム用材を上記の塩化
第二鉄と塩酸との水溶液をエッチャントとして使用して
エツチングして、上記の中間部材（４）をエツチングす
るときは上記のライニング部材（２）はほとんどエツチ
ングされず、また、上記の中心部材（１）をエツチング
するときは上記の中間部材（４）と上記のライニング部
材（２）はほとんどエツチングされず、ライニング部材
（２）と中間部材（４）とに対しては事実上サイドエツ
チングがなされず、お＼むね垂直なエツチング面を実現
させて、その結果、十分広いポンディング領域と十分微
細なインナーリードピッチとを、同時に、実現するよう
にしたものである。Further, the lead frame for a semiconductor device according to claim [3] is characterized in that the central member is made of a material having the highest etching rate (w4
Alternatively, a metal plate (1) mainly composed of copper alloy is sandwiched between an intermediate member (metal plate (4) mainly composed of iron) made of a material with the next highest etching rate, and this laminate is etched at an etching rate. The 5-layer laminate is further sandwiched with a lining member (metal plate (2) whose main components are iron and nickel) having a low temperature, and this 5-layer laminate is made of lead frame material for semiconductor devices manufactured using a thermocompression bonding method or the like. be. Further, the method for manufacturing a lead frame for a semiconductor device according to claim [4] includes etching the above-mentioned lead frame material for a semiconductor device using the above-mentioned aqueous solution of ferric chloride and hydrochloric acid as an etchant. When etching the intermediate member (4), the lining member (2) is hardly etched, and when etching the center member (1), the intermediate member (4) and the lining member are etched. (2) is hardly etched, and there is virtually no side etching for the lining member (2) and the intermediate member (4), resulting in an approximately perpendicular etched surface, resulting in a sufficiently wide surface. A bonding area and a sufficiently fine inner lead pitch are simultaneously achieved.
以下、図面を参照して、本発明の実施例に係る半導体装
置用リードフレーム用材と半導体装置用リードフレーム
の製造方法とについて説明する。EMBODIMENT OF THE INVENTION Hereinafter, with reference to drawings, the manufacturing method of the lead frame material for semiconductor devices and the lead frame for semiconductor devices which concern on the Example of this invention is demonstrated.
使用するときは、エツチング面がお＼むね垂直となり、
十分広いポンディング領域と十分微細なインナーリード
ピッチを同時に実現する半導体装置用リードフレームを
製造することができる。When in use, the etched surface is generally vertical,
It is possible to manufacture a lead frame for a semiconductor device that simultaneously realizes a sufficiently wide bonding area and a sufficiently fine inner lead pitch.
１林
第１ａ図参照
図において、１０は銅または銅を主成分とする金属であ
り厚さが約６０μｍ（４０％）である板１の上下両面を
鉄とニッケルとを主成分とする金属であり厚さが約４５
μｍ（３０％）である板２をもって挟み、約５００°Ｃ
に加熱し、約５Ｑｋｇ／ｍｍ”の圧力をもって加圧して
圧着して製造された半導体装置用リードフレーム用材で
ある。1 Hayashi In the diagram shown in Figure 1a, 10 is copper or a metal whose main component is copper, and the upper and lower surfaces of the plate 1, which has a thickness of about 60 μm (40%), are made of metal whose main components are iron and nickel. There is a thickness of about 45
Hold the plate 2, which is μm (30%), and heat it to about 500°C.
This is a material for a lead frame for a semiconductor device manufactured by heating the material to a temperature of about 5 Qkg/mm'' and pressing and bonding it.
この半導体装置用リードフレーム用材１０は、下記する
半導体装置用リードフレームの製造方法を川」を
第１ｂ図参照
図において、２０は鉄を主成分とする金属であり厚さが
約６０μｍである板３の上下両面を鉄とニッケルとを主
成分とする金属であり、厚さが約４５μｍである板２を
もって挟み、約８００°Ｃに加熱し、約７０ Ｋ ｇ
／ｍｚの圧力をもって加圧して圧着して製造された半導
体装置用リードフレーム用材である。This material 10 for a lead frame for a semiconductor device is manufactured by following the method for manufacturing a lead frame for a semiconductor device, as shown in FIG. The upper and lower surfaces of 3 are sandwiched between plates 2, which are made of metal mainly composed of iron and nickel and have a thickness of about 45 μm, and heated to about 800°C to produce about 70 kg.
This is a material for a lead frame for a semiconductor device manufactured by pressurizing and bonding with a pressure of /mz.
この半導体装置用リードフレーム用材２０は、下記する
半導体装置用リードフレームの製造方法を使用するとき
は、エツチング面がお−むね垂直となり、十分広いポン
ディング領域と十分微細なインナーリードピンチを同時
に実現する半導体装置用リードフレームを製造すること
ができる。When using the semiconductor device lead frame manufacturing method described below, this semiconductor device lead frame material 20 has an etched surface that is generally vertical, achieving a sufficiently wide bonding area and a sufficiently fine inner lead pinch at the same time. A lead frame for a semiconductor device can be manufactured.
ンナーリードピンチを同時に実現する半導体装置用リー
ドフレームを製造することができる。A lead frame for a semiconductor device that simultaneously realizes inner lead pinch can be manufactured.
几−杯
第１ｃ回参照
図において、３０は銅または銅を主成分とする金属であ
り厚さが約４０μｍである板１の上下両面を鉄を主成分
とする金属であり厚さが約２５μｍである板４をもって
挟み、さらに上記の鉄を主成分とする金属の板４を、鉄
とニッケルとの合金を主成分とする金属であり厚さが約
３０μｍである板２をもって挾み、約８００℃に加熱し
、約７０Ｋｇ／ｍｅ”の圧力をもって加圧して圧着して
製造した半導体装置用リードフレーム用材である。In the 1c reference diagram of Rin-Hai, 30 is copper or a metal whose main component is copper and has a thickness of about 40 μm.Both upper and lower surfaces of plate 1 are made of metal whose main component is iron and has a thickness of about 25 μm. Furthermore, the metal plate 4 whose main component is iron is sandwiched between the plate 2 which is a metal whose main component is an alloy of iron and nickel and has a thickness of about 30 μm. This is a material for a lead frame for a semiconductor device manufactured by heating to 800° C. and pressurizing and bonding with a pressure of about 70 kg/me.
この半導体装置用リードフレーム用材３０は、下記する
半導体装置用リードフレームの製造方法を使用するとき
は、エツチング面がお＼むね垂直となり、十分広いポン
ディング領域と十分微細なイ本発明に係る半導体装置用
リードフレームの製造方法は、上記の第１実施例・第２
実施例・第３実施例のそれぞれにおいて記載した半導体
装置用リードフレーム用材ｌＯ・２０・３０のいづれに
も適用することができるので、本実施例においては、１
例として第１実施例において記載した半導体装置用リー
ドフレーム用材ｌＯを使用する半導体装置用リードフレ
ームの製造方法について図面を参照して説明する。When this lead frame material 30 for a semiconductor device is used in the method for manufacturing a lead frame for a semiconductor device described below, the etched surface is generally vertical, and the bonding area is sufficiently wide and the semiconductor device according to the present invention is formed in a sufficiently fine area. The method for manufacturing a lead frame for a device is as follows from the first embodiment and the second embodiment described above.
Since it can be applied to any of the semiconductor device lead frame materials 10, 20, and 30 described in each of the examples and the third example, in this example,
As an example, a method for manufacturing a lead frame for a semiconductor device using the material 1O for a lead frame for a semiconductor device described in the first embodiment will be described with reference to the drawings.
第２図参照
スピンコード法等を使用して、上記の半導体装置用リー
ドフレーム用材１０上に、レジスト膜５を形成する。Referring to FIG. 2, a resist film 5 is formed on the above-mentioned semiconductor device lead frame material 10 using a spin code method or the like.
第３図参照
上記のレジスト膜５を半導体装置用リードフレームの平
面形状に対応して露光した後現像して、エツチングマス
ク５１を製造する。Refer to FIG. 3. The resist film 5 described above is exposed to light corresponding to the planar shape of a lead frame for a semiconductor device, and then developed to produce an etching mask 51.
第１ｄ図参照
塩化第二鉄（ＦｅＣｆ、）と塩酸（ＨＣＮ）との水溶液
をエッチャントとして、約６０゛Ｃの液温において両面
噴射エツチングを実行する。上記のエッチャントの銅ま
たは銅合金に対するエツチングレートは、鉄とニッケル
とを主成分とする合金に対するエツチングレートに比べ
て遥かに大きいので、上記の両面噴射エツチングが銅ま
たは銅合金を主成分とする金属の板である中心部材ｌに
到達すると、その後はこの中心部材ｌは急速にエツチン
グされる。しかし、鉄とニッケルとを主成分とする金属
板２はほとんどエツチングされず、巨視的には、エンチ
ング面はお−むね垂直となり、図示するようなエツチン
グ形状となる。図においては段差が表れているが、これ
は、説明の都合上凹凸を拡大して表示したものであり、
厚さ１５０μｍに対し、横方向の段差は数μｍであり、
巨視的にはお＼むね垂直である。上記のエツチングに要
する時間は約３分である。最後に使用済みレジスト膜よ
りなるエンチングマスク５１を除去して、半導体装置用
リードフレームを完成する。Referring to FIG. 1d, double-sided spray etching is performed using an aqueous solution of ferric chloride (FeCf) and hydrochloric acid (HCN) as an etchant at a liquid temperature of about 60°C. The etching rate of the above-mentioned etchant for copper or copper alloys is much higher than the etching rate for alloys whose main components are iron and nickel. Once the central member l, which is a plate of , is reached, this central member l is then rapidly etched. However, the metal plate 2 whose main components are iron and nickel is hardly etched, and macroscopically, the etched surface becomes approximately vertical, resulting in an etched shape as shown in the figure. Although steps are shown in the figure, this is an enlarged representation of the unevenness for the sake of explanation.
For a thickness of 150 μm, the horizontal step is several μm,
Macroscopically, it is mostly vertical. The time required for the above etching is approximately 3 minutes. Finally, the etching mask 51 made of the used resist film is removed to complete the lead frame for the semiconductor device.
なお、第２実施例における半導体装置用リードフレーム
用材２０の場合は、エンチングにおけるエッチャントの
温度は約６０”Ｃであり、エツチング時間は約４分であ
り、エツチング形状は第１ｅ図に図示するような形状で
ある。また、第３実施例における半導体装置用リードフ
レーム用材３０の場合は、エツチングにおけるエッチャ
ントの温度は約６０℃であり、エツチング時間は約３．
５分であり、エツチング形状は第１ｆ図に図示するよう
な形状である。In the case of the lead frame material 20 for a semiconductor device in the second embodiment, the temperature of the etchant during etching was about 60"C, the etching time was about 4 minutes, and the etching shape was as shown in FIG. 1e. In the case of the lead frame material 30 for a semiconductor device in the third embodiment, the temperature of the etchant during etching is approximately 60° C., and the etching time is approximately 3.5° C.
5 minutes, and the etched shape is as shown in FIG. 1f.
以上の工程をもって製造された半導体装置用リードフレ
ームのエツチング面はお−むね垂直であるから、十分広
いボンディング領域と十分微細なインナーリードピッチ
とを同時に実現することができる。Since the etched surface of the lead frame for a semiconductor device manufactured by the above process is generally vertical, it is possible to simultaneously realize a sufficiently wide bonding area and a sufficiently fine inner lead pitch.
以上説明せるとおり、本発明に係る半導体装置用リード
フレーム用材は、銅または銅を主成分とする金属の板よ
りなる中心部材が鉄とニッケルとを主成分とする金属の
板よりなるライニング部材をもって挟まれ、相互に圧着
されているか、鉄を主成分とする金属の板よりなる中心
部材が鉄とニッケルとを主成分とする金属の板よりなる
ライニング部材をもって挟まれ、相互に圧着されている
か、または、銅または銅を主成分とする金属の板よりな
る中心部材とこの中心部材を挟む銅を主成分とする金属
の板よりなる中間部材とが鉄とニッケルとを主成分とす
る金属の板よりなるライニング部材をもって挟まれ、相
互に圧着されているので、これらのリードフレーム用材
を使用し、エンチング法を使用して、半導体装置用リー
ドフレームを製造すると、エツチング面がお−むね垂直
となり、十分広いボンディング領域と十分微細なインナ
ーリードピッチを同時に実現する半導体装置用リードフ
レームを製造することができる。As explained above, the lead frame material for semiconductor devices according to the present invention has a central member made of copper or a metal plate containing copper as a main component, and a lining member made of a metal plate containing iron and nickel as main components. Are they sandwiched and crimped together, or is a central member made of a metal plate mainly composed of iron sandwiched between a lining member made of a metal plate mainly composed of iron and nickel and crimped together? Or, a central member made of copper or a metal plate mainly composed of copper and an intermediate member made of a metal plate mainly composed of copper sandwiching this central member are made of metal mainly composed of iron and nickel. Since the lining members made of plates are sandwiched together and crimped together, when these lead frame materials are used to manufacture lead frames for semiconductor devices using the etching method, the etched surfaces are generally vertical. , it is possible to manufacture a lead frame for a semiconductor device that simultaneously realizes a sufficiently wide bonding area and a sufficiently fine inner lead pitch.
また、本発明に係る半導体装置用リードフレームの製造
方法は、上記の半導体装置用リードフレーム用材を使用
し、中心部材に対しては大きなエツチングレートを有す
るがライニング部材に対しては小さなエンチングレート
を有するエッチャントを使用するか、中心部材・中間部
材・ライニング部材の順にエツチングレートが大幅に減
少するエッチャントを使用しているので、エツチング面
がお＼むね垂直となり、十分広いボンディング領域と十
分微細なインナーリードピンチを同時に実現する半導体
装置用リードフレームを製造することができる。Further, the method for manufacturing a lead frame for a semiconductor device according to the present invention uses the above-described material for a lead frame for a semiconductor device, and has a large etching rate for the central member but a small etching rate for the lining member. Since the etching rate is significantly reduced in the order of the central member, intermediate member, and lining member, the etching surface is generally vertical, allowing for a sufficiently wide bonding area and a sufficiently fine etching surface. A lead frame for a semiconductor device that simultaneously realizes inner lead pinch can be manufactured.
第１ａ図は、本発明の一実施例に係る第１の半導体装置
用リードフレーム用材（請求項［１］に対応）の断面図
である。
第１ｂ図は、本発明の一実施例に係る第２の半導体装置
用リードフレーム用材（請求項［２］に対応）の断面図
である。
第１ｃ図は、本発明の一実施例に係る第３の半導体装置
用リードフレーム用材（請求項［３］に対応）の断面図
である。
第１ｄ図は、本発明の一実施例に係る第１の半導体装置
用リードフレームの製造方法（請求項［４］に対応）を
実施して製造した半導体装置用リードフレームの断面図
である。
第１ｅ図は、本発明の一実施例に係る第２の半導体装置
用リードフレームの製造方法（請求項［４］に対応）を
実施して製造した半導体装置用リードフレームの断面図
である。
第１ｆ図は、本発明の一実施例に係る第３の半導体装置
用リードフレームの製造方法（請求項［４］に対応）を
実施して製造した半導体装置用リードフレームの断面図
である。
第２図・第３図は、本発明の一実施例に係る第１の半導
体装置用リードフレームの製造方法（請求項［４］に対
応）の工程図である。
第４図は、半導体装置用リードフレームの平面図である
。
第５図は、エツチング法を使用してなす従来技術に係る
半導体装置用リードフレームの製造方法を実施して製造
した半導体装ｌ用リードフレームの断面図である。
第６図は、プレス打抜き法を使用してなす従来技術に係
る半導体装置用リードフレームの製造方法を実施して製
造した半導体装置用リードフレームの断面図である。
ｌ・・・銅または銅を主成分とする金属の板よりなる中
心部材、
２・・・鉄とニッケルとを主成分とする金属の板よりな
るライニング部材、
３・・・鉄を主成分とする金属の板よりなる中心部材、
４・・・鉄を主成分とする金属の板よりなる中間部材、
５・・・レジスト膜、
５１・・・エンチング用マスク、
６・・・アイランド、
７・・・支持バー
８ ・
９ ・
９１・
ＩＯ・
２０・
３０・
保持バー
接続導体、
突起、
第１の半導体装置用リードフレーム用材、第２の半導体
装置用リードフレーム用材、第３の半導体装置用リード
フレーム用材。
本発明
第１ａ図FIG. 1a is a sectional view of a first lead frame material for a semiconductor device (corresponding to claim [1]) according to an embodiment of the present invention. FIG. 1b is a sectional view of a second lead frame material for a semiconductor device (corresponding to claim [2]) according to an embodiment of the present invention. FIG. 1c is a sectional view of a third lead frame material for a semiconductor device (corresponding to claim [3]) according to an embodiment of the present invention. FIG. 1d is a sectional view of a lead frame for a semiconductor device manufactured by implementing the first method for manufacturing a lead frame for a semiconductor device (corresponding to claim [4]) according to an embodiment of the present invention. FIG. 1e is a sectional view of a lead frame for a semiconductor device manufactured by implementing the second method for manufacturing a lead frame for a semiconductor device (corresponding to claim [4]) according to an embodiment of the present invention. FIG. 1f is a sectional view of a lead frame for a semiconductor device manufactured by carrying out the third method for manufacturing a lead frame for a semiconductor device (corresponding to claim [4]) according to an embodiment of the present invention. 2 and 3 are process diagrams of a first method for manufacturing a lead frame for a semiconductor device (corresponding to claim [4]) according to an embodiment of the present invention. FIG. 4 is a plan view of a lead frame for a semiconductor device. FIG. 5 is a sectional view of a lead frame for a semiconductor device manufactured by implementing a conventional method for manufacturing a lead frame for a semiconductor device using an etching method. FIG. 6 is a cross-sectional view of a lead frame for a semiconductor device manufactured by implementing a conventional method for manufacturing a lead frame for a semiconductor device using a press punching method. 1... Central member made of copper or a metal plate containing copper as the main component, 2... Lining member made of a metal plate containing iron and nickel as the main component, 3... Main component is iron. 4... Intermediate member made of a metal plate containing iron as a main component, 5... Resist film, 51... Enching mask, 6... Island, 7.・・Support bar 8・9・91・IO・20・30・Holding bar connecting conductor, protrusion, first semiconductor device lead frame material, second semiconductor device lead frame material, third semiconductor device lead Frame materials. Figure 1a of the present invention
Claims (1)
部材（１）が、鉄とニッケルとを主成分とする金属の板
よりなるライニング部材（２）をもって挟まれて相互に
圧着されてなる ことを特徴とする半導体装置用リードフレーム用材。 ［２］鉄を主成分とする金属の板よりなる中心部材（３
）が、鉄とニッケルとを主成分とする金属の板よりなる
ライニング部材（２）をもって挟まれて相互に圧着され
てなる ことを特徴とする半導体装置用リードフレーム用材。 ［３］銅または銅合金を主成分とする金属の板よりなる
中心部材（１）と、該中心部材（１）を挟み鉄を主成分
とする金属の板よりなる中間部材（４）とが、鉄とニッ
ケルとを主成分とする金属の板よりなるライニング部材
（２）をもって挟まれて相互に圧着されてなる ことを特徴とする半導体装置用リードフレーム用材。 ［４］請求項［１］、［２］、及び、［３］記載の半導
体装置用リードフレームの両面にレジスト膜（５）を形
成し、 該レジスト膜（５）を半導体装置用リードフレームの平
面形状に対応して露光した後現像してエッチング用マス
ク（５１）を形成し、 塩化第二鉄と塩酸との水溶液をエッチャントとして前記
半導体装置用リードフレーム用材をエッチングして半導
体装置用リードフレームを製造する ことを特徴とする半導体装置用リードフレームの製造方
法。[Scope of Claims] [1] A central member (1) made of a plate of copper or a metal whose main components are copper is sandwiched between a lining member (2) made of a metal plate whose main components are iron and nickel. A lead frame material for a semiconductor device, characterized in that the lead frames are formed by being crimped together. [2] Central member consisting of a metal plate whose main component is iron (3
) are sandwiched between a lining member (2) made of a metal plate containing iron and nickel as main components and crimped together. [3] A central member (1) made of a metal plate mainly composed of copper or a copper alloy, and an intermediate member (4) made of a metal plate mainly composed of iron sandwiching the central member (1). A lead frame material for a semiconductor device, characterized in that the material is sandwiched between lining members (2) made of metal plates containing iron and nickel as main components and crimped together. [4] A resist film (5) is formed on both sides of the lead frame for a semiconductor device according to claims [1], [2], and [3], and the resist film (5) is applied to the lead frame for a semiconductor device. After exposing and developing according to the planar shape, an etching mask (51) is formed, and the semiconductor device lead frame material is etched using an aqueous solution of ferric chloride and hydrochloric acid as an etchant to form a semiconductor device lead frame. 1. A method for manufacturing a lead frame for a semiconductor device, the method comprising: manufacturing a lead frame for a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32711789A JPH03188658A (en) | 1989-12-19 | 1989-12-19 | Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32711789A JPH03188658A (en) | 1989-12-19 | 1989-12-19 | Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03188658A true JPH03188658A (en) | 1991-08-16 |
Family
ID=18195491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32711789A Pending JPH03188658A (en) | 1989-12-19 | 1989-12-19 | Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03188658A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0533137A2 (en) * | 1991-09-18 | 1993-03-24 | Fujitsu Limited | Leadframe and resin-sealed semiconductor device |
| US20140252401A1 (en) * | 2013-03-05 | 2014-09-11 | Nichia Corporation | Lead frame and light emitting device |
| US20140252574A1 (en) * | 2013-03-05 | 2014-09-11 | Nichia Corporation | Lead frame and semiconductor device |
| JP2014197674A (en) * | 2013-03-05 | 2014-10-16 | 日亜化学工業株式会社 | Lead frame and semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182453A (en) * | 1984-09-29 | 1986-04-26 | Dainippon Printing Co Ltd | Etching material |
-
1989
- 1989-12-19 JP JP32711789A patent/JPH03188658A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182453A (en) * | 1984-09-29 | 1986-04-26 | Dainippon Printing Co Ltd | Etching material |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0533137A2 (en) * | 1991-09-18 | 1993-03-24 | Fujitsu Limited | Leadframe and resin-sealed semiconductor device |
| US5367191A (en) * | 1991-09-18 | 1994-11-22 | Fujitsu Limited | Leadframe and resin-sealed semiconductor device |
| US5753535A (en) * | 1991-09-18 | 1998-05-19 | Fujitsu Limited | Leadframe and resin-sealed semiconductor device |
| US20140252401A1 (en) * | 2013-03-05 | 2014-09-11 | Nichia Corporation | Lead frame and light emitting device |
| US20140252574A1 (en) * | 2013-03-05 | 2014-09-11 | Nichia Corporation | Lead frame and semiconductor device |
| JP2014197674A (en) * | 2013-03-05 | 2014-10-16 | 日亜化学工業株式会社 | Lead frame and semiconductor device |
| US9368704B2 (en) * | 2013-03-05 | 2016-06-14 | Nichia Corporation | Lead frame and light emitting device |
| US9748164B2 (en) * | 2013-03-05 | 2017-08-29 | Nichia Corporation | Semiconductor device |
| US9887335B2 (en) | 2013-03-05 | 2018-02-06 | Nichia Corporation | Light emitting device including a resin package having a cavity |
| TWI628815B (en) * | 2013-03-05 | 2018-07-01 | 日亞化學工業股份有限公司 | Semiconductor device |
| US10096758B2 (en) | 2013-03-05 | 2018-10-09 | Nichia Corporation | Lead frame including a plurality of units connected together and semiconductor device including the lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (en) | A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device | |
| JP2797542B2 (en) | Lead frame manufacturing method | |
| JPH098206A (en) | Lead frame and bga resin sealed semiconductor device | |
| JPH098205A (en) | Resin sealed semiconductor device | |
| JPH08222682A (en) | Lead frame and manufacturing method thereof | |
| JPH03188658A (en) | Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device | |
| JP2861841B2 (en) | Lead frame manufacturing method | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPH03188660A (en) | Lead frame material for semiconductor device and manufacture of lead frame for semiconductor device | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JPH03188656A (en) | Lead frame material for semiconductor device and manufacture of lead frame for semiconductor device | |
| JPH03188657A (en) | Lead frame material for semiconductor device and manufacture of lead flame for semiconductor device | |
| JP3992877B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JPS6356991A (en) | Manufacture of printed wiring board | |
| JPS60130132A (en) | Manufacture of semiconductor device | |
| TW533523B (en) | Package of semiconductor and manufacture method thereof | |
| JPS61208859A (en) | Lead frame of semiconductor device | |
| JP2811888B2 (en) | Carrier film, method of manufacturing the same, and semiconductor device | |
| JPH05270186A (en) | Ic card | |
| JPS59197191A (en) | Circuit board and its producing method | |
| JPH0351196A (en) | Printed wiring board for ic card | |
| JP2002299387A (en) | Tape carrier for semiconductor device and its manufacturing method | |
| JP2837452B2 (en) | Film carrier and semiconductor device | |
| JPH1050885A (en) | Circuit member for semiconductor device semiconductor device using it, and manufacture of them | |
| JP2000236033A (en) | Semiconductor device and manufacture thereof |