JPH031829B2 - - Google Patents
Info
- Publication number
- JPH031829B2 JPH031829B2 JP61309534A JP30953486A JPH031829B2 JP H031829 B2 JPH031829 B2 JP H031829B2 JP 61309534 A JP61309534 A JP 61309534A JP 30953486 A JP30953486 A JP 30953486A JP H031829 B2 JPH031829 B2 JP H031829B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- elastomer layer
- bonding pad
- conductive elastomer
- electrode substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001971 elastomer Polymers 0.000 claims description 19
- 239000000806 elastomer Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 229920002379 silicone rubber Polymers 0.000 description 5
- 239000004945 silicone rubber Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明ICチツプの実装方法に関するもので
ある。
ある。
［従来の技術］
従来ICチツプの実装手段としてワイヤーボン
デイングをして、その上を樹脂でポツテイングす
る手段が一般的に行なわれている。しかしこの場
合には高価なボンデイング装置が必要になる上
に、多端子になるとコストアツプになるので、導
電ゴムコネクタを用いる実装法が提案されてい
る。これはポリイミド系などの樹脂にICに設け
たバンプに対向する部分に穴をあけて、そこにカ
ーボンを入れたシリコンゴムを充填してになる導
電ゴムコネクタを用いるものである（NIKKEI
ELECTRONICS MICRODEVICES 1984.6.11）。
デイングをして、その上を樹脂でポツテイングす
る手段が一般的に行なわれている。しかしこの場
合には高価なボンデイング装置が必要になる上
に、多端子になるとコストアツプになるので、導
電ゴムコネクタを用いる実装法が提案されてい
る。これはポリイミド系などの樹脂にICに設け
たバンプに対向する部分に穴をあけて、そこにカ
ーボンを入れたシリコンゴムを充填してになる導
電ゴムコネクタを用いるものである（NIKKEI
ELECTRONICS MICRODEVICES 1984.6.11）。
［発明が解決しようとする問題点］
上記の導電ゴムを用いた実装法では、導電ゴム
コネクタの製造が複雑で、高価になり、ICチツ
プ、導電ゴムコネクタ、電極基板の３部品を含む
ので、ICチツプと導電ゴムコネクタとの位置合
わせをしても、電極基板まで合せようとすると、
コネクタがずれたりして位置合せが面倒であっ
た。さらにパツド表面はモールドされていないの
で、耐湿性が悪く、ポツテイングが必要になって
いた。
コネクタの製造が複雑で、高価になり、ICチツ
プ、導電ゴムコネクタ、電極基板の３部品を含む
ので、ICチツプと導電ゴムコネクタとの位置合
わせをしても、電極基板まで合せようとすると、
コネクタがずれたりして位置合せが面倒であっ
た。さらにパツド表面はモールドされていないの
で、耐湿性が悪く、ポツテイングが必要になって
いた。
［問題を解決するための手段］
この発明は上記従来例における欠点を解決する
もので、ICチツプの表面のボンデイングパツド
部に異方導電性エラストマ層を接着形成したIC
チツプを提供するものであり、このICチツプを
用いることにより、電極基板への実装がきわめて
容易にできるようになるものである。
もので、ICチツプの表面のボンデイングパツド
部に異方導電性エラストマ層を接着形成したIC
チツプを提供するものであり、このICチツプを
用いることにより、電極基板への実装がきわめて
容易にできるようになるものである。
［実施例］
ICチツプ１の表面に、粒子径約0.5μｍの導電粒
子であって、表面を金メツキコートしたニツケル
球状粉を15vol％混合した未硬状態のシリコンゴ
ムを約5μｍ厚に塗布、硬化させて、異方導電性
エラストマ層２を形成した。
子であって、表面を金メツキコートしたニツケル
球状粉を15vol％混合した未硬状態のシリコンゴ
ムを約5μｍ厚に塗布、硬化させて、異方導電性
エラストマ層２を形成した。
このようにして得られたICチツプを第２図の
ようにボンデイングパツド部３の位置に対応し
て、エラストマ層２の厚さより高い突起状電極４
を設けた電極基板５と対向させて、バネ性を有す
る押え金具６で押圧保持した。これにより、突起
状電極４とボンデイングパツド部３間の導通が得
られ、かつ各パツド間のシヨートやICチツプエ
ツジ部でのシヨートはなかった。
ようにボンデイングパツド部３の位置に対応し
て、エラストマ層２の厚さより高い突起状電極４
を設けた電極基板５と対向させて、バネ性を有す
る押え金具６で押圧保持した。これにより、突起
状電極４とボンデイングパツド部３間の導通が得
られ、かつ各パツド間のシヨートやICチツプエ
ツジ部でのシヨートはなかった。
実施例 ２
ICチツプ表面に粒子径約0.5μｍの導電性粒子を
10vol％混合した未硬化状態のシリコンゴムを10
〜15μｍの厚さに塗布し、その上から表面を離型
剤で処理したガラス等の平板を用いて1/2〜1/3の
厚さになるまで押圧し、その状態でシリコンゴム
を硬化した。この様にして得られたICチツプを
上記実施例と同様に押圧保持したところ、導電性
粒子が少ないにもかかわらず低押圧で導通がとれ
た。
10vol％混合した未硬化状態のシリコンゴムを10
〜15μｍの厚さに塗布し、その上から表面を離型
剤で処理したガラス等の平板を用いて1/2〜1/3の
厚さになるまで押圧し、その状態でシリコンゴム
を硬化した。この様にして得られたICチツプを
上記実施例と同様に押圧保持したところ、導電性
粒子が少ないにもかかわらず低押圧で導通がとれ
た。
上記実施例では異方導電性エラストマ層をチツ
プの表面のみに塗布しているが、少くともボンデ
イングパツド部を覆うように塗布してあればよ
く、さらに、たとえばデイツピング等でチツプ全
面に塗付してもよい。
プの表面のみに塗布しているが、少くともボンデ
イングパツド部を覆うように塗布してあればよ
く、さらに、たとえばデイツピング等でチツプ全
面に塗付してもよい。
ここで用いた異方導電性エラストマ層に粘着性
付与剤を添加してゴムに粘着性を持たせると、
ICチツプと電極基板が仮止めできて、実装がよ
り容易になる。
付与剤を添加してゴムに粘着性を持たせると、
ICチツプと電極基板が仮止めできて、実装がよ
り容易になる。
押圧保持手段は押え金具に限るものではなく、
エラストマ層が導電性を示すまで押圧できて、し
かもその状態を固定、保持できる手段であれば実
施例の手段に限るものではない。
エラストマ層が導電性を示すまで押圧できて、し
かもその状態を固定、保持できる手段であれば実
施例の手段に限るものではない。
［発明の効果］
この発明によるICチツプの実装方法によれば、
ICチツプ上に異方導電性エラストマ層がICチツ
プと一体に接着形成されているので、電極基板と
の位置合せが容易である。ボンデイングパツド上
をエラストマ層でモールドした形になるので、耐
湿性が高く、後でポツテイングをしなくでも十分
実用に耐えられる。電極基板の電極形状がエラス
トマ層以上の厚さの突起形状なので、確実に導通
がとれ、パツド間のシヨートやチツプエツジ部で
のシヨートがおきることがない。また不良チツプ
の取換えが自由にできる。
ICチツプ上に異方導電性エラストマ層がICチツ
プと一体に接着形成されているので、電極基板と
の位置合せが容易である。ボンデイングパツド上
をエラストマ層でモールドした形になるので、耐
湿性が高く、後でポツテイングをしなくでも十分
実用に耐えられる。電極基板の電極形状がエラス
トマ層以上の厚さの突起形状なので、確実に導通
がとれ、パツド間のシヨートやチツプエツジ部で
のシヨートがおきることがない。また不良チツプ
の取換えが自由にできる。
図面はこの発明の実施例を示し、第１図はIC
チツプを電極基板に実装した状態の断面図、第２
図はICチツプの断面図、第３図はICチツプの平
面図である。 １……ICチツプ、２……異方導電性エラスト
マ層、３……ボンデイングパツド部、４……突起
状電極、５……電極基板。
チツプを電極基板に実装した状態の断面図、第２
図はICチツプの断面図、第３図はICチツプの平
面図である。 １……ICチツプ、２……異方導電性エラスト
マ層、３……ボンデイングパツド部、４……突起
状電極、５……電極基板。
Claims (1)
- １ ICチツプの少なくともボンデイングパツド
部を覆って異方導電性エラストマ層を接着形成し
たICチツプと、このICチツプのボンデイングパ
ツド部の位置に対応して上記導電性エラスト層の
厚さより高い突起状電極を有する電極基板とを対
向させた状態で押圧保持することを特徴とする
ICチツプの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309534A JPS63160349A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309534A JPS63160349A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160349A JPS63160349A (ja) | 1988-07-04 |
| JPH031829B2 true JPH031829B2 (ja) | 1991-01-11 |
Family
ID=17994172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309534A Granted JPS63160349A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160349A (ja) |
-
1986
- 1986-12-24 JP JP61309534A patent/JPS63160349A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160349A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045249A (en) | Electrical interconnection by a composite medium | |
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| JPH087066A (ja) | Ｉｃカードの製造方法及びｉｃカード | |
| KR100563890B1 (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| EP0344259A4 (en) | Method and means of fabricating a semiconductor device package | |
| JP4494785B2 (ja) | 異方導電性接着性フィルム、その製造方法、および半導体装置 | |
| US4835859A (en) | Method of forming a contact bump | |
| JPH031829B2 (ja) | ||
| JPH1012673A (ja) | 半導体素子実装用シートおよび半導体装置 | |
| JPH0574512A (ja) | 電気接続用コネクタ | |
| JPH04171970A (ja) | 半導体装置 | |
| JPS63160347A (ja) | Ｉｃチツプ | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| JP3906914B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPH05267394A (ja) | 半導体素子の実装方法 | |
| JPH03297152A (ja) | 半導体装置の製造法 | |
| JPH0455530B2 (ja) | ||
| JPH0432540B2 (ja) | ||
| JPH0430532A (ja) | 突起状電極バンプの構造及びその製法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 |