JPH03171964A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はファクシミリやイメージスキャナ等の画像入力
部にイメージセンサに係り、特に光センサおよびその駆
動方式を改良したイメージセンサに関する。

（従来の技術） 近年、ファクシミリやイメージスキャナ等の画像人力部
として、原稿上の画像を１；１の大きさでセンサ上に結
１象して画像情報の読取りを行う、等倍型ラインイメー
ジセンサが注口されている。等倍型ラインイメージセン
サは、原稿に直接接触させて結像光学系を不要とするか
、もしくは結像光学長が短い光学系を持つように構成す
ることにより、小型でれコスト化が可能であるという特
徴を有している。

一般に等倍型ラインイメージセンサは、実際の原稿と同
程度の読取り長を有し、かつ所望の解像度が得られるよ
うに多数の光センサを高密度に配列形成して構成される
。また、従来の″．９倍型ラインイメージセンサでは第
８図に示すように、これら多数の光センサｐｓ，，ｐｓ
２，・・・，ＰＳＭＮは通常Ｎ個ずつからなるＭ個のブ
ロックに分割され、駆動電圧Ｖ。を供給するスイッチｘ
１、・・・ＸＭと、信号電流を取り出すスイッチＹ１，
・・・ＹＮとの遇択に゛より、順次選択駆動（マトリッ
クス駆動）される。これにより駆動用回路素子数の低減
化と、それによるラインセンサのコストの低減化が図ら
れている。

このようなラインイメージセンサにおいては、画像情報
をできるだけ高速に読取ることが必要であり、そのため
にイメージセンサを構成する個々の光センサに次のよう
な特性が要求される。

■光に対する信号電流の応答性（光応答性）に優れてい
ること。

■供給された駆動電圧に対する信号電流の応答性（電圧
応答性）が良好であること。

■良好な画質を得るために、Ｓ／Ｎ比が大きいこと。

■の要求に対しては、非品質半導体層の一面に入射光強
度に応じた導電率変化を検出するための２個の主電極を
設けるとともに、他面に絶縁層を介して補助電極を設け
、これら２個の主電極と補助電極とにより非品質半導体
層に電界をかけるように構成して光応答速度の向上を図
った光センサが提案されている（例えば特開昭５８−１
８９７８号公報）。

また、このような補助電極を備えた光センサにおいて、
より一層の光応答速度の向上を図るために、補助電極に
印加するバイアス電圧をセンサの読出期間と非読出期間
とで変えるようにした駆動方法が提案されている（例え
ば特開昭８３−１０５５号公報、特開ＩＴ／｛　８０−
２３９０７２号公報）。

しかしながら、これらの公知技術においては、■の電圧
応答速度については考慮されておらず、むしろ補助電極
を設けていない従来の光センサに比べて非常に電圧応答
が遅いため、実用化には至っていない。

ところで、近年のファクシミリ等の画像人力装置の低コ
スト化要求に伴い、セットを構成する光学系（光源、レ
ンズ）も安価な部材を用いることが望まれている。これ
により光源、レンズ共に暗くなり、センサ面照度は低下
する傾向にある。このような悪い条件下でも、良好な画
質が得られること、つまりＳ／Ｎの大きなイメージセン
サが要求されている。その上、画質に対する要求も高く
なってきており、イメージセンサのＳ／Ｎ向上の要求は
ますます強まっている。

（発明が解決しようとする課題） 上述したように、従来のイメージセンサでは電圧応答性
について考慮されておらず、また光学系で暗い光源●レ
ンズを用いることによりセンサ面照度が低下すると、そ
れに伴いイメージセンサのＳ／Ｎが低下して、画質が劣
化するという問題があった。

本発明はこのような問題点に鑑みてなされたもので、光
応答性および電圧応答性に優れ、またＳ／Ｎの良好なイ
メージセンサを提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は上記のような課題を解決すべくなされたもので
、半導体層の一方の面上に受光領域を隔てて設けられた
ー苅の主電極および半導体層の他方の面上の少なくとも
受光領域に絶縁層を介して形成された補助電極を有する
光センサを複数個配列して構成され、これら複数個の光
センサが複数のブロックに分割されたイメージセンサに
おいて、一対の主電極のうち半導体鳩の電流を担うキャ
リアを注入する側の主電極をブロック毎に共通接続し、
半導体層の電流を担うキャリアを注入する側の主電極に
ブロック毎に順次駆動電圧パルスを、袖助電極にバイア
ス電圧をそれぞれ印加して、光センサからの信号電流を
読出すようにしたことを特徴としている。

また、本発明では補助電極もブロック毎に共通接続して
補助電極に前記ブロックらに順次バイアス電圧を印加す
るようにしてもよい。

さらに、本発明の好ましい丈施態様によれば、光センサ
からの信号電流を読出す読出期間の少なくとも５０μｓ
ｅｃ以上前に、キャリアを注入する側の主電極と補助電
極との間の電位差が、読出期間における電位差よりもキ
ャリアの注入を更に促進させる電位差となるように、駆
動電圧パルスおよびバイアス電圧の少なくとも一方を切
換える手段を有する。

（作用） このような本発明のイメージセンサは、個々の光センサ
の光応答性および電圧応答性を高くしつつＳ／Ｎが向上
し、より高画質での読取りを可能とする。また暗い光源
、レンズを用いても画質の低下を防ぐことができる。

まず、電圧応答つまり駆動電圧に対する光センサからの
信号電流の応答性に関しては、次のように説明される。

個々の光センサについてみると、一対の主電極のうち半
導体層の電流を担うキャリアである電子を注入する側の
主電極（ソース！＃！ｉ）と補助電極に印加される電圧
を固定し、他方の主電極（ドレイン電極）に正の駆動電
圧を印加する駆動方法をとった場合、ドレイン電極に正
の駆動電圧を印加した瞬間には半導体層西部の電界分布
はドレイン電極近傍のみに高電界がかかって空乏化する
だけであり、半導体層内部のその他の領域の電界分布は
変化しない。このため半導体層に流れるべき信号電流を
担うキャリアである電子のソース電極からの注入はなさ
れないので、ソース電極近傍の半導体層の内部ポテンシ
ャルは急激には変化できず、時間の経過とともに誘電緩
和により徐々に、例えば数１ｓｅｃかかって変化する。

この変化に伴なってソース電極からの電子の注入が増大
し、定常電流に到達するようになるため、電圧応答が遅
いということになる。

これに対して、本発明のようにソース電極さらには補助
電極にキャリアの注入を促進させるような駆動電圧を印
加すると、ソース電極近傍の半導体層の内部ポテンシャ
ルが駆動電圧を印加した瞬間に変化してソース電極への
キャリアの注入が起こり、電圧応答が速くなる。

また、光応答性については１３号電流を担うキャリアで
ある電子の量を制御するのは、少数キャリアであるホー
ルであり、ホールの量は光の照Ｑ４ｆｆｉにより変化す
るが、半導体層内部に閉じ込められているので、光応答
が遅くなるというのが従来のイメージセンサであった。

これに対して、本発明のようにソース電極と補助電極と
の間に電子の注入を史に促進させるような電圧を印加し
、半導体層内部の電子の量を増加させて強制的に電子と
ホールを再結合させれば、ホールの残留成分がなくなり
、先応答速度が向上する。

一方、このような駆動方式で一次元もしくは二次元に配
列された複数個の光センサが復数のブロックに分割され
たイメージセンサを各ブロックで並列に駆動した場合、
光量に対応した正しい信号電流が得られない場合がある
。これは第９図に示すように、光を照射したとき照ＩＪ
ＥＷに対応したキャリアが半導体層内部に発生するまで
に数十μｓｅｃ〜百μｓｅｃ程度かかるためである。そ
のためソース電極より多数キャリアを注入し、強制的に
少数キャリアを再結合させて半導体層内部のキャリアを
なくすと、入１・Ｉ光量にも依存するが、その後、数十
μｓｅｃ〜百μｓｅｃ程度の間は半導体層内部に光量に
対応したキャリアが７７．在しなくなり、光量に対応し
た正しい信号電流が得られなくなる。すなわち、主電極
と補助電極との電位差が読出期間よりもキャリアの注入
を更に促進させるための電圧を印加した後少なくとも５
０μｓＣＣ以上経過しないと、光量に苅応した正しい信
号電広が得られないため、読出期間よりもキャリアの注
入を火に促進、させるための電圧は、読出期間よりち少
なくとも５０μｓｅｃ以上前に印加することが望ましい
。さらに、補助電極をブロック内でＩｒｉｌ　ｎ４７に
駆動すれば、ブロック出ての各光センサのｆｊ号電流の
バラツキを肋ぐことか可能となる。

（実施例） まず、本発明の一実施例に係るイメージセンサにおける
ライン状に配列された個々の光センサの構造について説
明する。第７図（ａ）　（ｂ）は一つの光センサの概略
的平面図とＡ−Ａ線に沿う断面図および騙動電源との接
続関係を示す図である。同図に示すように、ガラス基板
１上に透光性の補助電極２として例えば膜厚７００入の
ＩＴＯ膜が形成され、その上に絶縁層３として例えば膜
厚３５００λのＳ　ｉＯｘ　：　Ｈ膜を介して半導体層
４（この例ではｎ層またはｉ層）、例えば膜厚１μｍの
ノンドーブ水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ
）膜が形成されている。

また、半導体層４上に受光領域を隔てて一対の主電極６
，７がそれぞれオーミツクコンタクト用のドーピング層
５（この例ではｎ９層）を介して形成されている。ドー
ピング層５は、例えばリンドーブａ−Ｓｉｌｌ！を３０
０入堆稙して形成される。光はガラス基板１側から人射
され、補助電極２を透過して半導体層４に到達する。

このような購威によると、従来のような遮光性の主電極
間の受光窓を通して光を入射させる光センサに比較して
、半導体層４に入射されるフォトンの数を２倍程度に増
加させることができ、感度（信号電流）と光応答性を向
上させることができる。また、これに加えて絶縁層３、
補助電極２のＩＩ？．さをＪｉＩＩ折率と入射光の波長
に対して最適値に選ぶことにより、半導体層５に入射さ
れる光量を最大眼に堆加させ、Ｓ　／Ｎ，光応答の向上
を図ることができる。更に、ガラス基板１の光入射側の
面にもいわゆる無反射コートと呼ばれる反射防ＩＦ膜を
設けると、一腸効果的である。

なお、主電極６．７を透光性とし、主電極側から光を入
射してもよい。また、光がガラス基板１側から入１・１
される場合は主電ｉ６．７を、また光が主電極６．７側
から入Ｉ・Ｉされる場合は補助電極２を、それぞれ光反
割性とすると、さらに光の有効利用が可能である。

第１図は第７図の光センサを一次元または二次元に配列
して構成された本発明の一実施例のイメージセンサの回
路横或図である。なお、第１図では第７図における一方
の主電他６をソース電極、主電極７をドレイン電極とし
て説明する。図示のようにＮＸＭ個の光センサＰＳｐｓ
２，・・・ＰＳＮＭがＮ個（例えばＮ　−　３２）ずつ
Ｍ個（例えばＭ　−　５４）のブロックに分割されてい
る。各ブロックのＮ個の光センサ、例えば第１ブロック
の光センサｐｓ，，ｐｓ２，・・・ＰＳＮの各ソース電
極６は共通接続され、その共通接続点がスイッチＳＸ１
を介して選択的に−ｖ１ｏなる負の駆動電圧を発生する
駆動電源２１に接続される。他のブロックの光センサに
ついても同様にソース電極がブロック毎に共通接続され
、それらの共通接続点がそれぞれスイッチＳ　Ｘ　２〜
ＳＸＭを介して駆動電源２１に接続される。

また、各ブロック内のＮ個の光センサ、例えばＰＳ　　
−ＰＳＮのドレイン竃極７はそれぞれ積分器Ｓ，〜ＳＮ
とサンプルホールド口路ＳＨ，〜Ｓ　Ｈ　Ｎおよびスイ
ッチＳＹを介して信号検出器１８に順次選択的に接続さ
れる。他のブロックの各Ｎ個の光センサについても、光
センサのドレイン電極が同様にそれぞれ積分器８１〜Ｓ
Ｎとサンプルホールド回路ＳＨ１〜ＳＨＮおよびスイッ
チＳＹを介して順次選択的に信号検出器１８に接続され
る。光センサｐｓ，，ｐｓ２，・・・Ｐ　Ｓ　ＮＭの各
補助電極９は各ブロック毎に共通接続され、それぞれス
イッチＳｚ１〜ＳＺ＆ｌを介しテ−ｖｌ１．　−Ｖなる
負のバイアス電圧を発生するバイアス電源２２．２３に
選択的に接続される。但し、■＋＋ｌ　＞　ｌ　Ｖｅｉ
ｌ　テある。

各スイッチの切り換えは、例えば第２図のようなタイミ
ングで行われる。光センサｐｓ，，ｐｓ２，　　・・・
ＰＳＮＭはスイッチｓｘ，−ｓｘＭの切換えにより１ブ
ロックずつ順次並列駆動される。それにより光センサか
ら読出された信号電流が積分器Ｓ，〜ＳＮで積分され、
さらにサンプルホールドＳＨ，〜ＳＨＮ回路でサンプル
ホールドされた後、スイッチＳＹで選択されて信号検出
器１８に順次人力される。例えばスイッチＳＸ１を駆動
電源２１側に切り換えて駆動電圧−ｖａｎを印加すると
、その切換えられた期間出に光センサから読出される信
号電流が積分器８１〜ＳＮで積分され、その積分値がサ
ンプルホールド回路ＳＨ，〜ＳＨＮでホールドされる。

その後スイッチＳＹを順次切換えていくと、光センサＰ
Ｓ１〜ＰＳＮで允土された信号電流が同様にして積分さ
れサンプルホールドされた後、信号検出器１８に順次人
力される。サンプルホールド回路ＳＨ，〜ＳＨＨの役割
は、順次信号を■！ｊ間的に切れ目なくするためのもの
で、切れ］］が出ても良い場合には無くともよい。

スイッチＳＺ，〜ＳＺＭによるバイアス電源２２．２３
の切換えは、次のようにする。すなわち、読出期間に光
センサのソース電極６に駆動電源２１からの駆動電圧−
Ｖ＋ｏ（例えば−ｌ２ボルト）を印加するとともに、捕
助電極２にバイアス電源２２からのバイアス電圧−Ｖ１
１を印加して信号電流■。を読出す。その後、次の読出
期間よりも少なくとも５０μＳＱＣ以上前の非読出期間
において、任意の期間Ｔ２（例えば１μｓｅｃ　）スイ
ッチＳＸ，を駆動電源２１側に切り換えて駆動電圧一Ｖ
，。をソース電極６に印加するとともに、スイッチＳＺ
をバイアス電源２３側に切り換えて、補助電極２にバイ
アス電圧−ＶＩ，として例えば−７ボルトの電圧を印加
する。このように駆動電圧パルスーＶＩＯが印加されて
いる期間に、通常のバイアス電圧−■．よりもやや正側
に高いバイアス電圧一Ｖ，３を補助電極２に印加すると
、ソース電極６からの電子の注入が促進され、注入され
た過剰の電子により非品質半導体層４内に７ｊ在するホ
ールの数が再粘合で減少するので、ホール（正電荷）密
度は電圧−Ｖｌ１が印加される前の状態より減少する。

この後、少なくとも５０μｓｅｃ以上経ることにより、
半導体層１内に光量に対応したキャリアが発生するので
、次の読出期間で再びバイアス電圧−ＶＩ３を印加する
と、光量に対応した信号電流が賜られるようになる。こ
の非読出期間西のキャリアの注入から次の読出期間まで
の期間Ｔ，は長い方が信号電流が大きくなり、また各ブ
ロックにパルスを印加するときに他ブロックにノイズが
生じる等の理由からも、第２図に示すようにして読出期
間の直後にキャリアの注入を行うのが最も良い。

このような本発明に基づく駆動方式によると、信号の読
出期間Ｔ１に駆動電圧パルス（−Ｖ＋ｕ）がソース電極
６に印加されるので、従来の駆動方法の場合と違ってソ
ース電極６近傍の半導体層４内部のポテンシャルが駆動
電圧パルスを印加した瞬間に変化して、ソース電極６か
らのキャリアの注入が起こり、信号電流■。は駆動電圧
パルスに高速に応答して流れることが可能となる。すな
わち、電圧応答性が向上する。

また、ブロック単位で同時に駆動電正パルスを印加して
得られるブロック内のＮ個の光センサからの信号電流を
積分器Ｓ１〜Ｓｓで間時に積分するため、積分時間は個
々に光センサを駆動する場合に比べ最大Ｎ倍にでき、そ
の分だけ個々に光センサを駆動する場合よりも大きい信
号電荷を得ることが可能となり、Ｓ／Ｎを大きくするこ
とができる。また、補助電極２に印加するバイアス電圧
を適切に制御して、注入するキャリアを有効に利用する
ことにより、光応答が良く、Ｓ／Ｎの大きいイメージセ
ンサを１ゴることが可能となる。

第３図は本発明の第２の実施例のイメージセンサの回路
構成図であり、第４図はその動作を示す波形図である。

この実施例では、イメージセンサ内で補助電極２をノ（
通接続し、同時にバイアス電圧を印加する。主電極６．
７間にｒｂ　ＪＪＥが印加されていないときに補助電極
２にバイアス電圧−■，３を印加しても、キャリアの注
入は起こりにくい。そこで、第４図に示すようにキャリ
アが注入されるソース電極６に駆動電圧パルスーＶＩｏ
１補助電極２にバイアス電圧−ＶＩＪがそれぞれ印加さ
れるタイミングが、次の読出期間よりも少なくとも５０
μｓｅｃ以上前であれば、次の読出１の間の直前の、各
ソース電極６がスイッチＳＸ，〜ＳＸＭを介して接地さ
れている時にスイッチＳＺを切換え、補助電極２にバイ
アス電圧一ｖ，１３を印加することによって、第１の丈
施例と同様の効果を得ることができる。この実施例によ
ると、補助電極２がセンサ内部で共通接続されているた
め、それを駆動するための配線が少なくて済み、第１の
丈施例の効果に加え基板幅を小さくでき、歩留まりが上
がる、駆動素子数を減らせる、などデバイス作製上非常
に有効であり、低価格化を実現できる。

第５図は本発明の第３の実施例のイメージセンサの回路
構威図であり、第６図はその動作を示す波形図である。

第１および第２の実施例では光応答速度の向上を図るた
め、ソース電極６に駆動電圧パルスーｖ１ｏが印加され
ている期間に、補助電極２へのバイアス電圧をーＶ，，
からＶＩ３　（　ｌ　Ｖｅｉｌ　＜　ｌ　Ｖｚｌに切換
えているが、第６図（ａ）に示すように補助電極２への
バイアス電圧は＝ｖｌ，と一定にしておき、代わりにス
イッチＳＸを選択的にバイアス電源２４に切換えること
により、ソース電極６にバイアス電圧ＶＩ４　（　ｌ　
Ｖｌ４１　＞　Ｉ　Ｖ＋ｏｌ　）を印加するようにして
も同様にキャリアの注入が起こり、同じ効果が得られる
。この場合には、第６図（ｂ）に示すようにソース電極
６にバイアス電圧−■を複数回印加しても同様の結果が
褥られ、ただ最後に印加するタイミングが次の読出期間
よりも少なくとも５０μｓｅｃ以上前であれば良い。

バイアス電圧−■，４を複数回印加すると、同当りのキ
ャリアの注入量が少なくて良く、ＩＶｌ４１も小さくて
良くなるため、駆動用ＩＣの電源電圧を下げることがで
きる。

なお、第３図と第４図の実施例とを組合わせることも可
能である。要するに、キャリアを注入させる主電極と補
助電極との間の電位差が、読出期間よりも更にキャリア
の注入を促進さける電位となるように、駆動電圧とバイ
アス電圧の少なくとも一方を、次の読出期間よりも少な
くとも５０μｓｅｃ以上前に制御すればよい。

また、実施例ではいずれも半導体層４に流れる電流をＩ
ｕうキャリアが電子の場合について説明したが、ホール
の場合であるｉ型半導体又はｐ型半導体については、オ
ーミックコンタクト用のドーピング層５をｐ型にし、駆
動電圧バルスの極性を逆極性にすることにより同ｔ，ｌ
に丈施できる。

［発明の効果コ 本発明によれ゛ば、光応答の高速化を実現しながら、先
応答及び駆動電江に対する電江応答が良く、Ｓ／Ｎの良
好なイメージセンサを提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るイメージセンサの
同路構成図、第２図はその動作を説明するための波形図
、第３図は本発明の第２の実施例に係るイメージセンサ
の同路構成図、第４図はその動作を説明するための波形
図、第５図は本発明の第３の実施例に係るイメージセン
サの回路構成図、第６図はその動作を説明するための波
形図、筆７図は本発明のイメージセンサを構成する個々
の光センサの構造とそれを駆動するための電源との接続
関係を示す図、第８図は従来のイメージセンサの回路構
成図、第９図は光センサに光を照射したときの半導体層
内の少数キャリアと１ｄ号電流を示す凶である。 １・・・ガラス基．板、２・・・袖助電極、３・・・絶
縁層、４・・・半導体層、５・・・ドーピング層、６，
７・・・主電極、２１・・・琳動電源、２２．２３・・
・バイアス電原、１８・・・信号検出器。

Claims (3)

【特許請求の範囲】
1. （１）半導体層の一方の面上に受光領域を隔てて設けら
   れた一対の主電極および前記半導体層の他方の面上の少
   なくとも受光領域に絶縁層を介して形成された補助電極
   を有する光センサを複数個配列して構成され、これら複
   数個の光センサが複数のブロックに分割されたイメージ
   センサにおいて、 前記一対の主電極のうち前記半導体層の電流を担うキャ
   リアを注入する側の主電極を前記ブロック毎に共通接続
   する手段と、前記半導体層の電流を担うキャリアを注入
   する側の主電極に前記ブロック毎に順次駆動電圧パルス
   を印加する手段と、前記補助電極にバイアス電圧を印加
   する手段と、前記光センサからの信号電流を読出す手段
   とを有することを特徴とするイメージセンサ。
2. （２）半導体層の一方の面上に受光領域を隔てて設けら
   れた一対の主電極および前記半導体層の他方の面上の少
   なくとも受光領域に絶縁層を介して形成された補助電極
   を有する光センサを複数個配列して構成され、これら複
   数個の光センサが複数のブロックに分割されたイメージ
   センサにおいて、 前記一対の主電極のうち前記半導体層の電流を担うキャ
   リアを注入する側の主電極を前記ブロック毎に共通接続
   する手段と、前記半導体層の電流を担うキャリアを注入
   する側の主電極に前記ブロック毎に順次駆動電圧パルス
   を印加する手段と、前記補助電極を前記ブロック毎に共
   通接続する手段と、前記補助電極に前記ブロック毎に順
   次バイアス電圧を印加する手段と、前記光センサからの
   信号電流を読出す手段とをＨすることを特徴とするイメ
   ージセンサ。
3. （３）半導体層の一方の面上に受光領域を隔てて設けら
   れた一対の主電極および前記半導体層の他方の面上の少
   なくとも受光領域に絶縁層を介して形成された補助電極
   を有する光センサを複数個配列して構成され、これら複
   数個の光センサが複数のブロックに分割されたイメージ
   センサにおいて、 前記一対の主電極のうち前記半導体層の電流を担うキャ
   リアを注入する側の主電極に前記ブロック毎に順次駆動
   電圧パルスを印加する手段と、前記補助電極にバイアス
   電圧を印加する手段と、前記光センサからの信号電流を
   読出す手段と、この手段による信号電流の読出期間の少
   なくとも５０μｓｅｃ以上前に、前記キャリアを注入す
   る側の主電極と前記補助電極との間の電位差が、前記読
   出期間における電位差よりもキャリアの注入を更に促進
   させる電位差となるように、前記駆動電圧パルスおよび
   前記バイアス電圧の少なくとも一方を切換える手段とを
   有することを特徴とするイメージセンサ。