JPH0316749A - Printing system of thermal head - Google Patents

Printing system of thermal head

Info

Publication number
JPH0316749A
JPH0316749A JP1151053A JP15105389A JPH0316749A JP H0316749 A JPH0316749 A JP H0316749A JP 1151053 A JP1151053 A JP 1151053A JP 15105389 A JP15105389 A JP 15105389A JP H0316749 A JPH0316749 A JP H0316749A
Authority
JP
Japan
Prior art keywords
common electrode
circuit
shift register
thermal head
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1151053A
Other languages
Japanese (ja)
Inventor
Hisayoshi Fujimoto
久義 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1151053A priority Critical patent/JPH0316749A/en
Publication of JPH0316749A publication Critical patent/JPH0316749A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a printing system of a thermal head realizing an easy transmission of data by a method wherein the number of bit cells of a shift register is determined to be equal to the number of dots, dot data is successively selected from a corresponding bit cell in synchronism with the selection of a common electrode and transmitted to a discrete electrode. CONSTITUTION:A drive IC consists of NOR circuits N1-N64, AND circuits A1-A128, a shift register S, amplifiers Am1, Am2, and inverters I1, I2. The shift register S consists of 128 bit cells S1-S128. Data from a SIN terminal amplified by the amplifier Am2 is transmitted to the shift register in synchronism with a clock signal CLK. The outputs from the bit cells S2j+1, S2j+2 (j=0, 1, 2, 3...) are respectively inputted to the AND circuits A2j+1, A2j+2. A select signal SEL transmitted through the amplifier Am1 is inputted to the other input terminal of the odd-numbered AND circuit A2j+1. On the other hand, a select signal SEL inverted by the inverter I1 is inputted to the other input terminal of the even-numbered AND circuit A2j+2. The outputs from the AND circuits A2j+1, A2j+2 are inputted to the NOR circuit Nj+1. The output from the NOR circuit Nj+1 is connected to a discrete electrode bj+1.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、特にセンター型のサーマルヘッドに適した
サーマルヘッドの印字方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a thermal head printing method particularly suitable for a center-type thermal head.

(ロ)従来の技術 厚膜型のサーマルヘッドで、基板の中央部に発熱抵抗体
を有するセンター型サーマルヘットニ適用される回路と
しては、第2図に示すものが知られている。この種のサ
ーマルヘッドでは、セラミック等の絶縁基板(図示せず
)上に、共通電極CI、個別電極btJ。1、共通電極
ct、個別電極btj−* (j−0,  1、2、・
・・)の順番で形或し、これら電極C+ 、btJ*l
z Ct Sbtj*t上に厚膜抵抗体Rを形成してい
る。
(b) Prior Art A circuit shown in FIG. 2 is known as a circuit to which a center type thermal head having a heating resistor in the center of a substrate is applied to a thick film type thermal head. This type of thermal head has a common electrode CI and individual electrodes btJ on an insulating substrate (not shown) made of ceramic or the like. 1. Common electrode ct, individual electrode btj-* (j-0, 1, 2, ・
), or these electrodes C+, btJ*l
A thick film resistor R is formed on the z Ct Sbtj*t.

共通電極C1と個別電極bで発熱抵抗体Rが挟まれる部
分、及び共通電極Cmと個別電極bで発熱抵抗体Rが挟
まれる部分が一つ一つのドットに対応している。第2図
において、各ドットには左より右に向かって番号を付し
ているが、より一般的には、左側が共通t極cIで右側
が個別電極bunであるドットの番号を4k+1,左側
が個別電極b2J1で右側が共通電極Ctであるドット
の番号を4k+2、左側が共通電極C2で右側が個別電
極btj。2であるドットの番号を4k+3、左側が個
別電極b 2.+2で右側が個別電挿C1であるドット
の番号を4k+4  (k=o,L 2、3、・・・)
と表すことができる。
A portion where the heating resistor R is sandwiched between the common electrode C1 and the individual electrode b, and a portion where the heating resistor R is sandwiched between the common electrode Cm and the individual electrode b correspond to each dot. In Figure 2, each dot is numbered from left to right, but more generally, the number of the dot where the left side is the common t-pole cI and the right side is the individual electrode bun is 4k+1, and the left side is the individual electrode bun. is the individual electrode b2J1, the right side is the common electrode Ct, the number of the dot is 4k+2, the left side is the common electrode C2, and the right side is the individual electrode btj. 2, the number of the dot is 4k+3, and the left side is the individual electrode b 2. +2 and the number of the dot where the right side is the individual electric insertion C1 is 4k+4 (k=o, L 2, 3,...)
It can be expressed as.

共通電極cl、共通電極C2は、それぞれダイオードD
を介して共通ラインCI、C■に接続されている。ダイ
オードDは、発熱抵抗体Rより共通ラインCI、C■に
電流が流れるのを防止するためのものである。
The common electrode cl and the common electrode C2 are each a diode D.
It is connected to the common line CI, C■ via. The diode D is for preventing current from flowing from the heating resistor R to the common lines CI and C2.

第2図中2点鎖線で囲んだ部分がドットd,〜dltl
lの駆動用ICである。この駆動用ICはNAND回路
NA.−NA64、シフトレジスタS等により構成され
ている。シフトレジスタSは64個のビットセルS1〜
S64により構或され、シグナルイン(SIN)よりの
データを、クロック信号(CLK)に同期して順に送っ
ていくものであり、各ビットセルS1〜S&4の出力は
、それぞれNA.−NA64の一方の入力に送られる。
In Figure 2, the area surrounded by the two-dot chain line is the dot d, ~dltl
This is a driving IC for 1. This driving IC is a NAND circuit NA. - It is composed of NA64, shift register S, etc. The shift register S has 64 bit cells S1~
S64, data from the signal in (SIN) is sent sequentially in synchronization with the clock signal (CLK), and the output of each bit cell S1 to S&4 is NA. - Sent to one input of NA64.

各NA.〜NA..のもう一方の入力には、それぞれス
トロープ信号STRが入力されている。またN A l
〜N A h aの出力は、それぞれ個別電極b1〜b
&4に接続されている。
Each NA. ~NA. .. A strobe signal STR is input to the other input of each. Also, N A l
The output of ~N A h a is the output of individual electrodes b1~b, respectively.
&4 is connected.

この従来のサーマルヘッド駆動回路では、まずシフトレ
ジスタSに、ドットd,、d,、d,、dl、d9、・
・・、d1。に対応するデータが31Nより送られる。
In this conventional thermal head drive circuit, the shift register S first stores dots d,, d,, d,, dl, d9, .
..., d1. Data corresponding to is sent from 31N.

すなわち、d a*++、d a*+aに相当するデー
タがビットセル3,x3,,に入力されるわけである. この状態で共通ラインCIに駆動電圧を印加すると共に
、STR信号が入力される。もしピットセルS1のデー
タがH(High)であるならば、STR信号がN A
 tに人力されると、NA,の出力がL(Low)とな
り、共通電極CIより個別電極bに電流が流れ、ドッl
”d+が発熱する。一方、もしビットセルSzのデータ
がLであれば、NA!の出力はHとなり、共通電極C,
より個別電極bに電流が流れず、ドット’daは発熱し
ない。
That is, data corresponding to d a *++, d a *+ a is input to bit cell 3, x3, . In this state, a driving voltage is applied to the common line CI, and an STR signal is input. If the data of pit cell S1 is H (High), the STR signal is NA
When manually applied to t, the output of NA becomes L (Low), a current flows from the common electrode CI to the individual electrode b, and the dot
"d+ generates heat. On the other hand, if the data of bit cell Sz is L, the output of NA! becomes H, and the common electrode C,
Therefore, no current flows through the individual electrode b, and the dot 'da does not generate heat.

このようにして、ドットd。1、ddk。4の印字が行
われる。
In this way, dot d. 1, ddk. 4 is printed.

次に、シフトレジスタSには、ドットdtsdi 、d
h% dt 、d+zyに対応するデータが送られる。
Next, the shift register S contains dots dtsdi, d
Data corresponding to h% dt and d+zy is sent.

すなわち、d dk+ts d o43に相当するデー
タがビットセル81〜364に入力されるわけである。
That is, data corresponding to d dk + ts d o43 is input to the bit cells 81 to 364.

この状態で共通ラインC■に駆動電圧を印加すると共に
、STR信号が入力され、先と同様にドッ}d。1、d
4?3の印字が行われる。
In this state, a driving voltage is applied to the common line C■, and the STR signal is input, and dod}d as before. 1, d
4?3 printing is performed.

(ハ)発明が解決しようとする課題 上記センター型のサーマルヘッドを、エッジ型一のサー
マルヘッドと比較して見ると、エッジ型では発熱抵抗体
の相隣る共通電極で挟まれる部分が一つのドットに対応
するのに対し、センター型では発熱抵抗体Rの共通電極
(1  (又はct)と個別電極bで挟まれる部分が1
つのドットに対応している。従って、同じドットピッチ
ならば、センター型のサーマルヘッドの電極パターン密
度は、エッジ型サーマルヘッドの1/2となり、製造が
容易となる.また、データを2回に分けて印字するから
、センター型サーマルヘッドに必要な駆動用ICの数は
、エッジ型サーマルヘッドの場合の約1/2とすること
ができ、低コスト化を図ることができる。
(c) Problems to be Solved by the Invention Comparing the above-mentioned center-type thermal head with an edge-type thermal head, it is found that in the edge-type, the portion of the heating resistor sandwiched between adjacent common electrodes is one In contrast, in the center type, the part sandwiched between the common electrode (1 (or ct)) and the individual electrode b of the heating resistor R is 1
It corresponds to two dots. Therefore, if the dot pitch is the same, the electrode pattern density of the center type thermal head is 1/2 that of the edge type thermal head, making manufacturing easier. In addition, since the data is printed twice, the number of drive ICs required for a center-type thermal head can be reduced to about half that of an edge-type thermal head, reducing costs. I can do it.

しかしながら、従来のサーマルヘッドの印字方式は、デ
ータを組み換えて、しかも、それを2つに分割して転送
する必要があるから、使いにくく、センター型サーマル
ヘッドの長所が生かせない問題点があった。
However, the conventional thermal head printing method requires recombining the data and dividing it into two parts before transferring, making it difficult to use and preventing the advantages of the central thermal head from being utilized. .

この発明は、上記に鑑みなされたものであり、データの
転送が容易なサーマルヘッドの印字方式の提供を目的と
している。
The present invention has been made in view of the above, and an object thereof is to provide a printing method for a thermal head that allows easy data transfer.

(二)課題を解決するための手段及び作用上記課題を解
決するため、この発明のサーマルヘッドの印字方式は、
発熱抵抗体に、第1の共通電極、個別電極、第2の共通
電極、個別電極の順序で電極が接続して、この発熱抵抗
体の相隣る電極で挟まれる部分を一つ一つのドットとし
、個別電極にはシフトレジスタよりのドットデータを送
ると共に、第1の共通電極、第2の共通電極を順次選択
して、第1の共通電極と個別電極とで挟まれるドット、
第2の共通電極と個別電極とで挟まれるドットを順次発
熱させるものにおいて、前記シフトレジスタのビットセ
ル数はドット数は前記ドットと同じとし、2j+l (
j=o、1、2・・・)番目と2j千2番目のドットの
データを、前記第1の共通電極、第2の共通電極の選択
に同期して、2j+1番目と2j+2番目のビットセル
より順次選択して個別電極に送ることを特徴とするもの
である。よってドットデータを組み換えることなくその
まま入力することができる。
(2) Means and operation for solving the problems In order to solve the above problems, the printing method of the thermal head of the present invention is as follows:
Electrodes are connected to the heating resistor in the order of the first common electrode, individual electrode, second common electrode, and individual electrode, and the portion of the heating resistor sandwiched between adjacent electrodes is connected to each dot. Then, while sending dot data from the shift register to the individual electrodes, the first common electrode and the second common electrode are sequentially selected, and the dots sandwiched between the first common electrode and the individual electrodes are
In the device that sequentially heats the dots sandwiched between the second common electrode and the individual electrodes, the number of bit cells of the shift register is the same as the number of dots, and 2j+l (
j=o, 1, 2...)-th and 2j-th,02-th dot data from the 2j+1-th and 2j+2-th bit cells in synchronization with the selection of the first common electrode and the second common electrode. It is characterized in that it is sequentially selected and sent to individual electrodes. Therefore, the dot data can be input as is without being rearranged.

〈ホ)実施例 この発明の一実施例を第1図に基づいて以下に説明する
(E) Embodiment An embodiment of the present invention will be described below with reference to FIG.

第1図において、発熱抵抗体R、共通電極C1、ct、
個別電極b周辺は第2図の場合と同様であり、第2図と
同一の符号を付したものは同一の構威要素を示している
In FIG. 1, a heating resistor R, a common electrode C1, ct,
The area around the individual electrode b is the same as that in FIG. 2, and the same reference numerals as in FIG. 2 indicate the same structural elements.

駆動用ICは、NOR回路N r 〜N haSA N
 D回路AINAI!.、シフトレジスタS1アンブ?
■、八〇、インバータh,hにより構戒される。シフト
レジスタSは、128個のビットセル31〜Slffi
lより構成されており、SIN端子よりアンブA,で増
幅されたデータが、クロック信号で1( C L Kを
インバータhで反転している)に同期して送られる。
The driving IC is a NOR circuit N r ~N haSA N
D circuit AINAI! .. , shift register S1 Amb?
■, 80, is monitored by inverters h, h. The shift register S has 128 bit cells 31 to Slffi.
The data amplified by the amplifier A is sent from the SIN terminal in synchronization with the clock signal 1 (CLK is inverted by the inverter h).

ビットセルS1〜S1.の各出力は、それぞれAND回
路A,〜A l ! Ifの入力の1つに接続される.
すなわち、一般的に表現すれば、ビットセルS tJ*
+、S tJ+t( j − 0、1、2、3・・・〉
の出力は、それぞれAND回路A z j+ 1、A■
.2に入力される。
Bit cells S1 to S1. The respective outputs of the AND circuits A, ~A l ! Connected to one of the inputs of If.
That is, if expressed generally, bit cell S tJ*
+, S tJ+t( j − 0, 1, 2, 3...>
The outputs of are the AND circuit A z j+ 1, A■
.. 2 is input.

奇数番号のAND回路A■1のもう一つの入力には、ア
ンプA■を通したセレクト信号SELが入力される.一
方、偶然番号のAND回路A2jや2のもう一つの入力
には、インバータ【,で反転したセレクト信号yτ工が
入力される。AND回路A■1、A■.tの出力は、N
OR回路N,.,に入力される.このNOR回路N,1
の出力は、個別電極bj1に接続されている。
The select signal SEL passed through the amplifier A■ is input to the other input of the odd-numbered AND circuit A■1. On the other hand, the select signal yτ which has been inverted by the inverter [,] is input to the other input of the random number AND circuit A2j or 2. AND circuit A■1, A■. The output of t is N
OR circuit N, . , is input. This NOR circuit N,1
The output of is connected to the individual electrode bj1.

なお、セレクト信号、ドッドデータ、クロック?号は、
それぞれSELOUT端子、SOUT端子、CLKOU
T端子より外部に取り出され、隣りの駆動用IC(図示
せず)に入力される。
In addition, select signal, dot data, clock? The number is
SELOUT terminal, SOUT terminal, CLKOU respectively
The signal is taken out from the T terminal and input to an adjacent driving IC (not shown).

次に、実施例の動作を説明する。まず、ドットデータが
CLKに同期して、シフトレジスタSを送られる。実際
には、駆動用ICの個数をmとすれば、ドットデータの
ビット数は128Xmとなり、これらが各駆動用ICの
シフトレジスタ内を順次送られていくわけである。そし
て、最終的にはドットデータの各ビットは、それぞれ対
応するビットセルに入れられる。
Next, the operation of the embodiment will be explained. First, dot data is sent to the shift register S in synchronization with CLK. In reality, if the number of driving ICs is m, the number of bits of dot data is 128Xm, and these are sequentially sent through the shift register of each driving IC. Finally, each bit of dot data is put into a corresponding bit cell.

ドットデータがシフトレジスタSに入れられたならば、
まず共通ラインCIに電源電圧が加えられ、これと同期
してSEL信号がHとなって、ドットd+ 、da 、
ds % ds % =  d4m++、do■、−(
k−0、1、2、3・)がドットデータに応じて選択的
に発熱する。次に、共通ラインC■に電源電圧が加えら
れ、これと同期してSEL信号がLとなって、ドットd
tSdi、1 、dt 、・・・dnm+z、d”4k
+3、−カF ッ}データに応じて選択的に発熱する。
If the dot data is put into shift register S,
First, a power supply voltage is applied to the common line CI, and in synchronization with this, the SEL signal becomes H, and the dots d+, da,
ds % ds % = d4m++, do■, -(
k-0, 1, 2, 3.) selectively generate heat according to dot data. Next, a power supply voltage is applied to the common line C■, and in synchronization with this, the SEL signal becomes L, and the dot d
tSdi, 1, dt,...dnm+z, d"4k
+3, -F }Selectively generates heat according to the data.

この動作を、ドットd, 、d.を例に上げて詳細に説
明する。今、ビットセルSl、S!のデータがそれぞれ
H,Lであるとする。共通ラインCIに電源電圧が加え
られ、SEL信号がHとなったとすると、AND回路A
,の両入力は共にHとなり、AND回路A1の出力はH
となる。一方、AND回路A!の両入力は共にLてある
ので、その出力はLとなる。よって、NOR回路N,の
出力はLとなり、共通電極Ctより個別電極b,に電流
が流れドッl’d+が発熱する。゛この時共通電極C2
には電源電圧が印加されていないので、d.が発熱する
ことはない。
This operation is performed by dots d, , d. will be explained in detail using an example. Now Bitcell Sl, S! Suppose that the data of are H and L, respectively. Assuming that the power supply voltage is applied to the common line CI and the SEL signal becomes H, the AND circuit A
, both inputs become H, and the output of AND circuit A1 becomes H.
becomes. On the other hand, AND circuit A! Since both inputs of are at L, its output is L. Therefore, the output of the NOR circuit N becomes L, a current flows from the common electrode Ct to the individual electrode b, and Dot l'd+ generates heat.゛At this time, the common electrode C2
Since no power supply voltage is applied to d. does not generate fever.

一方、共通ラインC■に電源電圧が加えられ、SEL信
号がLとなったとすると、AND回路A1の入力はH(
ビットセルS.側L L (SEL側)となり、その出
力はLとなる。一方、AND回路Atの入力はL(ビッ
トセルS2側)、H(r側)となりやはり、その出力は
Lとなるよって、NOR回路N1の出力はHとなって、
共通電極Ctより個別電極b.には電流は流れず、dt
は発熱しない。
On the other hand, if the power supply voltage is applied to the common line C■ and the SEL signal becomes L, the input of the AND circuit A1 becomes H(
bitcell s. side L L (SEL side), and its output becomes L. On the other hand, the inputs of the AND circuit At are L (bit cell S2 side) and H (r side), and its output is also L, so the output of the NOR circuit N1 is H,
Individual electrode b. from common electrode Ct. No current flows through dt
does not generate heat.

なお、この実施例では、ストロープ信号を用いていなか
、これは厚膜型のサーマルヘッドでは、発熱抵抗体Rの
抵抗値を高くすることができ、共通ラインct,c■の
2分割で実質問題は生じないからである。
Note that although this embodiment uses a Stroop signal, it is possible to increase the resistance value of the heating resistor R in a thick film type thermal head, and there is no real problem with dividing the common lines ct and c into two. This is because it does not occur.

この実施例の印字方式は、ドットデータを組み換えるこ
となく、そのままの順番でシフトレジスタに送っていけ
ばよいから、使い勝手のよいものとなり、センター型サ
ーマルヘッドの利点を充分に生かすことができる. なお、駆動用IC内のシフトレジスタのビットセル数が
従来の2倍となっているが、駆動用IC内のビットセル
を構威するD−フリップフロップ等を増やすことは、今
日のIC製造技術からみれば、容易であるから、駆動用
ICのコストの上昇はほとんどない。
The printing method of this embodiment is easy to use because the dot data can be sent to the shift register in the same order without being rearranged, and the advantages of the center-type thermal head can be fully utilized. Furthermore, although the number of bit cells in the shift register in the drive IC is now twice that of the conventional one, it is not possible to increase the number of D-flip-flops, etc. that serve as bit cells in the drive IC, given today's IC manufacturing technology. In other words, since it is easy, there is almost no increase in the cost of the driving IC.

(へ)発明の効果 以上説明したように、この発明のサーマルヘッ?の印字
方式は、シフトレジスタのピットセル数をドット数と同
じとし、2 J+1番目と2j+2番目のドットのデー
タを、第1の共通電極、第2の共通電極の選択に同期し
て、2j千1番目と2j+2番目のビットセルより順次
選択して個別電極に送ることを特徴とするものであるか
ら、使い勝手がよく、センター型サーマルヘッドの特長
を充分に生かせる利点を有している。
(f) Effects of the invention As explained above, what are the thermal effects of this invention? In this printing method, the number of pit cells in the shift register is the same as the number of dots, and the data of the 2J+1st and 2j+2nd dots are printed in 2j1,000 in synchronization with the selection of the first common electrode and the second common electrode. Since it is characterized in that it sequentially selects bit cells from the th and 2j+2 bit cells and sends them to the individual electrodes, it is easy to use and has the advantage of fully utilizing the features of the center type thermal head.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明が実施されるサーマルヘッドの駆動
回路のブロック図、第2図は、従来のサーマルヘッドの
駆動回路のブロック図である.R:発熱抵抗体、  c
1 ・c,:共通電極、b.  ・・・・・bo:個別
電極、 d.  ・・・・・dl!。:ドット、N1 ・・・・
・Nha:NOR回路、A1 ・・・・・A+x*  
:AND回路、S:シフトレジスタ、 S1 ・・・・・S1■ :ビットセル。
FIG. 1 is a block diagram of a thermal head drive circuit in which the present invention is implemented, and FIG. 2 is a block diagram of a conventional thermal head drive circuit. R: heating resistor, c
1.c,: common electrode, b. ...bo: individual electrode, d. ...dl! . : Dot, N1...
・Nha: NOR circuit, A1...A+x*
:AND circuit, S: shift register, S1...S1■: bit cell.

Claims (1)

【特許請求の範囲】[Claims] (1)発熱抵抗体に、第1の共通電極、個別電極、第2
の共通電極、個別電極の順序で電極を接続して、この発
熱抵抗体の相隣る電極で挟まれる部分を一つ一つのドッ
トとし、個別電極にはシフトレジスタよりのドットデー
タを送ると共に、第1の共通電極、第2の共通電極を順
次選択して、第1の共通電極と個別電極で挟まれるドッ
ト、第2の共通電極と個別電極で挟まれるドットを順次
発熱させるサーマルヘッドの印字方式において、前記シ
フトレジスタのビットセル数はドット数と同じとし、2
j+1番目と2j+2番目のドットのデータを、前記第
1の共通電極、第2の共通電極の選択に同期して、2j
+1番目と2j+2番目のビットセルより順次選択して
個別電極に送ることを特徴とするサーマルヘッドの印字
方式。
(1) The heating resistor has a first common electrode, an individual electrode, a second
Connect the electrodes in the order of common electrode and individual electrode, and make each part of this heating resistor sandwiched between adjacent electrodes into a dot, and send dot data from the shift register to the individual electrode, Printing using a thermal head that sequentially selects a first common electrode and a second common electrode and sequentially heats dots sandwiched between the first common electrode and the individual electrodes, and dots sandwiched between the second common electrode and the individual electrodes. In this method, the number of bit cells of the shift register is the same as the number of dots, and 2
The data of the j+1st and 2j+2nd dots are 2j in synchronization with the selection of the first common electrode and the second common electrode.
A thermal head printing method characterized by sequentially selecting bit cells from +1st and 2j+2nd bit cells and sending them to individual electrodes.
JP1151053A 1989-06-14 1989-06-14 Printing system of thermal head Pending JPH0316749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1151053A JPH0316749A (en) 1989-06-14 1989-06-14 Printing system of thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1151053A JPH0316749A (en) 1989-06-14 1989-06-14 Printing system of thermal head

Publications (1)

Publication Number Publication Date
JPH0316749A true JPH0316749A (en) 1991-01-24

Family

ID=15510270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1151053A Pending JPH0316749A (en) 1989-06-14 1989-06-14 Printing system of thermal head

Country Status (1)

Country Link
JP (1) JPH0316749A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002282743A (en) * 2001-03-28 2002-10-02 Satoerekkusu:Kk Forcibly feeding and spraying apparatus for fitontsidy- extracted liquid
EP2375103A1 (en) 2003-12-26 2011-10-12 Toyota Jidosha Kabushiki Kaisha Vehicular drive system
US8135522B2 (en) 2004-02-26 2012-03-13 Toyota Jidosha Kabushiki Kaisha Control device for vehicular drive system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222863A (en) * 1982-06-21 1983-12-24 Hitachi Ltd Driving circuit for alternate lead type thermal recording head
JPS63270162A (en) * 1987-04-28 1988-11-08 Ricoh Co Ltd Driving circuit device of thermal head

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222863A (en) * 1982-06-21 1983-12-24 Hitachi Ltd Driving circuit for alternate lead type thermal recording head
JPS63270162A (en) * 1987-04-28 1988-11-08 Ricoh Co Ltd Driving circuit device of thermal head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002282743A (en) * 2001-03-28 2002-10-02 Satoerekkusu:Kk Forcibly feeding and spraying apparatus for fitontsidy- extracted liquid
EP2375103A1 (en) 2003-12-26 2011-10-12 Toyota Jidosha Kabushiki Kaisha Vehicular drive system
US8135522B2 (en) 2004-02-26 2012-03-13 Toyota Jidosha Kabushiki Kaisha Control device for vehicular drive system

Similar Documents

Publication Publication Date Title
CN103034605B (en) Realize the method and device of variable-width link
US4914379A (en) Semiconductor integrated circuit and method of testing same
JPS61251293A (en) Crosspoint switch array apparatus
JPS63256877A (en) Test circuit
KR890008690A (en) Grouping device
US20230195663A1 (en) Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
JPH0316749A (en) Printing system of thermal head
JPS63228206A (en) Clock distribution system
JP3229256B2 (en) Thermal head
JPS58129855A (en) Deciding circuit for pulse pattern normalcy
US6646465B2 (en) Programmable logic device including bi-directional shift register
JPH0748664B2 (en) Serial-parallel converter
JP4134371B2 (en) I / O bus bridge device
KR100527591B1 (en) Semi-conductor memory device
JPS5849277A (en) Heat-sensitive recorder
JPH10301895A (en) Bus extension device
JPS6065372A (en) Decentralized processing type microcomputer
JPH02235665A (en) Printing head control circuit
JPS6271084A (en) Semiconductor integrated circuit
US20030084267A1 (en) Device for accessing registered circuit units
JPS6143815A (en) Initial setting system
JP2788250B2 (en) Digital signal switch and digital signal switch selection module
JPH03192599A (en) Shift register circuit
JPS61102763A (en) Semiconductor integrated circuit
JP2004336573A (en) Atm data transmission system and polling method in the same