JPH03157950A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH03157950A JPH03157950A JP1298022A JP29802289A JPH03157950A JP H03157950 A JPH03157950 A JP H03157950A JP 1298022 A JP1298022 A JP 1298022A JP 29802289 A JP29802289 A JP 29802289A JP H03157950 A JPH03157950 A JP H03157950A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- bit
- output
- tosc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000010355 oscillation Effects 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000007689 inspection Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004092 self-diagnosis Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- APVPOHHVBBYQAV-UHFFFAOYSA-N n-(4-aminophenyl)sulfonyloctadecanamide Chemical compound CCCCCCCCCCCCCCCCCC(=O)NS(=O)(=O)C1=CC=C(N)C=C1 APVPOHHVBBYQAV-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路（ＩＣ）に係シ、特にＬＳＩＩ
を用いた製品検査工程において検査される水晶振動子発
振回路やセラミック振動子発振回路ＯＲ発振回路等を含
むＩＣに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to semiconductor integrated circuits (ICs), particularly LSII
The present invention relates to an IC including a crystal resonator oscillation circuit, a ceramic resonator oscillation circuit, an OR oscillation circuit, etc., which are inspected in a product inspection process using the IC.
従来、ＬＳＩテスタを用いた発振回路の検査は作業効率
・量産性の観点から、発振回路部のブロックを単なるイ
ンバータとみなして、ファンクションの確認、及び出力
電流などのＤＣ特性検査のみを行うことが多かった。Conventionally, when testing oscillator circuits using an LSI tester, from the viewpoint of work efficiency and mass productivity, it was possible to treat the oscillation circuit block as a simple inverter and only check the function and DC characteristics such as output current. There were many.
しかし、従来のＬＳＩテスタを用いた検査方法では、発
振回路ブロックが論理動作上、ＤＣ特性上正常であるこ
とが確認されても、実際に振動子等を付けた時に期待ど
おシの周波数や電圧で発振する保障がなく、その確認が
行われていなかった。However, with conventional testing methods using LSI testers, even if it is confirmed that the oscillation circuit block is normal in terms of logic operation and DC characteristics, the expected frequency and There was no guarantee that the voltage would cause oscillation, and this had not been confirmed.
これを行う方法としては、従来では、振動子やコンデン
サ、抵抗等を付け、実際に発振回路を構成し、その出力
をオシロスコープや周波数カウンタ等で波形観測して検
査を行っていた。しかし、この検査はＬＳＩテスタ自体
に周波数カウンタ等の機能を持っていないので、ＬＳＩ
テスタを用いた通常のＩＣの機能検査とは別にやらなけ
ればならず、そのため時間や工数が多くかかシ、量産に
は向かないという欠点があった。Conventionally, this has been done by actually constructing an oscillation circuit by attaching a vibrator, capacitor, resistor, etc., and observing the waveform of its output using an oscilloscope, frequency counter, etc. for inspection. However, this test is performed because the LSI tester itself does not have functions such as a frequency counter.
This method had the disadvantage that it had to be carried out separately from the normal IC function test using a tester, and therefore required a lot of time and man-hours, making it unsuitable for mass production.
本発明の目的は、前記欠点が解決され、発振周波数の検
査が極めて容易に行えるようにした半導体集積回路を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit in which the above-mentioned drawbacks are solved and the oscillation frequency can be tested extremely easily.
本発明の構成は、発振回路を含む半導体集積回路におい
て、前記発振回路を自己診断する回路を備えたことを特
徴とする。The structure of the present invention is characterized in that a semiconductor integrated circuit including an oscillation circuit includes a circuit for self-diagnosing the oscillation circuit.
次に図面を参照しながら本発明を説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の半導体集積回路を示す回路
ブロック図、第２図社第１図の動作波形図である。FIG. 1 is a circuit block diagram showing a semiconductor integrated circuit according to an embodiment of the present invention, and an operational waveform diagram of FIG. 1 of FIG. 2.
第１図、第２図において、本実施例は、振動子４、コン
デンサ５．抵抗６．リレー３１発振用インバータ１を有
する発振回路と、他ブロツク部２と、カウンタ８，９．
フリップフロップ１０，１１゜１２．１６と、ｍビット
コンパレータ１３，１４等を有する自己診断回路とを同
−半導体集積回路上に含み、構成される。1 and 2, in this embodiment, a vibrator 4, a capacitor 5. Resistance 6. An oscillation circuit having a relay 31 and an oscillation inverter 1, other block sections 2, counters 8, 9 .
The self-diagnosis circuit includes flip-flops 10, 11, 12, 16, m-bit comparators 13, 14, etc. on the same semiconductor integrated circuit.
発振インバータ１の検査は、ＩＣ上の他ブロツク部２と
は別に行う。先ず、ＬＳＩテスタの検査ボード（図示せ
ず）上に載っているリレー３を導通（ＯＮ）状態にし、
同じくボード上に載っている振動子４．２個のコンデン
サ５、抵抗６と発振インバータ１とを接続し、発振回路
を構成する。The oscillation inverter 1 is tested separately from other blocks 2 on the IC. First, the relay 3 mounted on the inspection board (not shown) of the LSI tester is turned on (ON).
A vibrator 4, two capacitors 5, a resistor 6, and an oscillation inverter 1, which are also mounted on the board, are connected to form an oscillation circuit.
そして、ＩＣのＶＤＤ電源端子（図示せず）に電圧を印
加することによシ、発振を開始させる。ある一定時間後
、発振周波数は振動子４によって決まる略一定周波数に
なる。この発振信号は、波形整形用バッファ７を介し、
他ブロツク部２へ伝るとともに、ｎビットアップカウン
タ８のクロック（ＣＬＫ）入力に入力される。そして、
このカウンタ８のクロックイネーブル（ＣＥ）がノ・イ
レベルになると、この発振信号はカウンタ８でカウント
される。従って、このｎビットアップカウンタ８のＭＯ
Ｂ出力のハイレベル出力パルス幅ＰＷは、発振回路の発
振周期をＴｏｓｃとすると、次の（１）式と表る。Oscillation is then started by applying a voltage to the VDD power supply terminal (not shown) of the IC. After a certain period of time, the oscillation frequency becomes a substantially constant frequency determined by the vibrator 4. This oscillation signal is passed through a waveform shaping buffer 7,
The signal is transmitted to the other block section 2 and is also input to the clock (CLK) input of the n-bit up counter 8. and,
When the clock enable (CE) of this counter 8 reaches the no-low level, this oscillation signal is counted by the counter 8. Therefore, the MO of this n-bit up counter 8
The high-level output pulse width PW of the B output is expressed by the following equation (1), where Tosc is the oscillation period of the oscillation circuit.
ＰＷ＝ ’ｒｏｓｃ Ｘ ２（”１） ・・・・・・・
・・・・・・・・・・・（１）但し、電源電圧印加後に
、リセツ）（ＲＥ８ＥＴ）信号を一度入力することによ
シ、カウンタ８．フリップ・フロップ１０等は、カウン
ト前に、リセットしておく必要がある。ここで、信号φ
１．φ２は、ＬＳＩテスタからインバータを介して与え
られる２相クロツク（クロック１．クロック２）信号で
、このクロック信号Φ１を用い１ｍビットカウンタ９で
、カウンタ８のＭＯＢ出力出力スルフ幅間を計算する。PW='rosc X 2("1)...
(1) However, by inputting the reset (RE8ET) signal once after applying the power supply voltage, the counter 8. The flip-flop 10 etc. must be reset before counting. Here, the signal φ
1. φ2 is a two-phase clock (clock 1, clock 2) signal given from the LSI tester via an inverter. Using this clock signal φ1, the 1m-bit counter 9 calculates the MOB output sulf width of the counter 8.
ＬＳＩテスタからのクロック信号φ１゜φ２は、発振回
路の出力信号と、非同期なので、２個のＤタイプのフリ
ップ・フロップ１０．１１は、この様にカスケード接続
することによシ、同期を取っている。ｍビットカウンタ
９でカウントされた値は、第３図に示すフリップ・フロ
ップ１１の出力信号の立ち上がりで、ｍビットフリップ
・フロップ１２にラッチされる。従って、ｍビットフリ
ップ・フロップ１２の値は、次の（２）式で表わせる様
になる。Since the clock signals φ1 and φ2 from the LSI tester are asynchronous with the output signal of the oscillation circuit, the two D-type flip-flops 10 and 11 are synchronized by cascading them in this way. There is. The value counted by the m-bit counter 9 is latched into the m-bit flip-flop 12 at the rising edge of the output signal of the flip-flop 11 shown in FIG. Therefore, the value of the m-bit flip-flop 12 can be expressed by the following equation (2).
（ｎビットカウンタ８のＭＳＢ出力）（ルス幅）＃（ｍ
ビットクリップ・フロップ１２の値）×（φ１の周期）
・・・（２）前記（１） 、 （２）
式よｊ５．ＬＳＩテスタよりのクロック信号φ１で、発
振回路の出力信号を分周した信号をサンプリングするこ
とによシ、発振回路の発５−
振周波数を求めることが可能なことがわかる。ｍビット
フリップ・フロップ１２０値は発振周波数の誤差や、サ
ンプリング時の誤差、非同期信号をＬＳＩテスタと同期
した信号に変換する時の誤差などによシ、若干誤差を生
じる。ｍビットコンパレータ１３，１４は、予め設定し
ておいたこの誤差の許容できる上限値、下限値とｍビッ
ト・スリップ・フロップ１２の出力値との大小を比較し
、もし上限値と下限値との間に、ｍビットフリップ・フ
ロップ１２の値が入っているなら、発振回路は正常な周
波数で発振しているとし、ＡＮＤ回路を介し、出力１５
にフラグを立てる。ＬＳＩテスタはこのフラグを読み込
み、発振回路が正常に動作していることを確認し、発振
回路の検査を終了する。(MSB output of n-bit counter 8) (Russ width) #(m
Bit clip flop 12 value) x (period of φ1)
...(2) Above (1), (2)
Expression j5. It can be seen that the oscillation frequency of the oscillation circuit can be determined by sampling a signal obtained by frequency-dividing the output signal of the oscillation circuit using the clock signal φ1 from the LSI tester. The value of the m-bit flip-flop 120 has some errors due to errors in the oscillation frequency, errors in sampling, errors in converting an asynchronous signal to a signal synchronized with the LSI tester, etc. The m-bit comparators 13 and 14 compare the preset allowable upper and lower limits of this error with the output value of the m-bit slip-flop 12, and if the upper and lower limits are different, If the value of m-bit flip-flop 12 is entered in between, it is assumed that the oscillation circuit is oscillating at a normal frequency, and the output 15 is output through the AND circuit.
flag. The LSI tester reads this flag, confirms that the oscillation circuit is operating normally, and finishes testing the oscillation circuit.
尚、ＬＳＩテスタは、リセット信号、クロック・イネー
ブル信号が得られ、リセット信号はバッファを介してカ
ウンタ８，９フリツプ・フロップ１０．１１，１２．１
６に与えられ、後者の信号もバッファを介してフリップ
・フロップ１０に与えら６−
れる。Note that the LSI tester can obtain a reset signal and a clock enable signal, and the reset signal is passed through a buffer to the counters 8, 9 and flip-flops 10.11, 12.1.
The latter signal is also applied to flip-flop 10 via a buffer.
第２図は本発明の他の実施例の半導体集積回路の回路図
である。FIG. 2 is a circuit diagram of a semiconductor integrated circuit according to another embodiment of the present invention.
第２図において、本実施例は基本的には第１図と同様で
あるので、異なる部分のみ説明を行う。In FIG. 2, since this embodiment is basically the same as that in FIG. 1, only the different parts will be explained.
第１図のｎビットアップカウンタ８の代わシに、本実施
例はｎビットダウンカウンタ１６を用いる。In place of the n-bit up counter 8 of FIG. 1, this embodiment uses an n-bit down counter 16.
これによシ、カウンタ１６のクロック・イネーブル（Ｃ
Ｅ）入力がハイレベルになると、ＭＯＢ出力はすぐにハ
イレベルとなる。もし、電源電圧印加時から、ＣＥ大入
力ハイレベルになるまでの時間が短く、まだ正常な発振
周波数で発振していないなら、カウンタ１６のＭＯＢ出
力ハイレベルパルス幅が変ってしまう。これによシ後段
でのチエツクで異常発振と判定されてしまう。つまシ、
カウンタをダウンカウンタに代えることによシ、発振開
始時間のチエツクも可能となシ、またコンパレータ１７
，１８の上限値、下限値を予めＩＣ内に設定しておくの
ではなくて、ＩＣの外部から、つま、９ＬＳＩテスタよ
シ与えることができるようにしておくことにより、発振
周波数の変更や発振精度のよシ高い製品の選別などが可
能である。This also enables the counter 16 clock enable (C
E) When the input goes high, the MOB output goes high immediately. If the time from when the power supply voltage is applied until the CE large input becomes high level is short and oscillation is not yet at the normal oscillation frequency, the MOB output high level pulse width of the counter 16 will change. This causes abnormal oscillation to be determined in a check at a later stage. Tsumashi,
By replacing the counter with a down counter, it is also possible to check the oscillation start time.
, 18 upper and lower limits are not set in advance in the IC, but can be applied from outside the IC to the 9LSI tester, thereby changing the oscillation frequency and controlling the oscillation. It is possible to select products with high precision.
以上本発明の実施例によれは、実際に使用する発振回路
素子（振動子や、コンデンサ、抵抗等）を用いて発振さ
せ、その発振周波数のチエツクをＩＣに内賦されている
自己診断回路で行うことによｆｉ、ＬＳＩテスタで発振
回路の良否が容易に判定できる。According to the embodiments of the present invention, the oscillation circuit elements actually used (vibrators, capacitors, resistors, etc.) are used to oscillate, and the oscillation frequency is checked by a self-diagnosis circuit built into the IC. By doing this, the quality of the oscillation circuit can be easily determined using an LSI tester.
以上説明したように、本発明は、実際の発振回路に用い
る振動子や受動素子を用いてＬＳＩテスタ上で検査が行
えるから、次の様な効果がある。As explained above, the present invention has the following effects because it can be tested on an LSI tester using vibrators and passive elements used in actual oscillation circuits.
（１）従来、ＬＳＩテスタで行っていたファンクション
・テスト、ＤＣＩｒｆ性チエツクのみの検査に比べ、信
頼性が向上する。(1) Reliability is improved compared to testing using only function tests and DCIrf checks, which were conventionally performed using LSI testers.
（１１）従来は実使用素子を用いて検査を行うためには
ＬＳＩテスタのチエツクとは別に、もう−度別基板で検
査を行う必要があったが、本発明はＬＳＩテスタ上で同
時に行うので、検査の短時間化、省工数化が可能である
。(11) Conventionally, in order to test using actually used elements, it was necessary to perform the test on a separate board in addition to the check on the LSI tester, but with the present invention, the test can be performed simultaneously on the LSI tester. , it is possible to shorten the inspection time and reduce the number of man-hours.
（ｉｉｉ） Ｌ Ｓ Ｉテスタのプログラムの簡単な
変更で、発振開始時ｉｓ！ｊ−’Ｐ発振開始電圧も容易
に検査でき、製品の信頼性向上が望める。(iii) With a simple change to the LSI tester program, IS! when oscillation starts! The j-'P oscillation starting voltage can also be easily tested, and product reliability can be improved.
第１図は本発明の一実施例の半導体集積回路を示す回路
図、第２図は本発明の他の実施例の半導体集積回路を示
す回路図、第３図は第１図の信号波形を示す動作波形図
である。
１・・・発振用インバータ、２・・・ＩＣに搭載されて
いる他ブロツク部、３・・・リレー ４・・・′振動子
、５・・・コンデンサ、６・・・抵抗、７・・・波形整
形用バッファ、８・・・ｎビットアップカウンタ、９・
・・ｎビットアップカウンタ、１０．１１・・・Ｄタイ
プ・フリップ・フロップ、１２・・・ｍビット・フリッ
プ・７０ツブ、１３．１４・・・ｍビットコンパレータ
、１５・・・ＩＣ出力、１６・・・ｎビットタウンカウ
ンタ。FIG. 1 is a circuit diagram showing a semiconductor integrated circuit according to one embodiment of the invention, FIG. 2 is a circuit diagram showing a semiconductor integrated circuit according to another embodiment of the invention, and FIG. 3 shows the signal waveforms of FIG. 1. FIG. 1... Oscillation inverter, 2... Other blocks mounted on the IC, 3... Relay 4...' vibrator, 5... Capacitor, 6... Resistor, 7...・Waveform shaping buffer, 8...n-bit up counter, 9.
...n-bit up counter, 10.11...D type flip-flop, 12...m-bit flip 70 tube, 13.14...m-bit comparator, 15...IC output, 16 ...n-bit town counter.
Claims (1)
を自己診断する回路を備えたことを特徴とする半導体集
積回路。1. A semiconductor integrated circuit including an oscillation circuit, comprising a circuit for self-diagnosing the oscillation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298022A JPH07109845B2 (en) | 1989-11-15 | 1989-11-15 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298022A JPH07109845B2 (en) | 1989-11-15 | 1989-11-15 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03157950A true JPH03157950A (en) | 1991-07-05 |
| JPH07109845B2 JPH07109845B2 (en) | 1995-11-22 |
Family
ID=17854103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298022A Expired - Lifetime JPH07109845B2 (en) | 1989-11-15 | 1989-11-15 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109845B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104037A (en) * | 1993-10-07 | 1995-04-21 | Nec Corp | Semiconductor integrated circuit |
| KR100271259B1 (en) * | 1997-03-26 | 2000-12-01 | 가네꼬 히사시 | Semiconductor integrated circuit and its evaluating method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197831A (en) * | 1981-05-29 | 1982-12-04 | Nec Corp | Integration circuit chip |
| JPS603135A (en) * | 1983-06-21 | 1985-01-09 | Nec Corp | Semiconductor memory circuit device |
| JPH01185963A (en) * | 1988-01-21 | 1989-07-25 | Nec Corp | Semiconductor integrated circuit |
-
1989
- 1989-11-15 JP JP1298022A patent/JPH07109845B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197831A (en) * | 1981-05-29 | 1982-12-04 | Nec Corp | Integration circuit chip |
| JPS603135A (en) * | 1983-06-21 | 1985-01-09 | Nec Corp | Semiconductor memory circuit device |
| JPH01185963A (en) * | 1988-01-21 | 1989-07-25 | Nec Corp | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104037A (en) * | 1993-10-07 | 1995-04-21 | Nec Corp | Semiconductor integrated circuit |
| KR100271259B1 (en) * | 1997-03-26 | 2000-12-01 | 가네꼬 히사시 | Semiconductor integrated circuit and its evaluating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07109845B2 (en) | 1995-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923676A (en) | Bist architecture for measurement of integrated circuit delays | |
| US5083299A (en) | Tester for measuring signal propagation delay through electronic components | |
| US5459402A (en) | Delay time measuring circuit | |
| JP2003043109A (en) | Semiconductor integrated circuit device and its inspection device | |
| JPH0373176B2 (en) | ||
| JPH03157950A (en) | Semiconductor integrated circuit | |
| US7065684B1 (en) | Circuits and methods for measuring signal propagation delays on integrated circuits | |
| JP3039377B2 (en) | Inspection method for semiconductor device | |
| JPS6089937A (en) | Integrated circuit device | |
| JP3847150B2 (en) | Semiconductor integrated circuit and jitter measurement method thereof | |
| JPH0136597B2 (en) | ||
| US5047712A (en) | Circuit for inverting the latter half of pattern output from device under test | |
| JP2599759B2 (en) | Flip-flop test method | |
| JPH0368878A (en) | Semiconductor integrated circuit device | |
| JPH0232595B2 (en) | ||
| JPH0366624B2 (en) | ||
| JPS6141976A (en) | Delay time monitoring circuit | |
| JPS63271966A (en) | Semiconductor integrated circuit | |
| JP2002071735A (en) | Signal-inspecting circuit | |
| JPH1123662A (en) | Lsi semiconductor device | |
| JPS597968B2 (en) | How to synchronize multiple digital circuits | |
| JPH0545422A (en) | Testing method for synchronizing circuit | |
| JPH02162758A (en) | Lsi provided with measuring circuit and measurement of toggle frequency thereof | |
| JPH01187968A (en) | Semiconductor integrated circuit | |
| JPH05281288A (en) | Test circuit |