JPH03121627A - チエンサーチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ディジタルデータ通信、ディジタル記憶装置
などに用いられる誤り訂正装置に関する。

（従来の技術） ディジタルデータを扱うシステムにおいては、データの
信頼性を高めるため、誤り訂正符号が広く用いられてい
る。誤り訂正符号には各種の符号があるが、ガロア体上
に構成される巡回符号は、ＢＣ）ｌ符号、リード・ソロ
モン符号などの実用的な符号を含む広いクラスの符号で
あり、代数的手法によって比較的簡単に復号を行うこと
ができるため、多くのシステムで用いられている。

一般にガロア体ＧＦ　（２”）（ｍは正の整数）上の（
ｎ、ｋ）を重誤り訂正巡回符号の符号化および復号化は
次の手順により行われる。

■符号化手順 まず、ｍビットを１シンボルとし、情報をにシンボル毎
にブロック化する。これを情報シンボルＣＣ・・・　Ｃ
とすると検査シンボル ｎ−に、　　　ｎ−に＋１．　　　　　　　　ｎ−１は
次式を満たすＣＳＣ・・・　Ｃで与えらｏ　　　　　　
ｌ　、　　　　　　　ｎ−に−１れる。

Ｃ＋Ｃ１ｘ＋−＋Ｃｏ、−１ｘｎ−に一’””　（Ｃ、
−ｋＸ　’−に＋　Ｃ、−に−ｔ　Ｘ　’−’−’　＋
　＝・＋Ｃ１１−１ｘ’−’　）　　ｍｏ　ｄ　　Ｇ　
（ｘ）ここで、Ｇ　（ｘ）はｎ−に次の生成多項式であ
る。また、情報シンボル及び検査シンボルを係数とする
多項式Ｃ（ｘ） Ｃ（ｘ　）　−Ｃ＋　Ｃｒ　ｘ　＋　・・・＋　Ｃｎ−
に−ｔ　ｘ　’−に一’を符号語多項式という。

符号化器ではこの検査点を求めるために、通常、生成多
項式により決定されるフィードバック・シフトレジスタ
を用いる。この場合、符号化器は符号語内のシンボルの
中で添字の大きい方から順に、すなわち、符号語多項式
の次式の大きい方の係数から順にＣＳＣ、・・・　ｃｏ
を出力する。

ｎ−Ｉ　　　　　　ｎ−２ ■復号化手順 第４図に一般に用いられる誤り訂正装置の概略的構成図
を示す。入力端子１は、符号語Ｃ１−１、Ｃに対応して
受信された受信信号 Ｃｎ−２’　・・・　　。

ｒ　　　Ｓｒ　　　、・・・　ｒｏを入力する。受信信
号ロー１　　　　　　ｎ−２ は、シフトレジスタまたはＲＡＭで構成されるバッファ
２に供給されて一定時間保持される。一方、シンドロー
ム計算回路３では受信信号からシンドロームＳを計算す
る。シンドロームＳは、位置多項式計算回路４に供給さ
れ、誤り位置多項式σ（ｘ）−σ０＋σ■ｘ＋−・・＋
σｔ　Ｘの係数σ　、σ１１・・・　σ、が計算される
。ここで、ｅを受信信号中に発生した誤りの個数（１≦
ｅ≦ｔ）とし、！、（ｉ−１，２、−ｅ、Ｏ≦β１≦ｎ
−１）を誤りの発生した位置とすると、誤り位置多項式
は、 ２１ σ　（ｘ）　　−ｎ　　（ｘ　　−α　　　　）−１ となっている。チエンサーチ回路５では、σ（Ｘ）βｌ の根α　　を求め、誤り位置β１を導出する。誤り数値
計算回路６では、誤り位置（、およびシン■ ドロームＳから誤り位置で１における誤りの大きさｅ　
　を求める。誤り訂正回路７では、バッフβ１ ア２から受信信号を受取り、誤り位置βｌに発生した大
きさｅ　　の誤りを訂正し、復号結果βＩ Ｃを出力端子８から出力する。

β１ 従来のチエンサーチ回路では、誤り位置多項式％式％ αｎ−１を順次代入し、値が０になるが否かを判定する
ことにより、σ（Ｘ）の根を求める。

第５図は従来のチエンサーチ回路の構成図である。

同図に示すように、入力端子１１．１２、・・・１３か
ら、各々、σｏ１σ■、・・・　σ１が入力される。ス
イッチ１４．１５、・・・　１６はこの時点ではａ側に
接続されていて、それ以降はｂ側に接続される。入力さ
れたσｏ１σ【、・・・　σ、は、夫々、−旦しシスタ
ー７、レジスター８、・・・　レジスター９に保持され
た後、加算器２３とフィードバック・ループの各乗算器
２０，２１、・・・　２２に送られる。この時点を時刻
０とすると、時刻０での加算器２３の出力は Σ　　　σ　・ −０ すなわち、σ（α０）であるから、受信信号のｒｏに誤
りが生じている場合にはこの値がＯとなる。

一方、σ０．σ１１・・・　σｔはフィードパ・ツク・
ループの各乗算器２０．２１、・・・　２２に送られ、
各々、σ９αｊ　（ｊ−０，１、・・・　ｔ）が求めら
れる。これらの値は一旦しシスター７．１８、・・・　
１９に保持された後、加算器２３に供給される。時刻１
での加算器２３の出力は −０ となるので、受信信号のｒｌに誤りが生じている場合に
この値が０となる。同様に、時刻ｈ（ｈ−０，１、・・
・　ｎ−１）における加算器２３の出力は −０ であるから、判定回路２４ではこれが０であるか否かを
判定することにより、受信信号の「、に誤りが生じてい
るか否かを判定することができる。

第５図のチエンサーチ回路を用いた場合、受信語の添字
の小さい方からｒ、ｒｌ、・・・の順に、誤り位置であ
るか否かを調べることになる。一方、通信路からは添字
の大きい方から順に受信信号ｒ、ｒ　　、・・・が入力
される。誤り訂正を実行ｎ−１ｎ−２ する方法としては、バッファをＲＡＭで構成し、チエン
サーチ回路で誤りを検出した時点でそれに対応するＲＡ
Ｍの内容を書き替える方法と、バッファをシフトレジス
タで構成し、チエンサーチした結果は一旦保持しておき
、チエンサーチ終了後に受信信号をシフトレジスタから
出力しながら誤りを訂正する方法が考えられる。ただし
、受信信号のブロックが連続して受信される場合には、
シフトレジスタを用いてバッファを構成しなければなら
ない。しかしながら、どちらの方法を用いた場合も、チ
エンサーチ回路でのすべての処理が終了した後で出力信
号 （Ｃｎ−１、Ｃｎ−２、−ＣＯ）を出力し始めるため、
復号遅延時間が大きく、バッファとして回路規模が大き
いＲＡＭを用いるか、段数の多いシフトレジスタを用い
る必要がある。

（発明が解決しようとする課題） 以上説明したように、従来の誤り訂正装置では、チエン
サーチ回路でのすべての処理が終了した後で復号結果を
出力し始めるため、復号による遅延時間が大きく、また
信号を保持するバッファの回路規模が大きくなるという
問題があった。

本発明は上記の問題点に対して鑑みなされたものであり
、その目的とするところはチエンサーチ回路での処理と
誤り訂正・復号結果の出力を並行して行うことにより、
復号遅延時間が小さく、またバッファをシフトレジスタ
で構成した場合に、シフトレジスタの段数が従来より少
ない誤り訂正装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明の誤り訂正装置は、情
報シンボルに付随する検査シンボルに基づいて生成され
た生成多項式の各係数を前記情報シンボルの大から小と
なる順で入力する入力手段と、この入力手段からの信号
を誤り訂正される可能性のある信号として前記情報シン
ボルの大から小となる順で記憶する記憶手段と、前記入
力手段からの信号におけるシンドロームを計算するシン
ドローム計算手段と、このシンドローム計算手段により
前記信号の誤りを検出したときに前記シンドロームに基
づいて、前記入力手段により入力された前記情報シンボ
ルと逆の順番で誤り位置多項式を生成する位置多項式計
算手段と、生成された誤り位置多項式の係数から前記情
報シンボルの誤り位置を導出するとともにその結果を前
記誤り位置多項式の係数の順番とは逆になるように出力
するチエンサーチ手段とを備えたことを特徴としている
。

また、チエンサーチ回路は、誤り位置多項式の乗算器、
α　乗算器、・・・　α−１乗算器を有し、さ１ らに乗算結果の和を求める加算器と、加算結果が０であ
るか否かを判定する判定回路とを有することを特徴とし
ている。

（作　用） 本発明の誤り訂正装置では、σ（Ｘ）にαｎ−１，ｎ−
２・・・　α０の順に値を代入して根α であるか否かを調べるため、受信信号の添字の大きい方
から順に誤りが発生しているかどうかを検査することか
できる。この結果、誤り訂正回路はチエンサーチ回路と
並行して誤りの訂正・復号結果の出力を行うことが可能
になり、復号に要する時間が約１／２に短縮化され、信
号を保持するバッファをシフトレジスタで構成した場合
に、シフトレジスタの段数を従来の約１／２に減らすこ
とができる。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の誤り訂正回路の一実施例を示す概略的
構成図である。

同図に示すように、入力端子３１には、？〕号語Ｃ、Ｃ
、・・・　ｃｏに対応して受信されたロー１　　　　　
１−２ 、ｒ　　　ｓ・・・　ｒｏが入力される。

受信信号’　ｎ−１ｎ−２ 受信信号は、シフトレジスタまたはＲＡＭで構成される
バッファ３２に供給されて一定時間保持される。一方、
シンドローム計算回路３３では受信信号からシンドロー
ムＳを計算する。シンドロームＳは、位置多項式計算回
路３４に供給され、誤り位置多項式 ［ ％式％ の係数σｏ１σ１、・・・　σ　が計算される。ここで
、ｅを受信信号中に発生した誤りの個数（１≦ｅ≦ｔ）
とし、ｌ　１　（ｌ−１，２、−・−ｅ、Ｏ≦ぶ、≦ｎ
−１）を誤りの発生した位置とすると、誤り位置多項式
は１ 、Ｃｔ σ　（ｘ）＝　　　［１（ｘ　　　α　　　　）Ｊ となっている。チエンサーチ回路３５では、σβ１ （ｘ）の根α　　を求め、誤り位置！１を導出する。ｕ
ｙ′、り数値計算回路３６では、誤り位置Ｊ２１および
シンドロームＳから誤り位置Ｊ２．における誤りの大き
さｅ　　を求める。誤り訂正回路３７でβＩ は、バッファ３２から受信信号を受取り、誤り位置β、
に発生した大きさｅ　　の誤りを訂正し、１　　　　　
　　　　β１ 復号結果 Ｃを出力端子３８から出力する。

Ｉ なお、バッファ３２から出力される受信信号は添字の大
きいものから順に入力される。ただし、ここで用いられ
ている符号は、符号長ｎ−２Ｉ１１１の符号であり、α
はＧＦ（２Ｉ１１）の原始光、すなわちα　−α０−１
とする。

次に上述した誤り訂正装置におけるチェンサチ回路３５
の詳細について説明する。

第２図は上述のチエンサーチ回路３５の詳細を説明する
ためのブロック図である。

同図に示すように、この回路では、位置多項式計算回路
３４からの誤り位置多項式の係数σ０、■　・・・　σ
１が、各々、入力端子４１．４２、・・・　４３から入
力される。スイッチ４４．４５、・・・　４６はこの時
点では端子４４　　ａ　ｓ　４５　　ａ　。

・・・　４６−ａ側に接続され、それ以降ｎ−］クロッ
クの間は端子４４−ｂ、４５−ｂ、・・・　４６ｂ側に
接続される。誤り位置多項式の係数σ。

（ｊ−０，１、・・・　ｔ）は、α−３乗算器４７．４
８、・・・　４９に入力され、まずσ、α−ｊが計算さ
れる。この値は、−旦、レジスタ５０．５１．５２に保
持された後、加算器５３と各フィードバック・ループに
送られる。加算器５３では、ｊ＝Ｄ　　　　　　　　　
　　　ｊ−Ｏ−１ すなわちσ（α　　）が求められ、判定回路５４に供給
される。この値がちし０であれば受信信号「　　の位置
に誤りが発生しており、０でなけｎ−１ れば誤りは生じていないと判断される。ｒ　　に−１ 関する判定結果が出力される時刻を時刻０とする。

一方、フィードバック・ループに戻されたσ、α−ｊは
、α−５乗算器４７．４８、・・・　４９に供給されて
さらにα−５倍され、−旦レジスタ５０．５１．５２に
保持された後、加算器５３と各フィードバック・ループ
に送られる。加算器５３では、であるから、ｒ　　　に
関する判定結果が判定−ｈ−１ 回路５４から出力される。

時刻りにおいて、誤り訂正回路部３７ては、入力端子５
５からバッファ３２からの受信信号ｒ。

ｈ−１が入力され、また入力端子５６から誤り数値計算
回路３６からの’　ｎ−ｈ−１における誤りの推定値ｅ
　　　が入力される。

−ｈ−１ 減算器５７ではｒ　　　からｅ　　　を引いてｎ−ｈ−
１ｎ−ｈ−１ 送信情報の推定値 ｊ＝Ｏｊ−Ｏ −２ −σ　（α　　　　） が求められ、判定回路５４に供給される。時刻１におけ
る判定回路５４の出力は、ｒ　　に誤り−２ があるか否かを示している。また時刻ｈ　（ｈ−０，１
、・・・　ｎ−１）における加算器５３の出力は、−０ ｊ−。

−ｈ−１ 一〇　（α　　　　　　） ｃｎ−ｈ−１を求める。スイッチ５８は、判定回路５４
からｒ　　　に誤りが生じているか否か（加算−ｈ−１ 器５３の結果が０であるか否か）の判定情報を受は取り
、誤りなしと判定された場合には、５８−ａ側に接続さ
れ、受信信号「　　　がそのまま出ｎ　−ｈ　−１ 力端子５９から出力される。また、誤りありと判定され
た場合には、スイッチ５８が５８−ｂ側に接続され、送
信情報の推定値 Ｃｎ−ｈ−１が出力端子５９から出力される。

訂正能力ｔが小さい誤り訂正符号では、誤り訂正装置全
体の復号遅延時間のほとんどは、シンドローム計算のｎ
クロック、チエンサーチおよび誤り訂正のｎクロックに
要する。従来のチエンサーチ回路を用いた場合、チエン
サーチ終了後に復号結果を出力し始めるので、誤り訂正
装置全体での遅延は約２ｎクロツクとなる。一方、上述
のチエンサーチ回路を用いた場合には、前述のように、
チエンサーチと並行して誤り訂正および復号結果の出力
を行うことができるため、チエンサーチおよび誤り訂正
に要する遅延時間（約０７０１２分）を短縮することが
できる。この結果、上述のチエンサーチ回路を用いるこ
とにより復号遅延時間を約半分に低減することができる
。

また、受信信号のブロックが連続して受信される場合、
バッファをシフトレジスタで構成しなければならないが
、この場合にシフトレジスタの段数を従来の約２ｎ段か
ら、ｎ段に減らすことができる。

第３図は本発明の他の実施例の誤り訂正装置におけるチ
エンサーチ回路を説明するための図である。なお、第３
図において第２図と共通する部分には同一の符号を付し
て重複する説明を省略する。

またここで用いられている誤り訂正符号は符号長ｎ　（
ｎ＜２”−１）の短縮化符号であるものとする。

この実施例では、第２図の場合と同様に、誤り位置を求
めるためには、σ（Ｘ）にαｎ−１α０−２　　・・・
　αＯを順に代入して根であるか否かを調べなければな
らない。しかし、短縮化符号の場合、α　−１とならな
いため、符号長ｎの短縮化誤り位置多項式の係数σ、　
　（ｊ−０，１、・・・、ｔ）を、乗算器６４．６５、
・・・　６６により、α（ｎ−１）ｊ倍しておく必要が
ある。それ以外は第１図の場合とまったく同様に、受信
信号の添字の大きい方から順に誤りが発生しているかど
うかを検査することがで８る。

［発明の効果］ 以上説明したように、本発明の誤り訂正装置では、チエ
ンサーチと並行して誤りの訂正および復号結果の出力を
行うことができるため、チエンサーチおよび誤り訂正に
要する時間を従来の約１／２に短縮することができる。

また、バッファを構成するシフトレジスタの段数を従来
の約１／２にすることができるため、ＬＳＩ化する際に
特に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例の誤り訂正装置を説明するた
めのブロック図、第２図は第１図のチエンサーチ回路の
詳細を説明するための構成図、第３図は本発明の他の実
施例の誤り訂正装置におけるチエンサーチ回路の詳細を
説明するための構成図、第４図は従来の誤り訂正装置を
説明するためのブロック図、第５図は第４図のチエンサ
ーチ回路を説明するための構成図である。 ３２・・・バッファ、３３・・・シンドローム計算回路
、３４・・・位置多項式計算回路、３５・・・チエンサ
ーチ回路、３６・・・誤り数値計算回路、３７・・・誤
り訂正回路、４４〜４６・・・スイッチ、４７〜４つ・
・・α−５乗算器、５０〜５２・・・レジスタ、５３・
・・加算器、５４・・・判定回路、 ５７・・・減算器、 ５８・・・スイッチ。

Claims (3)

【特許請求の範囲】
1. （１）情報シンボルに付随する検査シンボルに基づいて
   生成された生成多項式の各係数を前記情報シンボルの大
   から小となる順で入力する入力手段と、 この入力手段からの信号を誤り訂正される可能性のある
   信号として前記情報シンボルの大から小となる順で記憶
   する記憶手段と、 前記入力手段からの信号におけるシンドロームを計算す
   るシンドローム計算手段と、 このシンドローム計算手段により前記信号の誤りを検出
   したときに前記シンドロームに基づいて、前記入力手段
   により入力された前記情報シンボルと逆の順番で誤り位
   置多項式を生成する位置多項式計算手段と、 生成された誤り位置多項式の係数から前記情報シンボル
   の誤り位置を導出するとともにその結果を前記誤り位置
   多項式の係数の順番とは逆になるように出力するチエン
   サーチ手段と を具備することを特徴とする誤り訂正装置。
2. （２）誤り訂正符号の復号において、誤り位置多項式 σ（ｘ）＝σ＿０＋σ＿１ｘ・・・＋σ＿ｔｘ＾ｔの根
   α＾ｌ＾１、α＾ｌ＾２、・・・、α＾ｌ＾ｅ（１≦ｅ
   ≦ｔ）を求める際に、 誤り位置多項式の係数σ＿０、σ＿１、・・・、σ＿ｔ
   の各々に対して、α＾０乗算器、ａ＾−＾１乗算器、・
   ・・、α＾−＾ｔ乗算器を有し、さらに乗算結果の和を
   求める加算器と、加算結果が０であるか否かを判定する
   判定回路とを有することを特徴とするチエンサーチ回路
   。
3. （３）請求項２記載のチエンサーチ回路において、符号
   長ｎの短縮化誤り訂正符号の復号において、あらかじめ
   誤り位置多項式の各係数σ＿０、σ＿１、・・・、σ＿
   ｔを、各々、α＾０、ａ＾ｎ＾−＾１（またはα＾ｎ）
   、・・・、ａ＾（＾ｎ＾−＾１＾）＾ｔ（またはα＾ｎ
   ＾ｔ）倍しておくことを特徴とするチエンサーチ回路。