JPH03117783U - - Google Patents

Info

Publication number
JPH03117783U
JPH03117783U JP2798190U JP2798190U JPH03117783U JP H03117783 U JPH03117783 U JP H03117783U JP 2798190 U JP2798190 U JP 2798190U JP 2798190 U JP2798190 U JP 2798190U JP H03117783 U JPH03117783 U JP H03117783U
Authority
JP
Japan
Prior art keywords
data
memory
input terminal
test
selects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2798190U
Other languages
English (en)
Other versions
JP2545719Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1990027981U priority Critical patent/JP2545719Y2/ja
Publication of JPH03117783U publication Critical patent/JPH03117783U/ja
Application granted granted Critical
Publication of JP2545719Y2 publication Critical patent/JP2545719Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【図面の簡単な説明】
第１図は、この考案のメモリ試験データ選択回
路の一例を示すブロツク図、第２図および第３図
は、その動作の説明に供するタイムチヤート、第
４図は、従来のメモリ試験データ選択回路の一例
を示すブロツク図である。

Claims (1)

  1. 【実用新案登録請求の範囲】 パターン発生部から得られた試験データ群から
    メモリのそれぞれのデータ入力端子に印加するデ
    ータを選択する、上記メモリの一つのデータ入力
    端子につき複数または一つのデータマルチプレク
    サを備え、 上記複数のデータマルチプレクサの出力データ
    の選択切換または上記一つのデータマルチプレク
    サの切換制御によつて、上記メモリのそれぞれの
    データ入力端子に印加されるデータが１試験サイ
    クル内において変化しないモードと１試験サイク
    ル内において変えられるモードのいずれかが選択
    される、 メモリ試験データ選択回路。
JP1990027981U 1990-03-19 1990-03-19 メモリ試験データ選択回路 Expired - Lifetime JP2545719Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990027981U JP2545719Y2 (ja) 1990-03-19 1990-03-19 メモリ試験データ選択回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990027981U JP2545719Y2 (ja) 1990-03-19 1990-03-19 メモリ試験データ選択回路

Publications (2)

Publication Number Publication Date
JPH03117783U true JPH03117783U (ja) 1991-12-05
JP2545719Y2 JP2545719Y2 (ja) 1997-08-27

Family

ID=31530809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990027981U Expired - Lifetime JP2545719Y2 (ja) 1990-03-19 1990-03-19 メモリ試験データ選択回路

Country Status (1)

Country Link
JP (1) JP2545719Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292297A (ja) * 1985-06-19 1986-12-23 Hitachi Ltd Ｉｃの検査装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292297A (ja) * 1985-06-19 1986-12-23 Hitachi Ltd Ｉｃの検査装置

Also Published As

Publication number Publication date
JP2545719Y2 (ja) 1997-08-27

Similar Documents

Publication Publication Date Title
KR900012145A (ko) 다중 페이지 프로그램 가능한 논리 어레이 회로
JPS62150667U (ja)
JPS60233741A (ja) デジタル・パタ−ン発生器
JPH03117783U (ja)
JPS6189945U (ja)
JPH0381575U (ja)
JPS6283678A (ja) 試験パタ−ン発生器
JPH0530139Y2 (ja)
JPS5663676A (en) Pattern generator
JPS54128225A (en) Crt multiple screen display system
JPH0630786U (ja) パターン発生器
JPH03114075U (ja)
JPS61168435U (ja)
JPS62135257U (ja)
JPS6348989Y2 (ja)
JPH0393783U (ja)
JPH0216076U (ja)
JPH0372381U (ja)
JPS6347625U (ja)
JPS58189663U (ja) 映像信号切替回路
JPH0356224U (ja)
JPH0385587U (ja)
JPH0277990U (ja)
JPS56140440A (en) Memory pattern generating devce
JPS5942830B2 (ja) 試験パタ−ン発生装置