JPH03109633A - Load sharing system - Google Patents

Load sharing system

Info

Publication number
JPH03109633A
JPH03109633A JP24692189A JP24692189A JPH03109633A JP H03109633 A JPH03109633 A JP H03109633A JP 24692189 A JP24692189 A JP 24692189A JP 24692189 A JP24692189 A JP 24692189A JP H03109633 A JPH03109633 A JP H03109633A
Authority
JP
Japan
Prior art keywords
disk
disks
cpu
port
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24692189A
Other languages
Japanese (ja)
Inventor
Koji Onda
隠田 功司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP24692189A priority Critical patent/JPH03109633A/en
Publication of JPH03109633A publication Critical patent/JPH03109633A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ロードシェアシステムに関し、更に詳しくは
、クロスコールミラードディスクを使用したロードシェ
アシステム関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a load sharing system, and more particularly to a load sharing system using cross-call mirrored disks.

(従来の技術) ロードシェアシステムとは、複数のプロセッサを組み合
わせておき、機能及び負荷を個々のプロセッサに分散さ
せることを意図した計算機システムである。
(Prior Art) A load sharing system is a computer system intended to combine a plurality of processors and distribute functions and loads to the individual processors.

このようなロードシェアシステムにおいて、ミラードデ
ィスクが使用されることがある。このミラードディスク
とは、2台のディスクに同一内容を書き、1台のディス
クが故障してもシステムダウンを起こさないようにし、
信頼性を高めたシステムである。また、障害対策、性能
向上、データの共有などの目的でクロスコールが採用さ
れている。
Mirrored disks are sometimes used in such load sharing systems. Mirrored disks write the same content on two disks so that even if one disk fails, the system will not go down.
This is a highly reliable system. In addition, cross calls are used for failure countermeasures, performance improvements, data sharing, and other purposes.

第3図は上述したようなりロスコールミラーFえディス
クを使用したロードシェアシステムの概略構成を示す構
成図である。
FIG. 3 is a block diagram showing the schematic structure of a load sharing system using the Roscall mirror F disk as described above.

このように構成した従来装置において、CPU3、CP
U4共にDISKIをデータディスクとして使用し、D
ISK2を待機側として使用していた。
In the conventional device configured in this way, CPU3, CPU
Both U4 and DISKI are used as data disks, and D
ISK2 was used as a standby side.

(発明が解決しようとする課題) しかしながら、この様な構成のシステムでは、DI S
KIがビジーのときには、他方のCPUがDISKIを
使おうとすると待たされることになり、無駄時間が発生
するといった問題点があった。
(Problem to be solved by the invention) However, in a system with such a configuration, the DI S
When the KI is busy, when the other CPU tries to use the DISKI, it has to wait, resulting in wasted time.

本発明は、この様な問題点に鑑みてなされたもので、ミ
ラードディスクアクセス時の無駄時間を最小限に抑えた
ロードシェアシステムを提供することを目的とする。
The present invention has been made in view of these problems, and an object of the present invention is to provide a load sharing system that minimizes wasted time when accessing mirrored disks.

(課題を解決するための手段) 上記した課題を解決する本発明は、ミラードディスクを
構成する第1のディスク及び第2のディスクと、使用す
べき一方のディスクが設定される設定部、第1のディス
クが接続されたポート、第2のディスクが接続されたポ
ート、設定部の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部を有する第1のC
PUと、使用すべき一方のディスクが設定される設定部
(Means for Solving the Problems) The present invention for solving the above-mentioned problems provides a first disk and a second disk constituting a mirrored disk, a setting section in which one of the disks to be used is set, and a first disk. a port to which the second disk is connected, a port to which the second disk is connected, and a port selection section that selects one of the ports when reading based on the state of the setting section
A setting section where the PU and one disk to be used are set.

第1のディスクが接続されたポート、第2のディスクが
接続されたポート、設定部の状態により読み出しを行う
際にいずれか一方のポートを選択するポート選択部を有
する第2のCPUとを備え、それぞれのCPUの設定部
で異なるように使用ディスクの設定をしたことを特徴と
するものである。
A second CPU includes a port to which the first disk is connected, a port to which the second disk is connected, and a port selection unit that selects one of the ports when reading based on the state of the setting unit. , is characterized in that the disk to be used is set differently in the setting section of each CPU.

(作用) 本発明のロードシェアシステムにおいて、第1のCPU
と第2のCPUでそれぞれ異なるディスクがそれぞれの
設定部により設定されており、各CPUが同時に読み出
しを行う際にはそれぞれ異なるディスクが使用される。
(Function) In the load sharing system of the present invention, the first CPU
Different disks are set by the respective setting sections for the and second CPU, and different disks are used when each CPU performs reading simultaneously.

(実施例) 以下図面を用いて、本発明の実施例を詳細に説明する。(Example) Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は、本発明の一実施例の構成を示す構成ブロック
図である。図において、第3図に対応する部分には同一
の符号を付して示しである。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, parts corresponding to those in FIG. 3 are designated by the same reference numerals.

図において、1は第1のディスク、2は第2のディスク
である。これら2つのディスクがミラードブイスクシス
テムの一部をなしている。10は一方のCPU、20は
他方のCPUである。尚、CPUl0とCPU20とは
内部の構成は同じであるので、説明を簡単にするため、
CPUl0について内部を詳細に示すと共に、その説明
を行う。
In the figure, 1 is a first disk, and 2 is a second disk. These two disks are part of a mirrored disk system. 10 is one CPU, and 20 is the other CPU. In addition, since the internal configurations of CPU10 and CPU20 are the same, in order to simplify the explanation,
The inside of CPU10 will be shown and explained in detail.

11はディスク1.ディスク2共に正常であるときにC
PUl0が専用化できるディスクが設定される設定部で
ある。12はディスク1の故障を検出する故障検出部、
13はディスク2の故障を検出する故障検出部、14は
設定部11.故障検出部12.13からの指示でディス
ク1若しくはディスク2のいずれか一方とのデータのや
りとりを行うためにポートを選択するポート選択部であ
る。
11 is disk 1. C when both disks are normal
This is a setting section where a disk that can be dedicated to PUl0 is set. 12 is a failure detection unit that detects a failure of the disk 1;
13 is a failure detection unit that detects a failure of the disk 2; 14 is a setting unit 11. This is a port selection unit that selects a port for exchanging data with either the disk 1 or the disk 2 based on instructions from the failure detection unit 12.13.

このポート選択部14は、データをディスク1に書き込
むための制御信号D 1 wrtte 、設定部より6
T下ゴ]故障検出部13からの検出結果を受ける論理ゲ
ート14a1この論理ゲート14aの出力と故障検出部
12からの検出結果の反転信号とを受ける論理ゲート1
4b1データをディスク2に書き込むための制御信号D
 2write 、設定部11よりめ]目テ■]置−故
障検出部12からの検出結果を受ける論理ゲート14c
1この論理ゲート14cの出力と故障検出部13からの
検出結果の反転信号とを受ける論理ゲート14dから構
成されている。15はディスク1とのデータ転送のため
のポートを構成するドライバ/レシーバ部、16はディ
スク2とのデータ転送のためのポートを構成するドライ
バ/レシーバ部、17はCPU10の残余の全ての部分
であり、この実施例では制御部と呼ぶことにする。
This port selection unit 14 receives a control signal D 1 wrtte for writing data to the disk 1 from the setting unit 6
Logic gate 14a1 that receives the detection result from the failure detection section 13; Logic gate 1 that receives the output of this logic gate 14a and the inverted signal of the detection result from the failure detection section 12.
Control signal D for writing 4b1 data to disk 2
2write, from the setting unit 11] Logic gate 14c receiving the detection result from the failure detection unit 12
1 consists of a logic gate 14d that receives the output of this logic gate 14c and an inverted signal of the detection result from the failure detection section 13. Reference numeral 15 indicates a driver/receiver section that constitutes a port for data transfer with the disk 1, 16 a driver/receiver section that constitutes a port for data transfer with the disk 2, and 17 all remaining parts of the CPU 10. In this embodiment, it is called a control section.

また、第2図はCPUl0の概略動作を示したフローチ
ャートである。
Moreover, FIG. 2 is a flowchart showing the general operation of CPU10.

書込み要求が発生すると、データはディスク1及びディ
スク2の双方に書き込まれる(第2図(S2))。また
、故障検出部12.13はディスク1.ディスク2の故
障検出を行なっており、検出結果はポート検出部14内
の論理ゲートに供給されている。すなわち、制御部17
からはデータとともに、書き込み信号D 1 writ
eとD2writeとが発生し論理ゲート14a、14
cに供給される。一方、論理グー)14b、14dは、
これら論理ゲート14a、14cの出力を受けると共に
、故障検出信号を反転して受け、故障が無ければ、ドラ
イバ/レシーバ部1.5,1.6を通過状態にするため
のPIEN、P2ENを出力する。これにより、制御部
17からのデータがディスク1及びディスク2の双方に
書き込まれる。
When a write request occurs, data is written to both disk 1 and disk 2 (FIG. 2 (S2)). The failure detection unit 12.13 also detects the disk 1. A failure of the disk 2 is detected, and the detection result is supplied to a logic gate in the port detection section 14. That is, the control section 17
from write signal D 1 write along with data.
e and D2write occur and the logic gates 14a, 14
c. On the other hand, logical groups) 14b and 14d are
It receives the outputs of these logic gates 14a and 14c, as well as inverts the failure detection signal, and if there is no failure, outputs PIEN and P2EN to put the driver/receiver sections 1.5 and 1.6 into a passing state. . As a result, data from the control unit 17 is written to both disk 1 and disk 2.

次に、読出し要求が発生した場合を説明する。Next, a case where a read request occurs will be explained.

ディスク1.2共に正常であれば、設定部11で設定さ
れた側(設定部11のスケッチが接続されない側)のデ
ィスクから読み出しが行われる((S7)、(S8))
。第1図に示した例では、設定部11のスイッチがディ
スク1側に設定されているので、論理ゲート14cの入
力がHレベルになり、ドライバ/レシーバ部16を通過
状態にするためのP2ENが発生する。従って、ディス
ク2から読み出しが行われる。尚、図示していないが、
CPU20では、設定部21によりディスク1から読み
出しを行うように設定されているものとする。このため
、各CPUが別々のディスクから読み出しを行うため、
無駄な待ち時間は生じない。
If both disks 1 and 2 are normal, reading is performed from the disk on the side set by the setting unit 11 (the side to which the sketch in the setting unit 11 is not connected) ((S7), (S8))
. In the example shown in FIG. 1, since the switch of the setting section 11 is set to the disk 1 side, the input of the logic gate 14c becomes H level, and P2EN for putting the driver/receiver section 16 into the passing state is activated. Occur. Therefore, reading from the disk 2 is performed. Although not shown,
It is assumed that the CPU 20 is set by the setting unit 21 to read data from the disk 1. For this reason, each CPU reads from a separate disk, so
No unnecessary waiting time occurs.

ここで、いずれか一方のディスクが故障している場合を
考える。例えば、ディスク2が故障すると、故障検出部
13からはHレベルの故障検出信号が出力される。この
Hレベルの故障検出信号は、論理ゲート1.4 aに供
給され、正常であるディスク1側のドライバ/レシーバ
部15を通過状態にするPIENが発生する。また、故
障検出信号は論理ゲート14dの反転入力端子に供給さ
れるため、この論理ゲート14dが閉じ、設定部11の
設定にかかわらずP2ENは発生しない。また、ディス
ク1が故障した場合も同様である。尚、双方のディスク
共に故障であるときには、故障検出信号により論理ゲー
ト14b、14d共に閉じるためPIEN、P2ENが
発生せず、読み出しは行われない。
Now, consider a case where one of the disks is faulty. For example, when the disk 2 fails, the failure detection section 13 outputs an H-level failure detection signal. This H-level failure detection signal is supplied to the logic gate 1.4a, and a PIEN is generated that causes the normal driver/receiver unit 15 on the disk 1 side to pass. Further, since the failure detection signal is supplied to the inverting input terminal of the logic gate 14d, this logic gate 14d is closed and P2EN does not occur regardless of the setting of the setting section 11. The same applies when the disk 1 fails. Note that when both disks are in failure, both logic gates 14b and 14d are closed by the failure detection signal, so PIEN and P2EN are not generated and no reading is performed.

以上本実施例で詳細に説明したように、両ディスクが正
常であるときには、各CPUが読み出しのためにアクセ
スするディスクをそれぞれ別に設定しであるので、それ
ぞれ独自にアクセスを行えるため、無駄な待ち時間は発
生しない。
As explained above in detail in this embodiment, when both disks are normal, each CPU sets the disk to be accessed for reading separately, so each CPU can access it independently, resulting in unnecessary waiting. Time does not occur.

(発明の効果) 以上詳細に説明したように、本発明によれば、ディスク
が正常であるときには、各CPUが別のディスクをアク
セスするようにしたものであるから、ミラードディスク
アクセス時の無駄時間を最小限に抑えたロードシェアシ
ステムを実現することが可能となる。
(Effects of the Invention) As explained in detail above, according to the present invention, each CPU accesses a different disk when the disk is normal, so that the wasted time during mirrored disk access is reduced. This makes it possible to realize a load sharing system that minimizes the

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2図は動作
を説明するためのフローチャート、第3図は従来装置の
概略構成を示す構成図である。 1.2・・・ディスク   10.20・・・CPU1
1.21・・・設定部 12.13,22.23・・・故障検出部14.24・
・・ポート選択部 14a〜14d・・・論理ゲート 15.16,25.26・・・ドライバ/レシーバ部1
7.27・・・制御部
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flowchart for explaining the operation, and FIG. 3 is a block diagram showing the schematic structure of a conventional device. 1.2...Disk 10.20...CPU1
1.21... Setting section 12.13, 22.23... Failure detection section 14.24.
...Port selection sections 14a to 14d...Logic gates 15.16, 25.26...Driver/receiver section 1
7.27...Control unit

Claims (1)

【特許請求の範囲】 ミラードディスクを構成する第1のディスク(1)及び
第2のディスク(2)と、 使用すべき一方のディスクが設定される設定部(11)
、第1のディスク(1)が接続されたポート(15)、
第2のディスク(2)が接続されたポート(16)、設
定部(11)の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部(14)を有する
第1のCPU(10)と、 使用すべき一方のディスクが設定される設定部(21)
、第1のディスク(1)が接続されたポート(25)、
第2のディスク(2)が接続されたポート(26)、設
定部(21)の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部(24)を有する
第2のCPUとを備え、 設定部(11)及び設定部(21)で使用ディスクの設
定がそれぞれ異なるようにしたことを特徴とするロード
シュアシステム。
[Claims] A first disk (1) and a second disk (2) constituting a mirrored disk, and a setting section (11) in which one of the disks to be used is set.
, a port (15) to which the first disk (1) is connected,
A first CPU ( 10) and a setting section (21) where one of the disks to be used is set.
, a port (25) to which the first disk (1) is connected,
A second CPU having a port (26) to which the second disk (2) is connected, and a port selection section (24) that selects one of the ports when reading depending on the state of the setting section (21); A load sure system comprising: a setting section (11) and a setting section (21) each having different settings for the disks to be used.
JP24692189A 1989-09-22 1989-09-22 Load sharing system Pending JPH03109633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24692189A JPH03109633A (en) 1989-09-22 1989-09-22 Load sharing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24692189A JPH03109633A (en) 1989-09-22 1989-09-22 Load sharing system

Publications (1)

Publication Number Publication Date
JPH03109633A true JPH03109633A (en) 1991-05-09

Family

ID=17155739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24692189A Pending JPH03109633A (en) 1989-09-22 1989-09-22 Load sharing system

Country Status (1)

Country Link
JP (1) JPH03109633A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689218A (en) * 1992-09-08 1994-03-29 Hitachi Ltd Backup method for multiple write volume

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689218A (en) * 1992-09-08 1994-03-29 Hitachi Ltd Backup method for multiple write volume

Similar Documents

Publication Publication Date Title
KR950010529B1 (en) Memory sharing device for interprocessor communication
US5408612A (en) Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register
JPH03109633A (en) Load sharing system
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JPH0528770A (en) Multiport memory circuit
JP2664144B2 (en) Multiplexing device switching method and device
GB2412767A (en) Processor with at least two buses between a read/write port and an associated memory with at least two portions
JPH0330175B2 (en)
JP3019323B2 (en) Direct access to image memory
KR100367778B1 (en) Processor module redundancy
JPH04117697A (en) Multiport memory circuit
JPS6040063B2 (en) composite bus circuit
JPH04130917A (en) Electronic disk device
JPS635460A (en) Parallel computer
JPS594742B2 (en) Data alignment control method
JPH0512222A (en) Information processor
JPH05250333A (en) Microprocessor
JPH073749B2 (en) Dual port RAM
JPS62241051A (en) Shared memory system
JPH04363740A (en) Computer with data backup function
JPH08235054A (en) shared memory
JPH04209053A (en) Cache system
JPH03100844A (en) Chance memory controller
JPH0243663A (en) multiprocessor system
JPS60246450A (en) Memory protecting device