JPH0310416A - Semiconductor switch circuit - Google Patents
Semiconductor switch circuitInfo
- Publication number
- JPH0310416A JPH0310416A JP1144464A JP14446489A JPH0310416A JP H0310416 A JPH0310416 A JP H0310416A JP 1144464 A JP1144464 A JP 1144464A JP 14446489 A JP14446489 A JP 14446489A JP H0310416 A JPH0310416 A JP H0310416A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- thyristor
- npn transistor
- npn
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サイリスタを用いた半導体スイッチ回路に関
し、特に、ゲートターンオフ機能を有する半導体スイッ
チ回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor switch circuit using a thyristor, and more particularly to a semiconductor switch circuit having a gate turn-off function.
従来の技術
従来、この種の半導体スイッチ回路は、第３図に示すよ
うに、サイリスタ２１のＰゲートにＮＰＮトランジスタ
２２のコレクタと第１の電流源２４が接続され、サイリ
スタ２１のカソードにはＮＰＮ トランジスタ２２のエ
ミッタが接続され、ＮＰＮ トランジスタ２２のべ・−
スには第２の電流源２５が接続され、ＮＰＮトランジス
タ２２のベースとエミッタには抵抗２３が接続されてい
る。2. Description of the Related Art Conventionally, as shown in FIG. 3, in this type of semiconductor switch circuit, the collector of an NPN transistor 22 and a first current source 24 are connected to the P gate of a thyristor 21, and the cathode of the thyristor 21 is connected to an NPN transistor. The emitter of the transistor 22 is connected to the base of the NPN transistor 22.
A second current source 25 is connected to the base of the NPN transistor 22, and a resistor 23 is connected to the base and emitter of the NPN transistor 22.
次にこの回路の動作について説明するに、スイッチを“
オン”状態にする場合には、第１の電流源２４を動作さ
せてサイリスタ２１のＰゲートに電流を流し込みサイリ
スタ２１を“オン“させる、また、スイッチを“オン”
状態から“オフ”状態にするには第１の電流源２４の動
作を停止し、第２の電流源２５を動作させる。第２を流
源２５の出力電流はＮＰＮ トランジスタ２２を導通さ
せて、サイリスタ２１のＰゲートとカソード間を短絡さ
せることによって、サイリスタ２１を“′オフ”状態に
する。Next, to explain the operation of this circuit, the switch “
To turn on the thyristor 21, operate the first current source 24 to flow current into the P gate of the thyristor 21 to turn the thyristor 21 on, and turn the switch on.
To change the state from the "off" state, the operation of the first current source 24 is stopped and the second current source 25 is activated. The output current of the second current source 25 conducts the NPN transistor 22, shorting the P gate and the cathode of the thyristor 21, thereby placing the thyristor 21 in an "off" state.
発明が解決しようとする課題
しかしながら、上述した従来の半導体スイッチ回路は、
スイッチを“オン”状態にする為の第１の電流源２４と
“オフ”状態にする為の第２の電流源２５の２つの電流
源が必要となるので、電流源を含めたスイッチ回路全体
の実装容積が太き（なるという欠点がある。Problems to be Solved by the Invention However, the above-mentioned conventional semiconductor switch circuit has the following problems:
Since two current sources are required, the first current source 24 to turn the switch on and the second current source 25 to turn it off, the entire switch circuit including the current sources The disadvantage is that the mounting volume is large.
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、回路全体の実装容積を縮小することを可能と
した新規な半導体スイッチ回路を提供することにある。The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a novel semiconductor switch circuit which eliminates the above-mentioned drawbacks inherent in the conventional technology and which makes it possible to reduce the mounting volume of the entire circuit.
発明の従来技術に対する相違点
上述した従来の半導体スイッチ回路に対し、本発明は、
電流源を１つしか用いず、この１つの電流源で“オン”
と“オフ”の制御を行うという相違点を有する。Differences between the invention and the prior art In contrast to the conventional semiconductor switch circuit described above, the present invention has the following features:
Uses only one current source and is “on” with this one current source
The difference is that it performs "off" control.
課題を解決するための手段
前記目的を達成する為に、本発明に係る半導体スイッチ
回路は、Ｐ、Ｎ、Ｐ、Ｎの４層構造からなるサイリスク
のＰゲートに第１のＮＰＮ ）−ランリスクのコレクタ
と電流源と第２のＮＰＮ トランジスタのベースが接続
され、該サイリスタのカソードには第１のＮＰＮ トラ
ンジスタのエミッタと第２のＮＰＮトランジスタのエミ
ッタが接続され、第１のＮＰＮトランジスタのベースは
第２のＮＰＮ トランジスタのコレクタとダイオードの
アノードに接続され、該ダイオードのカソードは前記サ
イリスタのアノードに接続され、第２のＮＰＮ ）ラン
リスクのベースとエミッタの間に抵抗が接続され、第２
のＮＰＮ トランジスタのベースに前記電流源が接続さ
れて構成される。Means for Solving the Problems In order to achieve the above-mentioned object, a semiconductor switch circuit according to the present invention has a first NPN)-run risk in a P gate of a cyrisk having a four-layer structure of P, N, P, and N. The collector of the thyristor is connected to the current source and the base of the second NPN transistor, the emitter of the first NPN transistor and the emitter of the second NPN transistor are connected to the cathode of the thyristor, and the base of the first NPN transistor is connected to the collector of the thyristor. a second NPN transistor connected to the collector and an anode of a diode, the cathode of which is connected to the anode of the thyristor; a resistor connected between the base and emitter of the second NPN transistor;
The current source is connected to the base of an NPN transistor.
実施例
次に本発明をその好ましい各実施例について図面を参照
しながら具体的に説明する。Embodiments Next, preferred embodiments of the present invention will be specifically explained with reference to the drawings.
第１図は本発明による第１の実施例を示す回路構成図で
ある。FIG. 1 is a circuit configuration diagram showing a first embodiment according to the present invention.
第１図を参照するに、本発明による第１の実施例の全体
の構成は、サイリスタｌのＰゲートに第１のＮＰＮ ト
ランジスタ２のコレクタと電流源６と第２のＮＰＮ ）
ランリスク３のベースが接続され、サイリスタ１のカソ
ードには第１のＮＰＮ トランジスタ２のエミッタと第
２のＮＰＮ ）ランリスク３のエミッタが接続され、第
１のＮＰＮ トランジスタ２のベースは第２のＮＰＮ
）ランリスク３のコレクタとダイオード４のアノードに
接続され、ダイオード４のカソードはサイリスタ１のア
ノードに接続され、第２のＮＰＮトランジスタ３のベー
スとエミッタの間に抵抗５が接続され、第２のＮＰＮ
）ランリスク３のベースに電流源６が接続された構成と
なっている。Referring to FIG. 1, the overall configuration of the first embodiment according to the present invention is as follows: the P gate of the thyristor 1 is connected to the first NPN (the collector of the transistor 2, the current source 6 and the second NPN).
The base of the runrisk 3 is connected to the cathode of the thyristor 1, the emitter of the first NPN transistor 2 is connected to the emitter of the second NPN transistor 3, and the base of the first NPN transistor 2 is connected to the emitter of the second NPN transistor 2. NPN
) The collector of the run risk 3 is connected to the anode of the diode 4, the cathode of the diode 4 is connected to the anode of the thyristor 1, the resistor 5 is connected between the base and emitter of the second NPN transistor 3, and the second NPN
) A current source 6 is connected to the base of the run risk 3.
次に第１の実施例の動作について説明するに、電流源６
が停止しているとき、即ち“オフ”状態のときに、サイ
リスタ１のアノード、カソード間に電圧が印加された場
合には、ダイオード４の逆方向飽和電流がサイリスタ１
のアノードからダイオード４を介して第１のＮＰＮ ト
ランジスタ２のベースへと流れている。従って、サイリ
スタ１に印加される電圧が、例え立上りの急峻な電圧で
あっても、サイリスタ１は第１のＮＰＮトランジスタ２
によってＰゲートとカソード間が短絡されている為に“
オフ”状態を保つことができる。Next, to explain the operation of the first embodiment, the current source 6
If a voltage is applied between the anode and cathode of thyristor 1 when thyristor 1 is stopped, that is, in the "off" state, the reverse saturation current of diode 4
flows from the anode of the first NPN transistor 2 through the diode 4 to the base of the first NPN transistor 2. Therefore, even if the voltage applied to the thyristor 1 is a voltage with a steep rise, the thyristor 1 is connected to the first NPN transistor 2.
Because the P gate and cathode are shorted by “
can be kept in the "off" state.
電流源６を動作させると、サイリスタ１のＰゲートと第
２のトランジスタ３のベースに電流が供給される。この
場合には、第２のＮＰＮ トランジス、り３が導通して
いる為に、ダイオード４の逆方向飽和電流は第２のＮＰ
Ｎトランジスタ３のコレクタへと流れ、第１のＮＰＮ
トランジスタ２のベースへは流れない、従って、電流源
６からのサイリスタ１のＰゲートへ流れる電流は第１の
ＮＰＮトランジスタ２のコレクタへは分流されず、サイ
リスタ１は“オン“状態となる。When the current source 6 is operated, current is supplied to the P gate of the thyristor 1 and the base of the second transistor 3. In this case, since the second NPN transistor 3 is conductive, the reverse saturation current of the diode 4 is
flows into the collector of the N transistor 3, and the first NPN
It does not flow to the base of the transistor 2, so the current flowing from the current source 6 to the P-gate of the thyristor 1 is not shunted to the collector of the first NPN transistor 2, and the thyristor 1 is in the "on" state.
また、サイリスタ１を“オン”から“オフ“状態にする
為には電流源６を停止すれば自動的に“オフ“駆動が行
われ、サイリスタ１は“オフ”状態となる。抵抗５は第
２のＮＰＮトランジスタを安定に動作させる為のもので
ある。Further, in order to change the thyristor 1 from the "on" state to the "off" state, if the current source 6 is stopped, "off" driving is automatically performed, and the thyristor 1 becomes the "off" state. The resistor 5 is for stably operating the second NPN transistor.
第２図は本発明による第２の実施例を示す回路構成図で
ある。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
第２図を参照するに、本箱２の実施例の構成は、上記第
１の実施例において、第１のＮＰＮトランジスタにもう
１個ＮＰＮ トランジスタを追加し、ダーリントン接続
にしたものであり、他の箇所は全く同じである。Referring to FIG. 2, the configuration of the embodiment of the bookcase 2 is that in the first embodiment described above, one more NPN transistor is added to the first NPN transistor, and a Darlington connection is made. The parts are exactly the same.
即ち、第１のＮＰＮ ）ランリスタ１２と第３のＮＰＮ
トランジスタ１７とでダーリントン構成にすることによ
り、ダイオード１４の逆方向飽和電流が僅かであっても
サイリスタ１１を十分に“オフ”させる能力を持つとい
う利点がある。That is, the first NPN) run lister 12 and the third NPN
By forming a Darlington configuration with the transistor 17, there is an advantage that the thyristor 11 can be sufficiently turned off even if the reverse saturation current of the diode 14 is small.
発明の詳細
な説明したように、本発明によれば、電流源が停止して
いる間は常にダイオードの逆方向飽和電流によって“オ
フ”駆動がかかっており、電流源が動作すると同時に“
オフ”駆動が解除される回路構成にすることにより、必
要な電流源が１個になり、半導体スイッチ回路の実装容
積を縮小できる効果が得られる。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, while the current source is stopped, it is always driven "off" by the reverse saturation current of the diode, and at the same time when the current source operates, it is "off" driven.
By configuring the circuit so that the "off" drive is released, only one current source is required, resulting in an effect that the mounting volume of the semiconductor switch circuit can be reduced.
第１図は本発明に係る半導体スイッチ回路の第１の実施
例を示す回路構成図、第２図は本発明に係る半導体スイ
ッチ回路の第２の実施例を示す回路構成図、第３図は従
来の半導体スイッチ回路の回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a semiconductor switch circuit according to the present invention, FIG. 2 is a circuit diagram showing a second embodiment of a semiconductor switch circuit according to the present invention, and FIG. FIG. 1 is a circuit diagram of a conventional semiconductor switch circuit.
Claims (1)
トに第１のＮＰＮトランジスタのコレクタと電流源と第
２のＮＰＮトランジスタのベースが接続され、該サイリ
スタのカソードには第１のＮＰＮトランジスタのエミッ
タと第２のＮＰＮトランジスタのエミッタが接続され、
前記第１のＮＰＮトランジスタのベースは前記第２のＮ
ＰＮトランジスタのコレクタとダイオードのアノードに
接続され、該ダイオードのカソードは前記サイリスタの
アノードに接続され、前記第２のＮＰＮトランジスタの
ベースとエミッタの間に抵抗が接続され、前記第２のＮ
ＰＮトランジスタのベースに前記電流源が接続されてい
ることを特徴とする半導体スイッチ回路。The collector of the first NPN transistor, the current source, and the base of the second NPN transistor are connected to the P gate of the thyristor, which has a four-layer structure of P, N, P, and N. the emitter of the transistor and the emitter of the second NPN transistor are connected;
The base of the first NPN transistor is connected to the second NPN transistor.
The collector of the PN transistor is connected to the anode of a diode, the cathode of the diode is connected to the anode of the thyristor, a resistor is connected between the base and emitter of the second NPN transistor, and the second NPN
A semiconductor switch circuit characterized in that the current source is connected to the base of a PN transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144464A JPH0310416A (en) | 1989-06-07 | 1989-06-07 | Semiconductor switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144464A JPH0310416A (en) | 1989-06-07 | 1989-06-07 | Semiconductor switch circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0310416A true JPH0310416A (en) | 1991-01-18 |
Family
ID=15362883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144464A Pending JPH0310416A (en) | 1989-06-07 | 1989-06-07 | Semiconductor switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0310416A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2841707A1 (en) * | 2002-06-28 | 2004-01-02 | St Microelectronics Sa | ORDERING A THYRISTOR FROM A RECTIFIER BRIDGE |
-
1989
- 1989-06-07 JP JP1144464A patent/JPH0310416A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2841707A1 (en) * | 2002-06-28 | 2004-01-02 | St Microelectronics Sa | ORDERING A THYRISTOR FROM A RECTIFIER BRIDGE |
| EP1376843A2 (en) * | 2002-06-28 | 2004-01-02 | STMicroelectronics S.A. | Rectifier bridge thyristor drive |
| US7084692B2 (en) | 2002-06-28 | 2006-08-01 | Stmicroelectronics S.A. | Control of a thyristor of a rectifying bridge |
| EP1376843A3 (en) * | 2002-06-28 | 2008-08-13 | STMicroelectronics S.A. | Rectifier bridge thyristor drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| JPH04240787A (en) | Laser drive and optical disk drive | |
| JPH0310416A (en) | Semiconductor switch circuit | |
| US4369380A (en) | Circuit for controlling a transistor static switch for d.c. loads with high turn-on current | |
| JPH0358428A (en) | Substrate flowing-in clamp and method for the same | |
| US4602209A (en) | Switch-off circuits for transistors and gate turn-off thyristors | |
| US5027020A (en) | Zero voltage switching AC relay circuit | |
| US6864651B1 (en) | Bi-directional motor control circuit | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JPH07112150B2 (en) | Optical trigger switching circuit | |
| JPS61120521A (en) | Transistor driving circuit | |
| JPH11234108A (en) | Switching device for switching inductive load | |
| US4284911A (en) | Switching network | |
| JPH0244913A (en) | Semiconductor switching circuit | |
| JPS60207490A (en) | Drive circuit for motor | |
| JP2004088886A (en) | Semiconductor device | |
| JPH0522989A (en) | Motor driving circuit | |
| JPS6096173A (en) | Drive circuit of gate turn off thyristor | |
| JP3008469B2 (en) | Semiconductor integrated circuit | |
| JPS62281730A (en) | Electric source circuit | |
| JPS6040220B2 (en) | semiconductor switch control circuit | |
| JPH05252644A (en) | Low voltage breaker | |
| JPS6118215A (en) | Driving method of composite type switch element | |
| JPS59218039A (en) | Monolithic switch circuit | |
| JPH0786895A (en) | Output circuit |