JPH0310279B2 - - Google Patents
Info
- Publication number
- JPH0310279B2 JPH0310279B2 JP59193789A JP19378984A JPH0310279B2 JP H0310279 B2 JPH0310279 B2 JP H0310279B2 JP 59193789 A JP59193789 A JP 59193789A JP 19378984 A JP19378984 A JP 19378984A JP H0310279 B2 JPH0310279 B2 JP H0310279B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- lines
- input
- clock signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 26
- 238000012546 transfer Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 8
- 230000000712 assembly Effects 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 2
- 102100026559 Filamin-B Human genes 0.000 claims 1
- 101000913551 Homo sapiens Filamin-B Proteins 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Description
【発明の詳細な説明】
発明の技術分野
本発明は多重線アツセンブリのデータまたは信
号チヤンネルの転送処理装置に関するものであ
る。
号チヤンネルの転送処理装置に関するものであ
る。
発明の背景と問題点
最近の通信網において、情報はフレームのチヤ
ンネルにおいて連続した符号化パルスの形式で同
じ多重線上に乗せられている。従来においては、
フレームは125ミリ秒の時間幅となつており、か
つチヤンネルと称する32の間隔に分割されてい
る。多重線は2.048MHzで機能し、データおよび
信号は１チヤンネル当り64kビツトの平均伝送速
度となつている。データと信号は、前記多重線を
介して伝送させる他の情報と独立に処理されなけ
ればならない。この処理を行なうために、したが
つて前記多重線から処理すべき情報を抽出し、か
つ処理後、前記情報を多重線上に再伝送しなけれ
ばならない。
ンネルにおいて連続した符号化パルスの形式で同
じ多重線上に乗せられている。従来においては、
フレームは125ミリ秒の時間幅となつており、か
つチヤンネルと称する32の間隔に分割されてい
る。多重線は2.048MHzで機能し、データおよび
信号は１チヤンネル当り64kビツトの平均伝送速
度となつている。データと信号は、前記多重線を
介して伝送させる他の情報と独立に処理されなけ
ればならない。この処理を行なうために、したが
つて前記多重線から処理すべき情報を抽出し、か
つ処理後、前記情報を多重線上に再伝送しなけれ
ばならない。
前記処理は、多重線が接続されているデイジタ
ル局で行なわれるか、または前記多重線を介して
前記デイジタル局に接続された衛星局内で行なわ
れる。すなわち、前記処理はデイジタル局、また
は衛星局に組込まれたデイジタル命令装置内で行
なわれる。例えば、衛星局においては、デイジタ
ル命令装置は、一方では衛星局のアツセンブリ、
およびアナログ的またはデイジタル的な加入者と
前記局を結ぶと共に、他方ではデイジタル局結ぶ
連絡線の動作を保証する。ｎ本の多重線アツセン
ブリの処理は、HDLC（高データレベル制御）と
称するフレームの形成およびアツセンブリングを
行なう直列通信制御装置によつて行なわれる。通
信制御装置は多重線の１チヤンネルで行なわれる
が、該チヤンネル上の交換時間幅すべての間に行
なわれ、前記制御装置は同じ多重線の他のチヤン
ネルで行なわれるか、または多重線アツセンブリ
の他の多重線のいずれかのチヤンネルで行われ
る。
ル局で行なわれるか、または前記多重線を介して
前記デイジタル局に接続された衛星局内で行なわ
れる。すなわち、前記処理はデイジタル局、また
は衛星局に組込まれたデイジタル命令装置内で行
なわれる。例えば、衛星局においては、デイジタ
ル命令装置は、一方では衛星局のアツセンブリ、
およびアナログ的またはデイジタル的な加入者と
前記局を結ぶと共に、他方ではデイジタル局結ぶ
連絡線の動作を保証する。ｎ本の多重線アツセン
ブリの処理は、HDLC（高データレベル制御）と
称するフレームの形成およびアツセンブリングを
行なう直列通信制御装置によつて行なわれる。通
信制御装置は多重線の１チヤンネルで行なわれる
が、該チヤンネル上の交換時間幅すべての間に行
なわれ、前記制御装置は同じ多重線の他のチヤン
ネルで行なわれるか、または多重線アツセンブリ
の他の多重線のいずれかのチヤンネルで行われ
る。
したがつて、制御装置に向けるために各多重線
のチヤンネルを抽出し、かつ１つの多重線のチヤ
ンネル内で制御装置によつて処理された後、再伝
送することが必要である。多重線チヤンネルにつ
いての前記抽出および送り込みするための１つの
解決策は、「C^able et Transmission（ケーブル及
び伝送）」（1978年、４月号No.２、PP152〜191）
の第２の世代のMIC30チヤンネルTNE多重化素
子」なる論文に述べられている。この解決策は、
直列および並列のレジスタを利用し、直列通信制
御装置に関連づけることである。例えば、ｎ本の
多重線およびｍ個の制御装置がある場合に、各制
御装置は、いずれか１つの多重線のいずれかチヤ
ンネルに割当られるので、受信時および送信時に
選択を行なうことが可能な機構の各制御装置に対
して直列通信制御装置と個々の装置を構成してい
るそれに関連した機構のアツセンブリを同様に設
けなければならない。
のチヤンネルを抽出し、かつ１つの多重線のチヤ
ンネル内で制御装置によつて処理された後、再伝
送することが必要である。多重線チヤンネルにつ
いての前記抽出および送り込みするための１つの
解決策は、「C^able et Transmission（ケーブル及
び伝送）」（1978年、４月号No.２、PP152〜191）
の第２の世代のMIC30チヤンネルTNE多重化素
子」なる論文に述べられている。この解決策は、
直列および並列のレジスタを利用し、直列通信制
御装置に関連づけることである。例えば、ｎ本の
多重線およびｍ個の制御装置がある場合に、各制
御装置は、いずれか１つの多重線のいずれかチヤ
ンネルに割当られるので、受信時および送信時に
選択を行なうことが可能な機構の各制御装置に対
して直列通信制御装置と個々の装置を構成してい
るそれに関連した機構のアツセンブリを同様に設
けなければならない。
関連する機構は、選択すべき多重線の番号およ
び該多重線上の選択されたチヤンネルの番号を受
信する８ビツトレジスタと、ｎ本のうち１本の多
重線の選択を行ない制御装置へ前記選択された多
重線を接続するマルチプレクサと、ｎ本のうち多
重線上の制御装置の受信を可能にすると共に前記
マルチプレクサと同期して監視される多重分離装
置と、それぞれが８ビツト長で前記制御装置に対
して選択されたチヤンネルの内容を転送するため
の２個のレジスタであつて、その第１のレジスタ
チヤンネルの時間に対応する時間で2.048Mビツ
ト／秒のクロツクでロードされ次いでその内容が
64Kビツト／秒の規則的なクロツクで制御装置に
対して直列に転送されかつ64Kビツト／秒のクロ
ツクで制御装置の情報を受けるようになつてお
り、第２のレジスタはそれぞれ８ビツト長であつ
てかつ並列になつている第１のレジスタから情報
を受けそれを2.048Mビツト／秒のクロツクで直
列に伝送する第２のレジスタからなる前記２個の
レジスタを備えている。クロツク信号発生装置
は、個々の装置の動作するのに必要な信号を発生
する。
び該多重線上の選択されたチヤンネルの番号を受
信する８ビツトレジスタと、ｎ本のうち１本の多
重線の選択を行ない制御装置へ前記選択された多
重線を接続するマルチプレクサと、ｎ本のうち多
重線上の制御装置の受信を可能にすると共に前記
マルチプレクサと同期して監視される多重分離装
置と、それぞれが８ビツト長で前記制御装置に対
して選択されたチヤンネルの内容を転送するため
の２個のレジスタであつて、その第１のレジスタ
チヤンネルの時間に対応する時間で2.048Mビツ
ト／秒のクロツクでロードされ次いでその内容が
64Kビツト／秒の規則的なクロツクで制御装置に
対して直列に転送されかつ64Kビツト／秒のクロ
ツクで制御装置の情報を受けるようになつてお
り、第２のレジスタはそれぞれ８ビツト長であつ
てかつ並列になつている第１のレジスタから情報
を受けそれを2.048Mビツト／秒のクロツクで直
列に伝送する第２のレジスタからなる前記２個の
レジスタを備えている。クロツク信号発生装置
は、個々の装置の動作するのに必要な信号を発生
する。
したがつて、個々の装置は比較的大きな数の機
構を備えており、これによつてそれらの組込みに
必要な価格およびかさが増大してしまう。
構を備えており、これによつてそれらの組込みに
必要な価格およびかさが増大してしまう。
発明の目的
本発明は、多重線アツセンブリのデータまたは
信号チヤンネルについての転送と処理の価格とか
さを低減させることを目的としている。
信号チヤンネルについての転送と処理の価格とか
さを低減させることを目的としている。
また、本発明は、それぞれが2.048MHzで機能
するｎ本の多重線アツセンブリのデータまたは信
号チヤンネルおよび64Kビツトの伝送速度を有す
るデータまたは各チヤンネルの情報についての転
送およびそれぞれが2.048MHzで差動しているｎ
本の多重線アツセンブリのデータまたは信号チヤ
ンネル及び64Kビツト／秒の伝送速度を有するデ
ータまたは信号チヤンネルの情報の転送処理装置
であつて、ｍ個の直列の通信制御装置と、クロツ
ク装置とを備え、各制御装置は入力レジスタおよ
び出力レジスタに関連し、前記入力レジスタは
2.048Mビツト／秒、64Kビツト／秒の変更を行
ない、前記出力レジスタは逆クロツクの変更を行
なう転送処理装置において該転送処理装置は線を
介してｎ本の多重線の入力に接続されると共にｍ
本の入力線に接続され、かつ出力側が出力線を介
してｎ本の多重線およびｍ本の出力線に接続され
かつ空間分割的および時分割的なスイツチングを
行なう接続マトリツクスを備え、各制御装置は入
力レジスタおよび出力レジスタに接続され、各出
力レジスタは出力線を介して前記接続マトリツク
スの出力に接続され、各出力レジスタは入力線を
介して接続マトリツクスの入力に接続され、前記
転送処理装置は更に第１の線上に前記入力レジス
タおよび出力レジスタのそれぞれに複合クロツク
信号を与え、第２の線上に制御装置のそれぞれに
クロツク信号を与え、かつ線を介して前記接続マ
トリツクスを動作するのに必要なクロツク信号を
与え、多重線のいずれか１チヤンネルはいかなる
出力線の所定の１チヤンネルに接続されており、
該所定のチヤンネルは出力線すべてについて同一
になつており、出力レジスタの内容は入力線の所
定の１チヤンネル間に転送され、かつ前記入力線
のうちの所定の１チヤンネルは出力線のうちのい
ずれか１線のいかなるチヤンネルにも接続されて
おり、入力線および出力線のうちの所定の複数の
チヤンネルは同一になつていることを特徴とする
転送処理装置を提供することを目的としている。
するｎ本の多重線アツセンブリのデータまたは信
号チヤンネルおよび64Kビツトの伝送速度を有す
るデータまたは各チヤンネルの情報についての転
送およびそれぞれが2.048MHzで差動しているｎ
本の多重線アツセンブリのデータまたは信号チヤ
ンネル及び64Kビツト／秒の伝送速度を有するデ
ータまたは信号チヤンネルの情報の転送処理装置
であつて、ｍ個の直列の通信制御装置と、クロツ
ク装置とを備え、各制御装置は入力レジスタおよ
び出力レジスタに関連し、前記入力レジスタは
2.048Mビツト／秒、64Kビツト／秒の変更を行
ない、前記出力レジスタは逆クロツクの変更を行
なう転送処理装置において該転送処理装置は線を
介してｎ本の多重線の入力に接続されると共にｍ
本の入力線に接続され、かつ出力側が出力線を介
してｎ本の多重線およびｍ本の出力線に接続され
かつ空間分割的および時分割的なスイツチングを
行なう接続マトリツクスを備え、各制御装置は入
力レジスタおよび出力レジスタに接続され、各出
力レジスタは出力線を介して前記接続マトリツク
スの出力に接続され、各出力レジスタは入力線を
介して接続マトリツクスの入力に接続され、前記
転送処理装置は更に第１の線上に前記入力レジス
タおよび出力レジスタのそれぞれに複合クロツク
信号を与え、第２の線上に制御装置のそれぞれに
クロツク信号を与え、かつ線を介して前記接続マ
トリツクスを動作するのに必要なクロツク信号を
与え、多重線のいずれか１チヤンネルはいかなる
出力線の所定の１チヤンネルに接続されており、
該所定のチヤンネルは出力線すべてについて同一
になつており、出力レジスタの内容は入力線の所
定の１チヤンネル間に転送され、かつ前記入力線
のうちの所定の１チヤンネルは出力線のうちのい
ずれか１線のいかなるチヤンネルにも接続されて
おり、入力線および出力線のうちの所定の複数の
チヤンネルは同一になつていることを特徴とする
転送処理装置を提供することを目的としている。
発明の実施例
次に本発明の実施例について添付図面を参照し
て説明する。
て説明する。
第１図において、本発明の転送処理装置Ｄは、
入力側が多重線L1〜Lnに接続された入力回路線
LRE1〜LREnで構成された入力線４を介してｎ
本の多重線L1〜Lnに接続されている。上記転送
処理装置Ｄの出力側は、ｎ本の線LRS1〜LRSn
で構成された出力線５を介してｎ個のオアゲート
P1〜Pnの入力に接続されている。オアゲートP1
〜Pnは入力側がｎ本の多重線LE1〜LEnに同様に
それぞれ接続されている。該オアゲートP1〜Pn
はｎ本の多重線M1〜Mnに接続されている。
入力側が多重線L1〜Lnに接続された入力回路線
LRE1〜LREnで構成された入力線４を介してｎ
本の多重線L1〜Lnに接続されている。上記転送
処理装置Ｄの出力側は、ｎ本の線LRS1〜LRSn
で構成された出力線５を介してｎ個のオアゲート
P1〜Pnの入力に接続されている。オアゲートP1
〜Pnは入力側がｎ本の多重線LE1〜LEnに同様に
それぞれ接続されている。該オアゲートP1〜Pn
はｎ本の多重線M1〜Mnに接続されている。
転送処理装置Ｄによつて多重線L1〜Lnのそれ
ぞれのデータおよび信号チヤンネルを抽出するこ
とができ、他のチヤンネルはそれらの他のチヤン
ネルを処理するローカル装置に対して向けられて
いる。上記ローカル装置は、例えば、デイジタ
ル／アナログ変換器のデイジタル接続回路網であ
つてもよい。
ぞれのデータおよび信号チヤンネルを抽出するこ
とができ、他のチヤンネルはそれらの他のチヤン
ネルを処理するローカル装置に対して向けられて
いる。上記ローカル装置は、例えば、デイジタ
ル／アナログ変換器のデイジタル接続回路網であ
つてもよい。
第２図は、第１図の転送処理装置を示し、参照
番号１は接続マトリツクスであり、C1，C2……
Cmは一連の通信制御装置であり、RE1，RE2…
…REmは入力レジスタ、RS1，RS2……RSmは
出力レジスタ、２はクロツク装置、および３はバ
スＢを介入して接続マトリツクスおよび制御装置
へ接続されたマルチプレクサである。該マルチプ
レクサは、多重線L1〜Lnのチヤンネルの抽出、
多重線M1〜Mn上へ送り込みおよびｍ個の制御装
置の動作に必要な情報を与える。
番号１は接続マトリツクスであり、C1，C2……
Cmは一連の通信制御装置であり、RE1，RE2…
…REmは入力レジスタ、RS1，RS2……RSmは
出力レジスタ、２はクロツク装置、および３はバ
スＢを介入して接続マトリツクスおよび制御装置
へ接続されたマルチプレクサである。該マルチプ
レクサは、多重線L1〜Lnのチヤンネルの抽出、
多重線M1〜Mn上へ送り込みおよびｍ個の制御装
置の動作に必要な情報を与える。
接続マトリツクス１は、入力側がｎ本の線
LRE1〜LREnで構成された入力線４およびｍ本
の線６1〜６ｍで構成された入力線６に接続され
ている。上記接続マトリツクス１は出力側が線
LRS1〜LRSnで構成された出力線５およびｍ本
の線７1〜７ｍで構成された出力線７に接続され
ている。上記マトリツクス１は、入出力線間で空
間分割および時分割部（チヤンネルの交換）を構
成しており、したがつて、マトリツクス１はｎ＋
ｍ入力でｎ＋ｍ出力の周知のスイツチング装置と
なつている。
LRE1〜LREnで構成された入力線４およびｍ本
の線６1〜６ｍで構成された入力線６に接続され
ている。上記接続マトリツクス１は出力側が線
LRS1〜LRSnで構成された出力線５およびｍ本
の線７1〜７ｍで構成された出力線７に接続され
ている。上記マトリツクス１は、入出力線間で空
間分割および時分割部（チヤンネルの交換）を構
成しており、したがつて、マトリツクス１はｎ＋
ｍ入力でｎ＋ｍ出力の周知のスイツチング装置と
なつている。
クロツク装置では、入力レジスタRE1〜REm
および出力レジスタRS1〜RSmのそれぞれのク
ロツク入力に接続された線８上に複合クロツク信
号H1を発生する。該複合クロツク信号H1は、
2.048Mビツト／秒の瞬時的伝送速度で入力レジ
スタのロードおよび64Kビツト／秒の平均伝送速
度で、それに64Kビツト／秒の平均伝送速度で出
力レジスタへのロードおよび2.048Mビツト／秒
の伝送速度でその転送によつてクロツク2.048ビ
ツト／秒、64Kビツト／秒の変更を可能にする。
および出力レジスタRS1〜RSmのそれぞれのク
ロツク入力に接続された線８上に複合クロツク信
号H1を発生する。該複合クロツク信号H1は、
2.048Mビツト／秒の瞬時的伝送速度で入力レジ
スタのロードおよび64Kビツト／秒の平均伝送速
度で、それに64Kビツト／秒の平均伝送速度で出
力レジスタへのロードおよび2.048Mビツト／秒
の伝送速度でその転送によつてクロツク2.048ビ
ツト／秒、64Kビツト／秒の変更を可能にする。
第３図は、2.048Mビツト／秒のクロツク信号
および64Kビツト／秒のクロツク信号で構成され
た複合クロツク信号H1を示し、64Kビツト／秒
信号は、125ミリ秒の時間間隔において８つの矩
形パルスF1〜F8を有し、そのはじめの矩形パル
スのみが2.048Mビツト／秒の８つのクロツク信
号パルスh1〜h8を有している。
および64Kビツト／秒のクロツク信号で構成され
た複合クロツク信号H1を示し、64Kビツト／秒
信号は、125ミリ秒の時間間隔において８つの矩
形パルスF1〜F8を有し、そのはじめの矩形パル
スのみが2.048Mビツト／秒の８つのクロツク信
号パルスh1〜h8を有している。
クロツク装置２は、同様に線９上に64Kビツ
ト／秒のクロツク信号H2を発生するが、H2は受
信および送信時に制御信号C1〜Cmを制御する。
第３図に示すクロツク信号H2は、複合クロツク
信号H1の64Kビツト／秒でクロツク信号に対し
て位相が僅か進んでいるが、これは一方では接続
マトリツクスによつて、かつ他方では制御装置に
よつて課せられる時間的な制約を考慮するためで
ある。
ト／秒のクロツク信号H2を発生するが、H2は受
信および送信時に制御信号C1〜Cmを制御する。
第３図に示すクロツク信号H2は、複合クロツク
信号H1の64Kビツト／秒でクロツク信号に対し
て位相が僅か進んでいるが、これは一方では接続
マトリツクスによつて、かつ他方では制御装置に
よつて課せられる時間的な制約を考慮するためで
ある。
同様に、クロツク装置２は、線１０上に接続マ
トリツクス１の動作に必要なクロツク信号を発生
する。該クロツク信号は、使用されるマトリツク
スの動作用の内部サンプリング信号であつて８つ
の入力を有する接続マトリツクスに対して
4.096Mビツト／秒となつている前記サンプリン
グ信号と、前記マトリツクスの入出力に接続され
たｎ＋ｍ線の周期125ミリ秒の同期信号とで構成
されている。
トリツクス１の動作に必要なクロツク信号を発生
する。該クロツク信号は、使用されるマトリツク
スの動作用の内部サンプリング信号であつて８つ
の入力を有する接続マトリツクスに対して
4.096Mビツト／秒となつている前記サンプリン
グ信号と、前記マトリツクスの入出力に接続され
たｎ＋ｍ線の周期125ミリ秒の同期信号とで構成
されている。
入力レジスタRE1，RE2，……REmは、その入
力側が出力線７1，７2，……７ｍにそれぞれ接続
され、かつその出力側が一連の通信制御装置C1
〜Cmにそれぞれ接続されている。出力レジスタ
RS1，RS2，……RSmはその入力側が一連の通信
制御装置C1〜Cmにそれぞれ接続され、かつその
出力側が入力線６1〜６ｍにそれぞれ接続されて
いる。接続マトリツクス１および一連の通信制御
装置C1〜CmのそれぞれはバスＢに接続され、そ
れがマイクロプロセツサに接続されている。
力側が出力線７1，７2，……７ｍにそれぞれ接続
され、かつその出力側が一連の通信制御装置C1
〜Cmにそれぞれ接続されている。出力レジスタ
RS1，RS2，……RSmはその入力側が一連の通信
制御装置C1〜Cmにそれぞれ接続され、かつその
出力側が入力線６1〜６ｍにそれぞれ接続されて
いる。接続マトリツクス１および一連の通信制御
装置C1〜CmのそれぞれはバスＢに接続され、そ
れがマイクロプロセツサに接続されている。
第１図の多重線L1〜Lnはそれぞれがフレーム
の32チヤンネルに含まれる情報を乗せている。フ
レームのチヤンネル内に含まれる処理すべきデー
タは、前記フレームの他のチヤンネルから独立し
て処理されなければならず、前記他のチヤンネル
はそれらのチヤンネルを処理するローカル装置に
向けられる。
の32チヤンネルに含まれる情報を乗せている。フ
レームのチヤンネル内に含まれる処理すべきデー
タは、前記フレームの他のチヤンネルから独立し
て処理されなければならず、前記他のチヤンネル
はそれらのチヤンネルを処理するローカル装置に
向けられる。
接続マトリツクス１は、マイクロプロセツサ３
の命令（制御）によつて、出力線７を構成してい
る線７1，７2，……７ｍのうちのいずれか１線上
で入力線LRE1〜LREnを介して接続されている
多重線L1〜Lnのうちのいずれか１線のいずれも
のチヤンネルを接続することができる。同様に、
前記接続マトリツクスによつて出力線LRS1〜
LRSnのうちのいずれか１線上で、入力線６1〜６
ｍのうちのいずれか１線のいかなるチヤンネルを
も接続することが可能である。多重線L1〜Lnの
処理すべきチヤンネルは出力線７1〜７ｍの所定
の同じチヤンネル上に転送される。同様に、出力
レジスタRS1〜RSmの情報は、所定かつ同じチ
ヤンネル内で入力線６1〜６ｍ上に伝送されるが、
前記チヤンネルは同じ、すなわち出力線７1〜７
ｍと同じ番号を有している。このようにして、複
合クロツク信号H1は入出力レジスタすべてに対
して共通となつている。入力線６1〜６ｍの所定
チヤンネルは次いで出力線LRS1〜LRSnのうち
のいずれかのチヤンネルに転送される。
の命令（制御）によつて、出力線７を構成してい
る線７1，７2，……７ｍのうちのいずれか１線上
で入力線LRE1〜LREnを介して接続されている
多重線L1〜Lnのうちのいずれか１線のいずれも
のチヤンネルを接続することができる。同様に、
前記接続マトリツクスによつて出力線LRS1〜
LRSnのうちのいずれか１線上で、入力線６1〜６
ｍのうちのいずれか１線のいかなるチヤンネルを
も接続することが可能である。多重線L1〜Lnの
処理すべきチヤンネルは出力線７1〜７ｍの所定
の同じチヤンネル上に転送される。同様に、出力
レジスタRS1〜RSmの情報は、所定かつ同じチ
ヤンネル内で入力線６1〜６ｍ上に伝送されるが、
前記チヤンネルは同じ、すなわち出力線７1〜７
ｍと同じ番号を有している。このようにして、複
合クロツク信号H1は入出力レジスタすべてに対
して共通となつている。入力線６1〜６ｍの所定
チヤンネルは次いで出力線LRS1〜LRSnのうち
のいずれかのチヤンネルに転送される。
出力線７1〜７ｍ上に表わされた情報は、複合
クロツク信号H1の2.048Mビツト／秒のクロツク
信号のパルスh1〜h8の命令（制御）のもとで入力
レジスタRE1〜REm内に直列に入力される。入
力レジスタ中の情報についての制御装置C1〜Cm
による制御は、64Kビツト／秒のクロツク信号
H2の立上りF11〜F18で行なわれ、入力レジスタ
中での直列のシフトは複合クロツク信号H1の
64Kビツト／秒のクロツク信号の立上りF1〜F8で
行なわれる。
クロツク信号H1の2.048Mビツト／秒のクロツク
信号のパルスh1〜h8の命令（制御）のもとで入力
レジスタRE1〜REm内に直列に入力される。入
力レジスタ中の情報についての制御装置C1〜Cm
による制御は、64Kビツト／秒のクロツク信号
H2の立上りF11〜F18で行なわれ、入力レジスタ
中での直列のシフトは複合クロツク信号H1の
64Kビツト／秒のクロツク信号の立上りF1〜F8で
行なわれる。
送信においては、情報はクロツク信号H1のう
ちの64Kビツト／秒の信号の立上りF1〜F8で出力
レジスタRS1〜RSm内に直列に入れられ、次い
でクロツク信号H1の2.048Mビツト／秒のうちの
クロツク信号のパルスh1〜h8によつて入力線６1
〜６ｍで直列に転送される。
ちの64Kビツト／秒の信号の立上りF1〜F8で出力
レジスタRS1〜RSm内に直列に入れられ、次い
でクロツク信号H1の2.048Mビツト／秒のうちの
クロツク信号のパルスh1〜h8によつて入力線６1
〜６ｍで直列に転送される。
接続マトリツクス１は、例えばシーメンス社か
ら市販されているSM233型であつてもよく、か
つ一連の通信制御装置C1〜Cmは例えばA.M.D社
による8530型であつてもよい。４本の多重線L1，
L2，L3，L4およびM1，M2，M3，M4の場合に
は、１つのプリント回路板上に接続マトリツクス
１、４個の制御装置C1〜C4、入力レジスタRE1〜
RE4、出力レジスタRS1〜RS4、およびマイクロ
プロセツサ３を取付けることが可能である。
ら市販されているSM233型であつてもよく、か
つ一連の通信制御装置C1〜Cmは例えばA.M.D社
による8530型であつてもよい。４本の多重線L1，
L2，L3，L4およびM1，M2，M3，M4の場合に
は、１つのプリント回路板上に接続マトリツクス
１、４個の制御装置C1〜C4、入力レジスタRE1〜
RE4、出力レジスタRS1〜RS4、およびマイクロ
プロセツサ３を取付けることが可能である。
発明の効果
本発明による転送処理装置は、接続マトリツク
スが設けられていることにより、受信上で送信再
プール化が可能になる、すなわち制御装置の直接
再ループ化、あるいは制御装置間の交差をもつ再
ループ化が可能となり、制御装置により送信され
た情報は、他の制御装置によつてかつ相互的に受
信される。この再ループ化の可能性によつて、１
つの制御装置の直接的なループ化の場合におい
て、その損傷があつた場合、該制御装置について
テストを行うことが可能となる。すなわち、本発
明による装置によつて、制御装置間で交差を有す
る再ループ化の場合において、制御装置間の対話
が可能となり該対話が稼働の際に利用され、高い
レベルの制御装置及び利用装置の機械的および論
理的が実現できる。例えば、第１の制御装置は通
常の役割を果し、かつ第２の制御装置は第１の制
御装置が対話している遠隔局をシミユレートでき
る。
スが設けられていることにより、受信上で送信再
プール化が可能になる、すなわち制御装置の直接
再ループ化、あるいは制御装置間の交差をもつ再
ループ化が可能となり、制御装置により送信され
た情報は、他の制御装置によつてかつ相互的に受
信される。この再ループ化の可能性によつて、１
つの制御装置の直接的なループ化の場合におい
て、その損傷があつた場合、該制御装置について
テストを行うことが可能となる。すなわち、本発
明による装置によつて、制御装置間で交差を有す
る再ループ化の場合において、制御装置間の対話
が可能となり該対話が稼働の際に利用され、高い
レベルの制御装置及び利用装置の機械的および論
理的が実現できる。例えば、第１の制御装置は通
常の役割を果し、かつ第２の制御装置は第１の制
御装置が対話している遠隔局をシミユレートでき
る。
また、接続マトリツクス１によつて、多重線
M1〜Mnのすべてに対して、たはそれらの多重線
の１線に対して、１個の制御装置から発せられた
情報を同時に送信することが同様に可能となる。
このような多重線に接続された局を同期させうる
可能性により、例えば多重線の交換チヤンネルの
再初期化の制御、同期時間ストロークの発生など
の、種々の応用が可能となる。
M1〜Mnのすべてに対して、たはそれらの多重線
の１線に対して、１個の制御装置から発せられた
情報を同時に送信することが同様に可能となる。
このような多重線に接続された局を同期させうる
可能性により、例えば多重線の交換チヤンネルの
再初期化の制御、同期時間ストロークの発生など
の、種々の応用が可能となる。
第１図は多重線への本発明による転送処理装置
の接続図、第２図は第１図の転送処理装置の詳細
な図、第３図は第２図の装置に用いられるクロツ
ク信号のタイミング図、をそれぞれ示す。 図中、１は接続マトリツクス、C1〜Cmは一連
の通信制御装置、RE1〜REmは入力レジスタ、
RS1〜RSmは出力レジスタ、２はクロツク装置、
３はマイクロプロセツサ、４は入力線、５は出力
線、を夫々示す。
の接続図、第２図は第１図の転送処理装置の詳細
な図、第３図は第２図の装置に用いられるクロツ
ク信号のタイミング図、をそれぞれ示す。 図中、１は接続マトリツクス、C1〜Cmは一連
の通信制御装置、RE1〜REmは入力レジスタ、
RS1〜RSmは出力レジスタ、２はクロツク装置、
３はマイクロプロセツサ、４は入力線、５は出力
線、を夫々示す。
Claims (1)
- 【特許請求の範囲】 １ それぞれが2.048MHzで作動しているｎ本の
多重線L1〜Lnアツセンブリのデータまたは信号
チヤンネル及び64Kビツト／秒の伝送速度を有す
るデータまたは信号チヤンネルの情報の転送処理
装置であつてｍ個の直列の通信制御装置C1〜Cm
と、クロツク装置２とを備え、各制御装置は入力
レジスタおよび出力レジスタに関連し、前記入力
レジスタは2.048Mビツト／秒、64Kビツト／秒
の変更を行ない、前記出力レジスタは逆クロツク
の変更を行なう転送処理装置において、該転送処
理装置は線LRE1〜LREnを介してｎ本の多重線
L1〜Lnの入力に接続されると共にｍ本の入力線
６1〜６ｍに接続され、かつ出力側が出力線LRS1
〜LRSnを介してｎ本の多重線M1〜Mnおよびｍ
本の出力線７1〜７ｍに接続されかつ空間分割的
および時分割的なスイツチングを行なう接続マト
リツクス１を備え、各制御装置C1〜Cmは入力レ
ジスタRE1〜REmおよび出力レジスタRS1〜
RSmに接続され、各出力レジスタは出力線７1〜
７ｍを介して前記接続マトリツクスの出力に接続
され、各出力レジスタは入力線６1〜６ｍを介し
て接続マトリツクスの入力に接続され、前記転送
処理装置は更に第１の線８上に前記入力レジスタ
および出力レジスタのそれぞれに複合クロツク信
号H1を与え、第２の線９上に制御装置のそれぞ
れにクロツク信号H2を与え、かつ線１０を介し
て前記接続マトリツクスを動作するのに必要なク
ロツク信号を与え、多重線L1〜Lnのいずれか１
チヤンネルはいかなる出力線７1〜７ｍの所定の
１チヤンネルにも接続され、該所定のチヤンネル
は出力線すべてについて同一になつており、出力
レジスタの内容は入力線６1〜６ｍの所定の１チ
ヤンネル間に転送され、かつ前記入力線のうちの
所定の１チヤンネルは出力線LRS1〜LRSnのう
ちのいずれか１線のいかなるチヤンネルにも接続
されており、入力線６1〜６ｍおよび出力線７1〜
７ｍのうちの所定の複数のチヤンネルは同一にな
つていることを特徴とする上記転送処理装置。 ２ 特許請求の範囲第１項記載の装置において、
前記複合クロツク信号H1は2.048Mビツト／秒の
クロツク信号および64Kビツト／秒のクロツク信
号で構成され、64Kビツト／秒のクロツク信号は
125マイクロ秒の時間間隔中に８つの矩形波パル
スを有し、その第１のパルスのみ2.048Mビツ
ト／秒の信号の８つのパルスを有し、かつクロツ
ク信号H2は64Kビツト／秒信号であることを特
徴とする上記転送処理装置。 ３ 特許請求の範囲第１項記載の装置において、
接続マトリツクス１および直列通信制御装置C1
〜Cmはマイクロプロセツサ３で制御され、かつ
前記マイクロプロセツサの命令によつて接続マト
リツクスは１個の制御装置によつて発せられた通
報をｎ本の出力線LRS1〜LRSnのすべてまたは
その一部に伝送することを特徴とする上記転送処
理装置。 ４ 特許請求の範囲第１項記載の装置において、
前記接続マトリツクス１及び前記直列通信制御装
置C1〜Cmはマイクロプロセツサ３によつて制御
され、かつ前記マイクロプロセツサの命令のもと
でいずれかの２つの制御装置は前記接続マトリツ
クスを介してそれらの間に接続され、前記制御装
置のうちの一方のテストを行なうかあるいは前記
２つの制御装置間の対話を可能にすることを特徴
とする上記転送処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8314619A FR2551939B1 (fr) | 1983-09-14 | 1983-09-14 | Dispositif de transfert et de traitement de voies de donnees ou de signalisation d'un ensemble de lignes multiplex |
| FR8314619 | 1983-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6085645A JPS6085645A (ja) | 1985-05-15 |
| JPH0310279B2 true JPH0310279B2 (ja) | 1991-02-13 |
Family
ID=9292213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193789A Granted JPS6085645A (ja) | 1983-09-14 | 1984-09-14 | 多重線アツセンブリのデータまたは信号チヤンネルの転送処理装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4628502A (ja) |
| EP (1) | EP0141956B1 (ja) |
| JP (1) | JPS6085645A (ja) |
| AU (1) | AU564133B2 (ja) |
| CA (1) | CA1215483A (ja) |
| DE (1) | DE3471427D1 (ja) |
| FI (1) | FI78204C (ja) |
| FR (1) | FR2551939B1 (ja) |
| IE (1) | IE55641B1 (ja) |
| IN (1) | IN160945B (ja) |
| PL (1) | PL149258B1 (ja) |
| ZA (1) | ZA847272B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1840517A1 (en) | 2006-03-31 | 2007-10-03 | Research In Motion Limited | Real-time spherical correction of map data |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734909A (en) * | 1982-03-08 | 1988-03-29 | Sperry Corporation | Versatile interconnection bus |
| GB8508740D0 (en) * | 1985-04-03 | 1985-05-09 | Plessey Co Plc | Switching arrangements |
| US4704716A (en) * | 1985-12-31 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels |
| US4885738A (en) * | 1985-12-31 | 1989-12-05 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of and apparatus for establishing a wideband communication facility through a switched communications network having narrow bandwidth time division multiplexed channels |
| US7353418B2 (en) * | 2002-03-18 | 2008-04-01 | Sun Microsystems, Inc. | Method and apparatus for updating serial devices |
| US9825883B2 (en) * | 2010-05-27 | 2017-11-21 | Ciena Corporation | Extensible time space switch systems and methods |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3397728A (en) * | 1966-08-19 | 1968-08-20 | Edward R. Mccrary | Safety truck-wheel assembly |
| GB1444804A (en) * | 1973-07-05 | 1976-08-04 | Standard Telephones Cables Ltd | Telecommunication systems |
| FR2283605A1 (fr) * | 1974-08-30 | 1976-03-26 | Duquesne Jean | Unite de brassage pour voies numeriques |
| FR2365922A1 (fr) * | 1976-09-24 | 1978-04-21 | Materiel Telephonique | Unite de signalisation pour central telephonique |
| US4206322A (en) * | 1978-09-25 | 1980-06-03 | Bell Telephone Laboratories, Incorporated | Time-division switching system for multirate data |
| FR2478415B1 (fr) * | 1980-03-11 | 1986-12-05 | Thomson Csf Mat Tel | Systeme de commutation de signalisation dans un reseau de commutation temporelle, et reseau de commutation temporelle comportant un tel systeme |
| JPS58116856A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | デジタル時分割交換方式 |
| SE430288B (sv) * | 1982-02-24 | 1983-10-31 | Ellemtel Utvecklings Ab | Telekommunikationssystem for overforing av datainformation medelst en digital vexel |
| FR2524755A1 (fr) * | 1982-03-30 | 1983-10-07 | Thomson Csf Mat Tel | Central telephonique numerique modulaire etendu |
| FR2537373A1 (fr) * | 1982-12-06 | 1984-06-08 | Cit Alcatel | Dispositif de traitement de signalisation voie par voie pour autocommutateur temporel |
| US5300434A (en) * | 1987-11-06 | 1994-04-05 | Washington Research Foundation | Hybridoma cell line producing an antibody to type-I collagen amino-terminal telopeptide |
-
1983
- 1983-09-14 FR FR8314619A patent/FR2551939B1/fr not_active Expired
-
1984
- 1984-02-06 IN IN109/DEL/84A patent/IN160945B/en unknown
- 1984-09-06 DE DE8484110596T patent/DE3471427D1/de not_active Expired
- 1984-09-06 EP EP84110596A patent/EP0141956B1/fr not_active Expired
- 1984-09-11 US US06/649,406 patent/US4628502A/en not_active Expired - Fee Related
- 1984-09-12 FI FI843569A patent/FI78204C/fi not_active IP Right Cessation
- 1984-09-13 IE IE2334/84A patent/IE55641B1/en not_active IP Right Cessation
- 1984-09-13 AU AU33011/84A patent/AU564133B2/en not_active Ceased
- 1984-09-13 CA CA000463055A patent/CA1215483A/fr not_active Expired
- 1984-09-14 PL PL1984249592A patent/PL149258B1/pl unknown
- 1984-09-14 ZA ZA847272A patent/ZA847272B/xx unknown
- 1984-09-14 JP JP59193789A patent/JPS6085645A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1840517A1 (en) | 2006-03-31 | 2007-10-03 | Research In Motion Limited | Real-time spherical correction of map data |
Also Published As
| Publication number | Publication date |
|---|---|
| IN160945B (ja) | 1987-08-15 |
| FI843569L (fi) | 1985-03-15 |
| IE842334L (en) | 1985-03-14 |
| AU564133B2 (en) | 1987-07-30 |
| ZA847272B (en) | 1985-05-29 |
| FR2551939B1 (fr) | 1985-10-11 |
| US4628502A (en) | 1986-12-09 |
| EP0141956A1 (fr) | 1985-05-22 |
| CA1215483A (fr) | 1986-12-16 |
| EP0141956B1 (fr) | 1988-05-18 |
| FI78204B (fi) | 1989-02-28 |
| DE3471427D1 (en) | 1988-06-23 |
| PL149258B1 (en) | 1990-01-31 |
| FI843569A0 (fi) | 1984-09-12 |
| FI78204C (fi) | 1989-06-12 |
| JPS6085645A (ja) | 1985-05-15 |
| IE55641B1 (en) | 1990-12-05 |
| AU3301184A (en) | 1985-03-21 |
| PL249592A1 (en) | 1985-06-04 |
| FR2551939A1 (fr) | 1985-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805165A (en) | Time division multiplex data transmission method and apparatus | |
| US4888769A (en) | TDMA terminal controller | |
| GB2049357A (en) | Time division multiplex communication systems | |
| CA2007312C (en) | Parallel time slot interchanger matrix and switch block module for use therewith | |
| US4254496A (en) | Digital communication bus system | |
| US3987250A (en) | Data transmission network with independent frame phase | |
| US4718062A (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
| JPH0310279B2 (ja) | ||
| US4601029A (en) | Communication switching system | |
| US4147894A (en) | Time division multiplex communication device comprising a switching matrix between C/E buffers and control circuits | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPH07297803A (ja) | データ速度変換装置 | |
| GB1139631A (en) | Time division communication systems | |
| US4635248A (en) | Start-stop synchronous data transmission system with a reduced redundancy | |
| US4261052A (en) | Integrated switching and transmission network | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JP2951396B2 (ja) | シリアル情報転送方法 | |
| JP2920921B2 (ja) | 画像信号伝送方法及び装置並びに画像会議システム | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP3042084B2 (ja) | インタフェース回路 | |
| EP0227341B1 (en) | Time division multiple access communications terminal | |
| JP2692267B2 (ja) | 伝送路切替回路 | |
| JPH0522289A (ja) | 同報通信制御方式 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| JP2630117B2 (ja) | Ｉｓｄｎインタフェース回路 |