JPH03102320A - Image input and output device - Google Patents

Image input and output device

Info

Publication number
JPH03102320A
JPH03102320A JP24130389A JP24130389A JPH03102320A JP H03102320 A JPH03102320 A JP H03102320A JP 24130389 A JP24130389 A JP 24130389A JP 24130389 A JP24130389 A JP 24130389A JP H03102320 A JPH03102320 A JP H03102320A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal shutter
shutter array
size
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24130389A
Other languages
Japanese (ja)
Inventor
Masumitsu Ino
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP24130389A priority Critical patent/JPH03102320A/en
Publication of JPH03102320A publication Critical patent/JPH03102320A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the size of the image input and output device and to reduce its power consumption by providing a switch for a liquid crystal shutter array and a driving circuit for a shift register integrally on a substrate, and forming the driving circuit of a CMOS. CONSTITUTION:A life-size photosensor (TFT driving circuit integrated type) 2 for the life-size type liquid crystal shutter array is arranged, the liquid crystal shutter array (TFT driving circuit integrated type) 3 is arranged below it, and a light source 4 for supply is provided between them. Further, The life-size sensor, a clock signal generating circuit 10 for the liquid crystal shutter array, and a read circuit 9 for the life-size sensor are arranged on a flank of a unit. Then, an inverter to be arranged on the driving circuit is formed of CMOS. Consequently, the unit size of the liquid crystal shutter array can be reduced and low power consumption and a low driving voltage can be realized by the use of the COMS.

Description

【発明の詳細な説明】 挟比廷距 本発明は、画像入出力装置に関し、より詳細には,ファ
クシミリやデイジタルカラーコピーの画像入出力装置に
関する。また、例えば、コンピュータの入出力装置やワ
ードプロセサーに適用されるものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image input/output device, and more particularly to an image input/output device for facsimiles and digital color copies. The present invention is also applied to, for example, computer input/output devices and word processors.

従m隙 本発明に係る従来技術を記載したものとしては以下のも
のがある. Kouhei Saitoh, Hisashi Ao
ki, Koh Fujfmura,etc. rDe
velopmant of a High−Speed
 and}1igh”Rasolution Liqu
id−Crystal shutter forPri
nter based on Dual−Freque
ncy AddresSedG−11 ModaJ  
(SID digest.l986.p262)これに
よると、液晶シャッタープリンタに駆動回路を内蔵して
いないため、邸動回路用のプリント回路ボードの大きさ
がかさばり,そのため,プリンタのユニットサイズの軽
減ができないという欠点がある. また+F.Okumura,K.Sera,ate r
Fsrrcoelectricliquid−crys
tal shutter array t#ith P
oly−SiTFT driverJ (Inter 
national display research
confereee.1988.P174)は、液晶シ
ャッター用に8ビットのデコーダーが用意されているが
,これでは、高速処理がむずかしい。また、Nchによ
るE/Dインバーターによるものが使用されているが、
これでは,供給用の出力は十分には得られず印字品質が
低下する可能性がある。
The prior art related to the present invention is described below. Kouhei Saitoh, Hisashi Ao
ki, Koh Fujifmura, etc. rDe
Velopmant of a High-Speed
and}1ight"Rasolution Liqu
id-Crystal shutter forPri
based on Dual-Freque
ncy AddressSedG-11 ModaJ
(SID digest.l986.p262) According to this, since the LCD shutter printer does not have a built-in drive circuit, the size of the printed circuit board for the housing circuit is bulky, and as a result, it is not possible to reduce the printer unit size. There are drawbacks. Also +F. Okumura, K. Sera, ate r
Fsrrcoelectric liquid-crys
tal shutter array t#ith P
oly-SiTFT driverJ (Inter
national display research
conferenceee. 1988. P174) has an 8-bit decoder for the liquid crystal shutter, but this makes high-speed processing difficult. Also, an Nch E/D inverter is used,
In this case, sufficient output for supply may not be obtained and printing quality may deteriorate.

さらに、先に提案された「半導体装置』は、内容はダイ
ナミックシフトレジスタを等倍型センサの廃動回路に使
用したもので,本発明の液晶シャッターアレイに使用し
たものではない。また、翻動方法も、アナログスイッチ
の電源電圧に定電圧を使用しているため,液晶シャッタ
ーアレイには使用できない。
Furthermore, the previously proposed "semiconductor device" uses a dynamic shift register as a deactivation circuit for a 1-magnification sensor, and is not used in the liquid crystal shutter array of the present invention. However, since a constant voltage is used for the power supply voltage of the analog switch, it cannot be used for liquid crystal shutter arrays.

旦−一敗 本発明は,上述のごとき欠点を解決するためになされた
もので、請求項1に関し、液晶シャッターアレイに卵動
回路を内蔵していないものについては、駆動回路部の占
有面積が増加する傾向にあるため、ユニットのコンパク
ト化が難かしいため、同一基板上に液晶シャジターアレ
イと邸動回路を作成することにより実現する。
The present invention has been made in order to solve the above-mentioned drawbacks.Regarding claim 1, in the case where the liquid crystal shutter array does not have a built-in motion circuit, the area occupied by the drive circuit section is Due to this trend, it is difficult to make the unit more compact, so this can be achieved by creating the liquid crystal shitter array and the housing circuit on the same board.

また、請求項2に関し、液晶シャッターアレイと等倍セ
ンサとを一体化することに関しての問題点は、光源によ
るユニットサイズの増加である.光源は各々液晶シャッ
ターアレイに対して1個,等倍センサに対して1個と従
来では2個必要であったが.本発明では光源を共有化す
ることによりユニットサイズの低減を計ることを目的と
している。
Regarding claim 2, the problem with integrating the liquid crystal shutter array and the same-magnification sensor is that the unit size increases due to the light source. Previously, two light sources were required, one for each liquid crystal shutter array and one for the 1x sensor. The present invention aims to reduce the unit size by sharing a light source.

舅ユー一慮 本発明は,上記目的を達或するために、(1)等倍型の
液晶シャッターアレイにおいて、液晶シャッターアレイ
を制御するスイッチおよびシフトレジスタによる駆動回
路を基板上に形成し、該駆動回路に形成されるインバー
ターがCMOSより成ること、或いは、(2)等倍型の
液晶シャッターアレイと等倍型のイメージセンサに゛お
いて、供給用の光源を共有することを特徴としたもので
ある.以下,本発明の実施例に基づいて説明する。
SUMMARY OF THE INVENTION In order to achieve the above-mentioned objects, the present invention has been made to (1) form a driving circuit on a substrate including a switch and a shift register for controlling the liquid crystal shutter array in a same-size liquid crystal shutter array; The inverter formed in the drive circuit is made of CMOS, or (2) the same-size liquid crystal shutter array and the same-size image sensor share a supply light source. It is. The following is a description based on embodiments of the present invention.

第1図は.本発明による画像入出力装置の一実施例を説
明するための構成図で,図中,1は読み取り原稿、2は
完全密着等倍型センサ、3は液晶シャッターアレイ、4
は光源(Xsランプ)、5は光導電性ドラム(感光体)
,6は電源回路、7は制御回路,8はタイミング同期回
路、9は等倍センサ読み取り回路.10はクロック信号
発生回路である. 図の状態では上部に等倍光センサ(TFT(Thin 
Film Transistors) 111動回路一
体型)2と下部に液晶シャッターアレイ(TFT[動回
路一体型)3を配置し,それらを挾むように供給用の光
源4が設けられている。また,等倍センサと液晶シャッ
ターアレイの制御用クロック信号発生回路10、等倍セ
ンサ用の読み取り回路9をそのユニットの側面に配置し
てある。等倍センサ2と液晶シャッターアレイ3の回路
は共有化できるものはできるだけ共有できる構成で作ら
れている。
Figure 1 is. This is a configuration diagram for explaining an embodiment of an image input/output device according to the present invention. In the figure, 1 is a reading document, 2 is a full-contact equal-magnification sensor, 3 is a liquid crystal shutter array, and 4 is a configuration diagram for explaining an embodiment of an image input/output device according to the present invention.
5 is a light source (Xs lamp), 5 is a photoconductive drum (photoreceptor)
, 6 is a power supply circuit, 7 is a control circuit, 8 is a timing synchronization circuit, and 9 is a same-size sensor reading circuit. 10 is a clock signal generation circuit. In the state shown in the figure, there is a 1x optical sensor (TFT (Thin)
A liquid crystal shutter array (TFT (integrated with dynamic circuit) 3) is disposed at the bottom thereof, and a light source 4 for supplying light is provided to sandwich them. Further, a clock signal generation circuit 10 for controlling the equal-magnification sensor and the liquid crystal shutter array, and a reading circuit 9 for the equal-magnification sensor are arranged on the side of the unit. The circuits of the equal-magnification sensor 2 and the liquid crystal shutter array 3 are constructed in such a way that they can be shared as much as possible.

たとえば、制御用のクロック信号はその代表的なもので
ある。ライン型の液晶シャッターアレイ3に用いられる
岨動回路としては,スタティックシフトレジスタとダイ
ナミックシフトレジスタとに分けられる.スタティック
シフトレジスタはクロック電源電圧およびクロック信号
のなまりに対しての安定度は高い。しかしながら,回路
構戊が複雑になりやすく使用するトランジスタ数も多い
For example, a typical example is a control clock signal. The driving circuits used in the line-type liquid crystal shutter array 3 can be divided into static shift registers and dynamic shift registers. Static shift registers have high stability against clock power supply voltage and clock signal distortion. However, the circuit structure tends to be complicated and the number of transistors used is large.

これに対してダイナミックシフトレジスタは少数のトラ
ンジスタで構或できる。
In contrast, a dynamic shift register can be constructed with a small number of transistors.

第2図は、請求項lで使用される駆動回路の構成を示す
図で、図中、2lは液晶対向電極、22は液晶電極、2
3はアナログスイッチ(PchT F ’I” )であ
る.主に構成は駆動用のシフトレジスタと液晶シャッタ
ーに電荷を供給するアナログスイッチからなる。そして
、液晶は交流駆動であるため、アナログスイッチに供給
する電源は交流電圧であり,液晶の対抗電極に加わる電
位と極性は逆で、かつ、位相は1. 8 0度ずれてい
る。
FIG. 2 is a diagram showing the configuration of a drive circuit used in claim 1, in which 2l is a liquid crystal counter electrode, 22 is a liquid crystal electrode, 2
3 is an analog switch (PchT F 'I'').It mainly consists of a shift register for driving and an analog switch that supplies charge to the liquid crystal shutter.And since the liquid crystal is driven by AC, it is necessary to supply electric charge to the analog switch. The power source for this is an alternating current voltage, which has the opposite polarity and 1.80 degree phase difference from the potential applied to the opposing electrode of the liquid crystal.

第3図は、この構成に使用される廓動回路でスタティッ
クシフトレジスタとダイナミックシフトレジスタの回路
図を示す.図(a)はダイナミックシフトレジスタ、図
(b)はスタティックシフトレジスタである。ここでは
[ (.)に基づきダイナミックシフトレジスタの動作
原理について述べる.CMOSインバーター2段により
lbitを構成する。2つのCMOSインバーターのう
ち、図中Aで示すものは2相クロックにより動作するク
ロック同期型で、図中Bで示すものはクロックに影響さ
れないインバーターとなっている.第4図は、ダイナミ
ックシフトレジスタをTPTで構成したレイアウトを示
す.図の下部がクロック同期型のCMOSインバーター
の部分で,上部がCMOSインバーターとなっている.
第5図(a)は、ダイナミックシフトレジスタの動作を
3bitを使って説明する図である。シフトレジスター
はクロックΦで動作するbitが交互に並べられる.こ
こでは、bitl,bit3がクロックΦで動作し.b
it2がクロックΦで動作する。各bitの出力Bl,
B2,B3はセンサ読みだし信号となる。第5図(b)
はスタティックシフトレジスタの場合である。
Figure 3 shows a circuit diagram of a static shift register and a dynamic shift register as rotating circuits used in this configuration. Figure (a) shows a dynamic shift register, and figure (b) shows a static shift register. Here, we will discuss the operating principle of a dynamic shift register based on [ (.). lbit is configured by two stages of CMOS inverters. Of the two CMOS inverters, the one marked A in the figure is a clock synchronous type that operates with a two-phase clock, and the one marked B in the figure is an inverter that is not affected by the clock. Figure 4 shows a layout in which a dynamic shift register is constructed using TPT. The lower part of the figure is the clock synchronous CMOS inverter, and the upper part is the CMOS inverter.
FIG. 5(a) is a diagram explaining the operation of the dynamic shift register using 3 bits. In the shift register, bits operated by the clock Φ are arranged alternately. Here, bitl and bit3 operate with clock Φ. b
it2 operates with clock Φ. Output Bl of each bit,
B2 and B3 become sensor read signals. Figure 5(b)
is the case of a static shift register.

第6図は、第5図(.)に示したダイナミックレジスタ
の動作のタイムチャートを示す.まず時間Aでセンサ読
みだし開始の信号を入力する.この時点で,クロックΦ
=’H′となりbitl、bit3は非動作、bit2
が動作となり、B2に読みだし信号が現われる。時間C
では、Aと同様な動作状況となり、B3に読みだし信珍
があらわれる。
FIG. 6 shows a time chart of the operation of the dynamic register shown in FIG. 5(.). First, at time A, input the signal to start sensor reading. At this point, the clock Φ
= 'H', bitl, bit3 is inactive, bit2
is activated, and a read signal appears on B2. time C
In this case, the operating situation is the same as in A, and the readout Shinchin appears in B3.

第7図は、本発明の請求項1の液晶シャッターアレイの
断面構造を示す図で、図中、31は光,32.43は偏
光板、33.38はITO、34,42は石英基板、3
5は配向膜、36はフェロエレクトリック( F er
ro electric)液晶、37はAQ、39はP
+拡散層.40はゲート、41はPchアナログスイッ
チである。アナログスイッチ41から液晶電極36には
AQ、ITOを介してつながっており,対抗電極はその
上部に形成されている。液晶シャッターアレイに必要な
偏向板43は,ガラス基板の上面に形或されている。
FIG. 7 is a diagram showing a cross-sectional structure of a liquid crystal shutter array according to claim 1 of the present invention, in which 31 is light, 32.43 is a polarizing plate, 33.38 is ITO, 34 and 42 are quartz substrates, 3
5 is an alignment film, 36 is a ferroelectric (Fer)
ro electric) LCD, 37 is AQ, 39 is P
+ Diffusion layer. 40 is a gate, and 41 is a Pch analog switch. The analog switch 41 is connected to the liquid crystal electrode 36 via AQ and ITO, and a counter electrode is formed above it. A deflection plate 43 necessary for the liquid crystal shutter array is formed on the upper surface of the glass substrate.

ここで,請求項1,2において従来例との比較を行うた
めに,第8図に等倍センサと液晶シャッターアレイとを
一体にした従来のユニット構造を示す.図中、52は完
全密着等倍センサ、53は液晶シャッターアレイ、54
はXsランプ、55は蛍光ランプ、56は1!源回路、
57は制御回路,58は同期回路(制御回路),59は
読み取り回路、60はクロツク信号発生回路である。こ
の図によれば,先の第l図に示した本発明ユニット構造
が格段に小さくなっていることが分かる。
Here, in order to compare claims 1 and 2 with conventional examples, FIG. 8 shows a conventional unit structure in which a 1-size sensor and a liquid crystal shutter array are integrated. In the figure, 52 is a full-contact 1-magnification sensor, 53 is a liquid crystal shutter array, and 54
is an Xs lamp, 55 is a fluorescent lamp, and 56 is 1! source circuit,
57 is a control circuit, 58 is a synchronization circuit (control circuit), 59 is a reading circuit, and 60 is a clock signal generation circuit. According to this figure, it can be seen that the unit structure of the present invention shown in FIG. 1 above is much smaller.

第9図(a).(b)は、本発明の請求項1に対する従
来例との比較を示す図で,図(a)はエンハンスメント
/エンシンスメント(E/E)インバーター、図(b)
は、CMOSインバーターを示す。
Figure 9(a). (b) is a diagram showing a comparison of claim 1 of the present invention with a conventional example, where (a) is an enhancement/enhancement (E/E) inverter;
indicates a CMOS inverter.

第10図(a),(b)は,第9図のインバーター回路
の応答特性を示す図である。図(a)は入力電圧波形を
示し、図(b)は出力電圧波形を示している。また、以
下に示す第l表は、E/Eインバーターの負荷側のW/
Lを変更した例と最適値を示し、第2表はE/Eインバ
ーターの廓動側のW/Lを変更した例とCMOSインバ
ーターの特性を示してある. (以下余白) 上記第9図,第10図、第1表,第2表には,インバー
ターをPchのエンハンスメント・エンハンスメント型
のインバーターで構成した場合のインバーターの一段辺
りの応答速度が示してあり,また,同様にそのときの消
費電流、匪動電圧を示してある.比較として本発明に使
用するCMOSインバーターの特性を表記しておくが、
このように、Nchのエンハンスメント・エンハンスメ
ント型のインバーターは,応答速度をCMOSインバー
ターは同じ性能にするためには,供給電圧,消費電流は
性能劣化を我慢するしかない。また、CMOS比べて.
E/Eインバーターは、高い供給電圧( VD+1− 
Vss435V )が必要t’ カツ’lN 費電流も
6桁大きい(2.4X10″″3W).第11図(a)
,(b)は、請求項1で本発明で使用されるTPTの構
造図を示す.図(a)は平面図,図(b)は図(a)の
n−n断面図である.図中、61はゲート電極、62は
ソース電極、63はドレイン電極,64はコンタクト,
65はゲート電[i (Poly Si) . 6 6
はゲート酸化膜?SiOi)、67は活性層(Poly
 Si) . 68は層間絶縁膜(SiO■)、69は
メタル、70はP.N拡#IIM,71は石英基板であ
る.羞一一果 以上の説明から明らかなように、本発明によると以下の
ような効果がある. (1)請求項1の液晶シャッターアレイの基板上に邸動
回路一体型で形成できるので、液晶シャッターアレイの
ユニットサイズが小さくでき、かつ、インバーターにC
MOSが使用できるため低消費電力、低駆動電圧が達成
できる。さらに、暇動回路をCMOS構成にすることに
より、従来のNchの駆動回路に比べて、高速でかつ消
費電力の少ない回路が構成でき、高速書き込み,高信頼
性を得ることが出来る。またE/Dインバーターに良く
見られる高電圧翻動がCMOSを採用することにより高
信頼性が得られる.(2)請求項2の等倍型センサと液
晶シャッターアレイの光源を一体化することにより、画
像入出力装置としてのユニットサイズが小さくなり、コ
ンパクト化が進んだ.
FIGS. 10(a) and 10(b) are diagrams showing the response characteristics of the inverter circuit of FIG. 9. Figure (a) shows the input voltage waveform, and Figure (b) shows the output voltage waveform. In addition, Table I shown below shows the W/W/E inverter load side.
Examples of changing L and the optimum values are shown, and Table 2 shows examples of changing W/L on the moving side of an E/E inverter and the characteristics of a CMOS inverter. (Left below) Figures 9 and 10, Tables 1 and 2 above show the response speed of each stage of the inverter when the inverter is configured with a Pch enhancement/enhancement type inverter. Also, the current consumption and inverting voltage at that time are similarly shown. For comparison, the characteristics of the CMOS inverter used in the present invention are listed below.
In this way, in order to achieve the same response speed as a CMOS inverter, the Nch enhancement-enhancement type inverter has no choice but to endure performance deterioration in supply voltage and current consumption. Also, compared to CMOS.
The E/E inverter has a high supply voltage (VD+1-
Vss435V) is required, and the current consumption is 6 orders of magnitude larger (2.4X10''3W). Figure 11(a)
, (b) shows a structural diagram of TPT used in the present invention in claim 1. Figure (a) is a plan view, and figure (b) is a sectional view taken along line nn in figure (a). In the figure, 61 is a gate electrode, 62 is a source electrode, 63 is a drain electrode, 64 is a contact,
65 is a gate electrode [i (PolySi) . 6 6
Is it the gate oxide film? 67 is an active layer (Poly
Si). 68 is an interlayer insulating film (SiO■), 69 is a metal, and 70 is a P.I. N-enlarged #IIM, 71 is a quartz substrate. As is clear from the above explanation, the present invention has the following effects. (1) Since the driving circuit can be integrally formed on the substrate of the liquid crystal shutter array according to claim 1, the unit size of the liquid crystal shutter array can be reduced, and the inverter can
Since MOS can be used, low power consumption and low drive voltage can be achieved. Furthermore, by adopting a CMOS configuration for the idle circuit, it is possible to configure a circuit that is faster and consumes less power than a conventional Nch drive circuit, and high-speed writing and high reliability can be achieved. In addition, high reliability can be achieved by using CMOS to eliminate high voltage fluctuations that are often seen in E/D inverters. (2) By integrating the same-magnification type sensor of claim 2 and the light source of the liquid crystal shutter array, the unit size as an image input/output device is reduced, and compactness has progressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は,本発明による画像入力装置の一実施例を説明
するための構成図、第2図は、請求項1で使用される廃
動回路を示す図、第3図(a),(b)は、シフトレジ
スタを示す図、第4図は、ダイナミックシフトレジスタ
をTPTで構成した例を示す図,第5図(a),(b)
は,シフトレジスタの動作をビットを使用して説明する
ための図、第6図は,第5図に示すダイナミックシフト
レジスタのタイムチャートを示す図、第7図は、請求項
1の液晶シャッターアレイの断面構造図,第8図は、等
倍センサと液晶シャッターアレイとを一体化した従来例
を示す図、第9図(a),(b)は、インバーター回路
を示す図、第10図(a),(b)は、インバーター回
路の応答特性を示す図、第11図(a),(b)は、請
求項1で使用されるTPTの構造図を示す. 1・・・読み取り原稿、2・・・完全密着等倍型センサ
、3・・・液晶シャッターアレイ、4・・・光源、5・
・・光導電性ドラム、 6・・・電源回路、 7・・・制御回路、 8・・・ タイミング同期回路、 9・・・等倍センサ読み取り回 路、 10・・・クロック信号発生回路.
FIG. 1 is a block diagram for explaining one embodiment of an image input device according to the present invention, FIG. 2 is a diagram showing a decommissioning circuit used in claim 1, and FIGS. b) is a diagram showing a shift register, FIG. 4 is a diagram showing an example of a dynamic shift register configured with TPT, and FIGS. 5(a) and (b)
is a diagram for explaining the operation of the shift register using bits, FIG. 6 is a diagram showing a time chart of the dynamic shift register shown in FIG. 5, and FIG. 7 is a diagram for explaining the operation of the shift register using bits. FIG. 8 is a diagram showing a conventional example in which a 1-size sensor and a liquid crystal shutter array are integrated, FIG. 9(a) and (b) are diagrams showing an inverter circuit, and FIG. 10 ( 11(a) and 11(b) are diagrams showing the response characteristics of the inverter circuit, and FIGS. 11(a) and 11(b) are structural diagrams of the TPT used in claim 1. DESCRIPTION OF SYMBOLS 1... Original document to be read, 2... Full contact 1x sensor, 3... Liquid crystal shutter array, 4... Light source, 5...
...Photoconductive drum, 6.. Power supply circuit, 7.. Control circuit, 8.. Timing synchronization circuit, 9.. Same size sensor reading circuit, 10.. Clock signal generation circuit.

Claims (1)

【特許請求の範囲】 1、等倍型の液晶シャッターアレイにおいて、液晶シャ
ッターアレイを制御するスイッチおよびシフトレジスタ
による駆動回路を基板上に形成し、該駆動回路に形成さ
れるインバーターがCMOSより成ることを特徴とする
画像入出力装置。 2、等倍型の液晶シャッターアレイと等倍型のイメージ
センサにおいて、供給用の光源を共有することを特徴と
する画像入出力装置。
[Scope of Claims] 1. In a same-size liquid crystal shutter array, a drive circuit including a switch and a shift register for controlling the liquid crystal shutter array is formed on a substrate, and an inverter formed in the drive circuit is made of CMOS. An image input/output device characterized by: 2. An image input/output device characterized in that a same-size liquid crystal shutter array and a same-size image sensor share a supply light source.
JP24130389A 1989-09-18 1989-09-18 Image input and output device Pending JPH03102320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24130389A JPH03102320A (en) 1989-09-18 1989-09-18 Image input and output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24130389A JPH03102320A (en) 1989-09-18 1989-09-18 Image input and output device

Publications (1)

Publication Number Publication Date
JPH03102320A true JPH03102320A (en) 1991-04-26

Family

ID=17072277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24130389A Pending JPH03102320A (en) 1989-09-18 1989-09-18 Image input and output device

Country Status (1)

Country Link
JP (1) JPH03102320A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585817A (en) * 1992-05-20 1996-12-17 Sharp Kabushiki Kaisha Apparatus and a method for inputting/outputting an image

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585817A (en) * 1992-05-20 1996-12-17 Sharp Kabushiki Kaisha Apparatus and a method for inputting/outputting an image

Similar Documents

Publication Publication Date Title
TW444147B (en) Electro-optical apparatus and electro device
KR100283346B1 (en) Display device and driving method
TW522352B (en) Liquid crystal display device
US5712652A (en) Liquid crystal display device
JP3858486B2 (en) Shift register circuit, electro-optical device and electronic apparatus
TW521172B (en) Driving circuit for electro-optical device, electro-optical device, and electronic apparatus
JP5019859B2 (en) Liquid crystal device and electronic device
JP3900714B2 (en) Electro-optical device and electronic apparatus
TWI228610B (en) Flat panel display unit
JP3589005B2 (en) Electro-optical devices and electronic equipment
KR100648141B1 (en) Display device and drive method thereof
US20120026148A1 (en) Active matrix type display device and electronic device using the same
JP3635972B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
TW449732B (en) Image display device
JP3663943B2 (en) Electro-optical device and electronic apparatus
JPH03102320A (en) Image input and output device
JP2003177717A (en) Display device
JP4058847B2 (en) Electro-optical device drive circuit, electro-optical device, and projection display device
JP2000304796A (en) Method for inspecting substrate for electro-optical device, substrate for electro-optical device, electro- optical device, electronic equipment
JPH0451835B2 (en)
JP3674273B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
TW200407834A (en) Optoelectronic device, manufacturing method of optoelectronic device, and electronic machine
JP3633255B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2001188520A (en) Opto-electric device, drive circuit of the device and electronic equipment