JPH03101387A - 映像信号ａ／ｄ変換装置 - Google Patents
映像信号ａ／ｄ変換装置Info
- Publication number
- JPH03101387A JPH03101387A JP23765890A JP23765890A JPH03101387A JP H03101387 A JPH03101387 A JP H03101387A JP 23765890 A JP23765890 A JP 23765890A JP 23765890 A JP23765890 A JP 23765890A JP H03101387 A JPH03101387 A JP H03101387A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- voltage
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、小型テレビジョン受像機における映像信号Ａ
／Ｄ変換装置に関する。
／Ｄ変換装置に関する。
［従来技術とその問題点］
従来、小型液晶テレビジョン受像機においては、映像増
幅回路から出力される映像信号をＡ／Ｄ変換装置により
４ビツトのデジタル信号に変換し、このデジタル信号に
より液晶表示パネルを表示駆動するようにしている。上
記のように４ビツトのデジタル信号を用いた場合には、
１６階調の画像を表示することができる。しかし、４ビ
ツトのデジタル信号で液晶表示パネルを駆動するには、
信号電極側のシフトレジスタ及び駆動回路を各段４ビッ
ト構成にしなけらばならず、全体ではかなりのビット数
になり、回路構成が非常に複雑になる。
幅回路から出力される映像信号をＡ／Ｄ変換装置により
４ビツトのデジタル信号に変換し、このデジタル信号に
より液晶表示パネルを表示駆動するようにしている。上
記のように４ビツトのデジタル信号を用いた場合には、
１６階調の画像を表示することができる。しかし、４ビ
ツトのデジタル信号で液晶表示パネルを駆動するには、
信号電極側のシフトレジスタ及び駆動回路を各段４ビッ
ト構成にしなけらばならず、全体ではかなりのビット数
になり、回路構成が非常に複雑になる。
このような問題を解決するためには、表示駆動信号を１
ビット減らし、３ビツトとして液晶表示パネルを駆動す
ることが考えられる。しかし、表示駆動信号を３ビツト
に減らすと階調数も半分に減少し、木目こまがい中間色
を充分にできな（なる。このため最近では第３図に示す
ように４ビットＡ／Ｄ変換回路１から出力される４ビツ
トのデジタル信号を３ビツト＋１回路２を介して３ビツ
トのデジタル信号に変換し、３ビツトの信号で４ビツト
の場合と同等の階調数が得られるようにしている。以下
、その詳細について説明する。第３図において、３は基
準電圧作成回路で、電源電圧を直列接続した抵抗ｒ１〜
ｒ１６で分圧し、各分圧電圧を基準電圧としてＡ／Ｄ変
換回路１に供給している。このＡ／Ｄ変換回路１は、入
力端子Ｉｎに入力されているテレビ映像信号を４ビツト
のデジタル信号Ｘ１〜Ｘ４に変換し、３ビツト＋１回路
２へ出力する。この３ビツト＋１回路２は、ナンド回路
１１，１２，１３、インバータ１４、ノア回路１５、イ
クスクルーシブノア回路（以下ＥＸノア回路と略称する
）１６．１７、インクスフルーシブオア回路（以下ＥＸ
オア回路と略称する）１８及び１７２分周器１９からな
っている。そして、Ａ／Ｄ変換回路１から送られてくる
４ビツトのデータＸ１〜Ｘ４のうち、Ｘｌはナンド回路
１１及びＥＸノア回路１６、Ｘ２はナンド回路１１．１
２及びＥＸオア回路１８、Ｘ３はナンド回路１１、イン
バータ１４及びＥＸノア回路１７、Ｘ４はナンド回路１
３に入力される。このナンド回路１３には、更にナンド
回路１１の出力及び同期制御回路（図示せず）から１水
平周期毎に出力されるタイミング信号φＮ１が１／２分
周器１９を介して入力され、その出力信号はＥＸノア回
路１７に入力される。また、上記ナンド回路１３の出力
は、インバータ１４の出力と共にノア回路１５を介して
ＥＸオア回路１８及びナンド回路１２に入力される。更
に、このナンド回路１２の出力は％ＥＸノア回路１６に
入力される。
ビット減らし、３ビツトとして液晶表示パネルを駆動す
ることが考えられる。しかし、表示駆動信号を３ビツト
に減らすと階調数も半分に減少し、木目こまがい中間色
を充分にできな（なる。このため最近では第３図に示す
ように４ビットＡ／Ｄ変換回路１から出力される４ビツ
トのデジタル信号を３ビツト＋１回路２を介して３ビツ
トのデジタル信号に変換し、３ビツトの信号で４ビツト
の場合と同等の階調数が得られるようにしている。以下
、その詳細について説明する。第３図において、３は基
準電圧作成回路で、電源電圧を直列接続した抵抗ｒ１〜
ｒ１６で分圧し、各分圧電圧を基準電圧としてＡ／Ｄ変
換回路１に供給している。このＡ／Ｄ変換回路１は、入
力端子Ｉｎに入力されているテレビ映像信号を４ビツト
のデジタル信号Ｘ１〜Ｘ４に変換し、３ビツト＋１回路
２へ出力する。この３ビツト＋１回路２は、ナンド回路
１１，１２，１３、インバータ１４、ノア回路１５、イ
クスクルーシブノア回路（以下ＥＸノア回路と略称する
）１６．１７、インクスフルーシブオア回路（以下ＥＸ
オア回路と略称する）１８及び１７２分周器１９からな
っている。そして、Ａ／Ｄ変換回路１から送られてくる
４ビツトのデータＸ１〜Ｘ４のうち、Ｘｌはナンド回路
１１及びＥＸノア回路１６、Ｘ２はナンド回路１１．１
２及びＥＸオア回路１８、Ｘ３はナンド回路１１、イン
バータ１４及びＥＸノア回路１７、Ｘ４はナンド回路１
３に入力される。このナンド回路１３には、更にナンド
回路１１の出力及び同期制御回路（図示せず）から１水
平周期毎に出力されるタイミング信号φＮ１が１／２分
周器１９を介して入力され、その出力信号はＥＸノア回
路１７に入力される。また、上記ナンド回路１３の出力
は、インバータ１４の出力と共にノア回路１５を介して
ＥＸオア回路１８及びナンド回路１２に入力される。更
に、このナンド回路１２の出力は％ＥＸノア回路１６に
入力される。
そして、上記ＥＸノア回路１６、ＥＸオア回路１８、Ｅ
Ｘノア回路１７の出力が３ビツト＋１回路２の出力とし
て３ビツトのレジスタ４へ送られる。このレジスタ４は
、３ビツト＋１回路２の出力データをクロックパルスｃ
ｋに同期してラッチし、３ビツトのデータＤ１〜Ｄ３と
してセグメント側シフトレジスタ（図示せず）へ出力す
る。
Ｘノア回路１７の出力が３ビツト＋１回路２の出力とし
て３ビツトのレジスタ４へ送られる。このレジスタ４は
、３ビツト＋１回路２の出力データをクロックパルスｃ
ｋに同期してラッチし、３ビツトのデータＤ１〜Ｄ３と
してセグメント側シフトレジスタ（図示せず）へ出力す
る。
上記の構成において、１水平周期毎に発生するタイミン
グ信号φＮ１は、１／２分周器１９により１／２分周さ
れ、１水平周期毎に“Ｏ”と“１”が交互に反転する信
号、例えば１バツクプレ一ト期間の前半が０”、後半が
“１”に変化する信号となる。この１７２分周器１９の
出力信号が“Ｏ”の場合と、“１”の場合とで異なりた
データＤ１〜Ｄ３が出力される。すなわち、１／２分周
器１９の出力が“０”の場合には、入力データＸ４がナ
ンド回路１３で阻止され、入力データＸ１〜Ｘ３がデー
タＤｉ〜Ｄ３として出力され、これが１水平走査期間の
表示に使用される。そして、次の１水平走査期間におい
て１７２分周器１９の出力信号が”１”レベルになると
、入力データの最下位ビットＸ４に応じてナンド回路１
３の出力が変化し、最下位ビットＸ４が“０”の時は上
位３ビツトがそのままＤ１〜Ｄ３として、また、最下位
ビットＸ４が“１”のときは上位３ビツトに「１」が加
算されてＤ１〜Ｄ３として出力される。
グ信号φＮ１は、１／２分周器１９により１／２分周さ
れ、１水平周期毎に“Ｏ”と“１”が交互に反転する信
号、例えば１バツクプレ一ト期間の前半が０”、後半が
“１”に変化する信号となる。この１７２分周器１９の
出力信号が“Ｏ”の場合と、“１”の場合とで異なりた
データＤ１〜Ｄ３が出力される。すなわち、１／２分周
器１９の出力が“０”の場合には、入力データＸ４がナ
ンド回路１３で阻止され、入力データＸ１〜Ｘ３がデー
タＤｉ〜Ｄ３として出力され、これが１水平走査期間の
表示に使用される。そして、次の１水平走査期間におい
て１７２分周器１９の出力信号が”１”レベルになると
、入力データの最下位ビットＸ４に応じてナンド回路１
３の出力が変化し、最下位ビットＸ４が“０”の時は上
位３ビツトがそのままＤ１〜Ｄ３として、また、最下位
ビットＸ４が“１”のときは上位３ビツトに「１」が加
算されてＤ１〜Ｄ３として出力される。
上記のようにして、１／２分周器１９から出力される信
号のレベル及び入力データの最下位ビットＸ４に応じて
、入力データＸ１〜Ｘ３がそのまま、あるいは「＋１」
されて３ビツト＋１回路２から出力される。そして、こ
の３ビツト＋１回路２から出力される３ビツトのデータ
Ｄ１〜Ｄ３に基づいて階調信号が作成されるが、１バツ
クブレ一ト期間の前半と後半とを合せて１つの階調レベ
ルが決定されるので、データが３ビツトであっても、１
６種の階調制御を行なうことができる。
号のレベル及び入力データの最下位ビットＸ４に応じて
、入力データＸ１〜Ｘ３がそのまま、あるいは「＋１」
されて３ビツト＋１回路２から出力される。そして、こ
の３ビツト＋１回路２から出力される３ビツトのデータ
Ｄ１〜Ｄ３に基づいて階調信号が作成されるが、１バツ
クブレ一ト期間の前半と後半とを合せて１つの階調レベ
ルが決定されるので、データが３ビツトであっても、１
６種の階調制御を行なうことができる。
上記のようにして３ビツトのデータＤ１〜Ｄ３により、
表示品質を劣化することなく液晶表示パネルを表示駆動
でき、表示駆動回路を簡易化し得るものであるが、従来
では４ビツトのＡ／Ｄ変換回路が必要であり、また、３
ビツト＋１回路も第３図に示すような複雑な回路構成が
必要であった。
表示品質を劣化することなく液晶表示パネルを表示駆動
でき、表示駆動回路を簡易化し得るものであるが、従来
では４ビツトのＡ／Ｄ変換回路が必要であり、また、３
ビツト＋１回路も第３図に示すような複雑な回路構成が
必要であった。
［発明の目的］
本発明は上記の事情に鑑みてなされたもので、簡単な回
路構成で、「＋１」された３ビツトデータと同様のデー
タを作成し得る映像信号Ａ／Ｄ変換装置を提供すること
を目的とする。
路構成で、「＋１」された３ビツトデータと同様のデー
タを作成し得る映像信号Ａ／Ｄ変換装置を提供すること
を目的とする。
［発明の要点］
本発明は、３ビツトのＡ／Ｄ変換回路を使用し、このＡ
／Ｄ変換回路の基準電圧を所定周期毎に最少基準電圧範
囲のみ変化させることにより、「＋１」された３とット
データと同様のデータが得られるようにしたものである
。
／Ｄ変換回路の基準電圧を所定周期毎に最少基準電圧範
囲のみ変化させることにより、「＋１」された３とット
データと同様のデータが得られるようにしたものである
。
［発明の実施例］
以下、図面を参照して本発明の一実施例を説明する。第
１図において２１は１／２分周器で、同期制御回路（図
示せず）から１水平周期毎に送られてくるタイミング信
号φＮ１を１７２分周し、バッファ２２へ出力する。こ
のバッファ２２は、１／２分周器２１から信号をインピ
ーダンス変換して出力し、その出力信号Ａを抵抗Ｒ１を
介してＮＰＮ型トランジスタ２３のベースに入力すると
共に、抵抗Ｒ２を介してＰＮＰ型トランジスタ２４のベ
ースに入力する。また、トランジスタ２３．２４のベー
スは、それぞれ抵抗Ｒ３゜Ｒ５を介してＶｃｃ電源に接
続されると共に抵抗Ｒ４，Ｒ６を介して接地される。更
に、上記トランジスタ２３のコレクタはＶｃｃ電源に接
続され、トランジスタ２４のコレクタは接地される。
１図において２１は１／２分周器で、同期制御回路（図
示せず）から１水平周期毎に送られてくるタイミング信
号φＮ１を１７２分周し、バッファ２２へ出力する。こ
のバッファ２２は、１／２分周器２１から信号をインピ
ーダンス変換して出力し、その出力信号Ａを抵抗Ｒ１を
介してＮＰＮ型トランジスタ２３のベースに入力すると
共に、抵抗Ｒ２を介してＰＮＰ型トランジスタ２４のベ
ースに入力する。また、トランジスタ２３．２４のベー
スは、それぞれ抵抗Ｒ３゜Ｒ５を介してＶｃｃ電源に接
続されると共に抵抗Ｒ４，Ｒ６を介して接地される。更
に、上記トランジスタ２３のコレクタはＶｃｃ電源に接
続され、トランジスタ２４のコレクタは接地される。
そして、トランジスタ２３．２４のエミッタ間に、基準
電圧作成用の分割抵抗ｒ１〜ｒ８（ｒｌ＝ｒ２＝・・・
＝ｒ８）が直列に接続され、各分割電圧が基準電圧Ｒｅ
ｌ〜Ｒｅ７として３ビツトのＡ／Ｄ変換回路２５に供給
される。また、このＡ／Ｄ変換回路２５の入力端子Ｉｎ
には、映像増幅回路（図示せず）から送られて（る映像
信号が入力される。このＡ／Ｄ変換回路２５は、映像信
号と基準電圧Ｒｅｌ〜Ｒｅ７どの比較によってＡ／Ｄ変
換を行ない、３ビツトのデータＸ１〜Ｘ３を出力する。
電圧作成用の分割抵抗ｒ１〜ｒ８（ｒｌ＝ｒ２＝・・・
＝ｒ８）が直列に接続され、各分割電圧が基準電圧Ｒｅ
ｌ〜Ｒｅ７として３ビツトのＡ／Ｄ変換回路２５に供給
される。また、このＡ／Ｄ変換回路２５の入力端子Ｉｎ
には、映像増幅回路（図示せず）から送られて（る映像
信号が入力される。このＡ／Ｄ変換回路２５は、映像信
号と基準電圧Ｒｅｌ〜Ｒｅ７どの比較によってＡ／Ｄ変
換を行ない、３ビツトのデータＸ１〜Ｘ３を出力する。
このデータｘ１〜Ｘ３がクロックパルスφに同期して３
ビツトのレジスタ２６に読込まれ、データＤ１〜Ｄ３と
して出力される。
ビツトのレジスタ２６に読込まれ、データＤ１〜Ｄ３と
して出力される。
次に上記実施例の動作を第２図に示すタイミングチャー
トを参照して説明する。１／２分周器２１は、第２図に
示すようにタイミング信号φＮ１を１／２分周し、バッ
ファ２２より１水平周期毎に反転する信号Ａを出力する
。この信号Ａは、電源電圧Ｖｃｃと接地電位Ｖｓｓとの
間で振幅しているが、抵抗Ｒ１，Ｒ３，Ｒ４及び抵抗Ｒ
２，Ｒ５，Ｒ６によりＡ／Ｄ変換するための適正電位に
変換され、これがトランジスタ２３゜２４を介してＶＯ
，Ｖｌの電圧となる。この電圧ｖｏ、ｖｉは例えば１水
平周期毎に同相で振幅し、その波高値ｖ ｐ−ｐが同一
になるようにする。
トを参照して説明する。１／２分周器２１は、第２図に
示すようにタイミング信号φＮ１を１／２分周し、バッ
ファ２２より１水平周期毎に反転する信号Ａを出力する
。この信号Ａは、電源電圧Ｖｃｃと接地電位Ｖｓｓとの
間で振幅しているが、抵抗Ｒ１，Ｒ３，Ｒ４及び抵抗Ｒ
２，Ｒ５，Ｒ６によりＡ／Ｄ変換するための適正電位に
変換され、これがトランジスタ２３゜２４を介してＶＯ
，Ｖｌの電圧となる。この電圧ｖｏ、ｖｉは例えば１水
平周期毎に同相で振幅し、その波高値ｖ ｐ−ｐが同一
になるようにする。
そして、上記電圧ＶＯ，Ｖｌの波高値ｖ ｐ−ｐがｒＶ
Ｐ−Ｐ ＝ＶＯ−Ｖ １／１６Ｊとなるように予め抵抗
Ｒ１〜Ｒ６の値を決定する。この場合、Ａ／Ｄ変換回路
２５に供給される基準電圧Ｒｅ１〜Ｒｅ７は、第２図に
示すように■０電圧とｖ１電圧との間で均等に分圧され
た電圧となる。
Ｐ−Ｐ ＝ＶＯ−Ｖ １／１６Ｊとなるように予め抵抗
Ｒ１〜Ｒ６の値を決定する。この場合、Ａ／Ｄ変換回路
２５に供給される基準電圧Ｒｅ１〜Ｒｅ７は、第２図に
示すように■０電圧とｖ１電圧との間で均等に分圧され
た電圧となる。
従って、バッファ２２の出力信号Ａが１水平周期毎に反
転すると、ｖＯ電圧とｖ１電圧がｒｖｏ−Ｖ１／１６Ｊ
だけ変化し、すなわち、第２図に示すように信号Ａがハ
イレベルとなるａ区間ではＶＯ及びＶｌ電圧がｒＶｏ−
Ｖｌ／１６Ｊだけ高（、信号Ａがローレベルとなるｂ区
間では■０及びＶｌ電圧がａ区間よりｒＶＯ−Ｖ１／１
６Ｊだけ低（なり、それに応じて基準電圧Ｒｅｌ〜Ｒｅ
７も同じレベル変化する。
転すると、ｖＯ電圧とｖ１電圧がｒｖｏ−Ｖ１／１６Ｊ
だけ変化し、すなわち、第２図に示すように信号Ａがハ
イレベルとなるａ区間ではＶＯ及びＶｌ電圧がｒＶｏ−
Ｖｌ／１６Ｊだけ高（、信号Ａがローレベルとなるｂ区
間では■０及びＶｌ電圧がａ区間よりｒＶＯ−Ｖ１／１
６Ｊだけ低（なり、それに応じて基準電圧Ｒｅｌ〜Ｒｅ
７も同じレベル変化する。
今、例えばＡ／Ｄ変換回路２５に入力される映像信号が
第２図に示すようにＳレベルの直流であったとすると、
Ａ／Ｄ変換回路２５はａ区間では３階調のデータを出力
し、ｂ区間では４階調のデータを出力する。また、映像
信号がその他のレベルであっても同様の動作が行なわれ
、ａ区間とｂ区間で異なったレベルの階調信号がＡ／Ｄ
変換回路２５から出力される。従って、２水平期間＝１
走査期間であれば３ビツト＋１回路と同等の動作が行な
われる。また、ｌ水平期間＝１走査期間の場合は、バッ
ファ２２から出力信号Ａを１フレーム毎に反転すればよ
い。
第２図に示すようにＳレベルの直流であったとすると、
Ａ／Ｄ変換回路２５はａ区間では３階調のデータを出力
し、ｂ区間では４階調のデータを出力する。また、映像
信号がその他のレベルであっても同様の動作が行なわれ
、ａ区間とｂ区間で異なったレベルの階調信号がＡ／Ｄ
変換回路２５から出力される。従って、２水平期間＝１
走査期間であれば３ビツト＋１回路と同等の動作が行な
われる。また、ｌ水平期間＝１走査期間の場合は、バッ
ファ２２から出力信号Ａを１フレーム毎に反転すればよ
い。
なお、上記実施例では、３ビツトのＡ／Ｄ変換回路を例
にとって説明したが、他のビット数でも同様に実施でき
る。
にとって説明したが、他のビット数でも同様に実施でき
る。
［発明の効果］
以上詳記したように本発明によれば、３ビツトのＡ／Ｄ
変換回路を使用し、このＡ／Ｄ変換回路の基準電圧を所
定周期毎に最少基準電圧範囲だけ変化させるようにした
ので、４ビツトのＡ／Ｄ変換回路を使用することなく、
非常に簡単な回路構成で「＋１」された３ビツトデータ
と同様のデータを作成することができる。
変換回路を使用し、このＡ／Ｄ変換回路の基準電圧を所
定周期毎に最少基準電圧範囲だけ変化させるようにした
ので、４ビツトのＡ／Ｄ変換回路を使用することなく、
非常に簡単な回路構成で「＋１」された３ビツトデータ
と同様のデータを作成することができる。
第１図は本発明の一実施例による映像信号Ａ／Ｄ変換装
置を示す回路構成図、第２図は同実施例の動作を説明す
るためのタイミングチャート、第３図は従来の映像信号
Ａ／Ｄ変換装置を示す回路構成図である。 ２１・・・１７２分周器、２２・・・バッファ、２３゜
２４・・・トランジスタ、２５・・・Ａ／Ｄ変換回路、
２６・・・レジスタ。
置を示す回路構成図、第２図は同実施例の動作を説明す
るためのタイミングチャート、第３図は従来の映像信号
Ａ／Ｄ変換装置を示す回路構成図である。 ２１・・・１７２分周器、２２・・・バッファ、２３゜
２４・・・トランジスタ、２５・・・Ａ／Ｄ変換回路、
２６・・・レジスタ。
Claims (1)
- 映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、
このＡ／Ｄ変換回路にそれぞれレベルの異なる複数の基
準電圧を供給する基準電圧供給手段と、この手段から上
記Ａ／Ｄ変換回路に供給される各基準電圧を一定周期で
最小基準電圧範囲で変化させる手段とを具備したことを
特徴とする映像信号Ａ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23765890A JPH03101387A (ja) | 1990-09-07 | 1990-09-07 | 映像信号ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23765890A JPH03101387A (ja) | 1990-09-07 | 1990-09-07 | 映像信号ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101387A true JPH03101387A (ja) | 1991-04-26 |
Family
ID=17018589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23765890A Pending JPH03101387A (ja) | 1990-09-07 | 1990-09-07 | 映像信号ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101387A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461164A (en) * | 1994-03-14 | 1995-10-24 | Eastman Kodak Company | Oxidative desulfurization and halogenation of thioacylated pyrazolotriazole compounds |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478066A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Ad converter |
-
1990
- 1990-09-07 JP JP23765890A patent/JPH03101387A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478066A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Ad converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461164A (en) * | 1994-03-14 | 1995-10-24 | Eastman Kodak Company | Oxidative desulfurization and halogenation of thioacylated pyrazolotriazole compounds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229761A (en) | Voltage generating circuit for driving liquid crystal display device | |
| JPH06348235A (ja) | 液晶表示装置 | |
| US4955696A (en) | Liquid crystal driving system | |
| US6844839B2 (en) | Reference voltage generating circuit for liquid crystal display | |
| US11232764B2 (en) | Display driver and display device | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| JPH08106075A (ja) | 表示駆動回路 | |
| JP2954329B2 (ja) | 多階調画像表示装置 | |
| JPH03101387A (ja) | 映像信号ａ／ｄ変換装置 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JPS6358512B2 (ja) | ||
| JPH11352933A (ja) | 液晶表示装置 | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JP2747326B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3656350B2 (ja) | 位相調整回路 | |
| JP2965822B2 (ja) | 電源回路 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JPH0713522A (ja) | マトリクス表示制御装置 | |
| JPH0725829Y2 (ja) | 液晶駆動装置 | |
| JPH0263278A (ja) | 液晶表示装置の階調補正回路 | |
| JPH0657059B2 (ja) | 画像表示装置 | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| JPH10207436A (ja) | 表示装置の駆動回路 |