JPH0293936A - プロダクションシステムの並列実行方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロダクションシステムに係り、特に実行処
理速度を高速化するのに好適なプロダクションシステム
の並列実行方式に関する。

〔従来の技術〕

ＡＩシステムの実現方式として、プロダクションシステ
ムがある。プロダクションシステムは知識を記述した知
識ベースと推論を行う推論エンジンから構成される。

知識ベースは、事実に関する知識であるファクトと、規
則に関する知識であるルールからなる。

各々のファクトはワーキングメモリ要素（ＷＭＥ）とし
て記述され、ワーキングメモリ（ＷＭ）に記憶される。

また、各々のルールは条件を記述した条件部（ＬＨ３部
）と実行手続きを記述した動作部（Ｒ１−１ｓ部）から
成る。すなわちルールは、ｉｆ（条件部）　ｔｈｅｎ　
（！ｆ１作部）形式で記述されている。ルールのＬＨ５
部（条件部）は１つ以上の条件要素からなり１条件要素
には、１つ以上の条件式が記述される。ＲＨ８部４１３
作部）は１つ以上の実行要素からなり、実行要素にはＷ
ＭＥの更新・表示および入力などの動作が記述される。

ルールのＬＨ８部の全ての条件要素の全ての条件式を満
足するＷＭＥ群が存在するとき、ＬＨ３部はそのＷＭＥ
群によって満足されたという。

推論エンジンは、照合フェーズ、競合解消フェーズ、ル
ール実行フェーズの繰り返しによって推論を行う。この
一連の動作は認知サイクルと呼ばれる。この例を第２図
に示す。照合フェーズ２０１では、全てのＷＭＥに対し
て、全てのルールのＬ　ＨＳ部の条件要素に記述された
条件式を満足するか否かの照合を行い、ＬＨＳ部を満足
するＷＭＥ群とそれにより満足されたルールの組の集合
を生成する。この組をインスタンシェーション（ｊｎｓ
ｔａｎｔｉａｔｉｏｎ）と呼び、インスタンシェーショ
ンから成る集合を競合集合と呼ぶ。競合解消フェーズ２
０２では、競合集合から実行すべきインスタンシェーシ
ョンを１つだけ選出する。ここで、選出に用いる方法を
戦略（ｓｔｒａｔｅｇｙ）と呼ぶ。ルール実行フェーズ
２０３では、競合解消フェーズ２０２で選出されたイン
スタンシェーション中のＷＭＥ群に対して選出されたル
ールのＲＨ８部（動作部）を作用させる。

このようなプロダクションシステムの処理を高速化する
ための並列方式として、本出願人は、先に複数台のプロ
セッサを用い、照合フェーズを並列実行する方法「プロ
ダクション・システム実行方式」を提案している（特願
昭６２−３０９１８３号明細書参照）。　この方法では
、認知サイクルの照合フェーズを複数のプロセッサで分
担して行い、その照合結果をある１台のプロセッサに送
る。

その結果を受取ったプロセッサでは競合解消フェーズを
行い、ただ１つのインスタンシェーションを選択し、逐
次にルールを実行する。そして、その実行結果に対して
各プロセッサで再び照合が始まる。このような方式では
、通常、ＷＭは全てのプロセッサからアクセス可能な共
通のメモリ上にとられる。これを共有ＷＭと呼ぶ。この
方式では。

照合を複数のプロセッサで行うことにより全体の処理時
間は速くなるが、実行フェーズ中は１台のプロセッサ以
外は待ち状態となるため、システ１１全体のプロセッサ
の稼働率が低くなるという問題があった。

そこで、上記の問題を解決する方法として、実行フェー
ズも複数台のプロセッサを用いて並列実行することが考
えられる。実際、上記の方式でルール実行を１台のプロ
セッサで行っているのは、実行するルールがひとつだか
らである。しかし次に示すように、ルールのＲＨＳ部（
動作部）は複数の実行要素からなることが多いので、こ
わを複数のプロセッサで実行することができる。

ルール（１）： ｉｆ　ａ、ｂ　ｔｈｅｎ　ｍｏｄｉｆｙ　ａ、ａｌ（ａ
をａ、に更新）ｍｏｄｉｆｙ　ｂ　、　ｂ　、　（ｂを
ｂｌに更新）ここで、ルール（１）の動作部は、２つの
実行要素：　ｍｏｄｉｆｙからなり、それぞれａ、ｂを
対象ＷＭＥとしている。ここで、ｍｏｄｉｆｙ　ａ　、
　ａ□を実行■。

ｍｏｄｉｆｙ　ｂ　、　ｂ工を実行■とすると、例えば
実行■をあるプロセッサで処理し、実行■を別のプロセ
ッサで処理することができる。よって、実行フェーズに
おいて１ルールしか実行しない場合でも。

１つ１つの実行要素を別々のプロセッサが処理すること
によって実行フェーズを並列処理すること。

ができる。しかしこのような方式では実行フェーズにお
いて、全プロセッサが同時に共有ＷＭにアクセスするよ
うな競合が起こる。以下これを説明する。

共有ＷＭを用いる際、プロセッサと共有ＷＭは通常、共
通バス等で接続され、共有ＷＭには一度に１台のプロセ
ッサしかアクセスできない。つまり、先に共通バスを使
うことができたプロセッサのみが共有ＷＭにアクセスで
き、共通バスにアクセスできなかったプロセッサは、共
通バスを使用しているプロセッサが共有ＷＭの更新を完
了させ、共通バスが空くまで待たなくてはならない。

これを第３図に、先に示したルールを適用して説明する
。初期ＷＭの内容を（ａ＋　ｂ＋　Ｑ＋　ｄ）とし、プ
ロセッサ１で実行■を、プロセッサ２で実行■を処理す
る時、これらのプロセッサは同時に共有ＷＭにアクセス
する。この例では、プロセッサ１が先に共有ＷＭにアク
セスできたとすると、まずプロセッサ１が実行■を実行
する。実行■の処理に時間ｔ、１　かかったとすると、
プロセッサ２はその間、共通バスが空くまで待ち状態と
なる。

時間ｔ０後にプロセッサ１の実行が終了し、共通バスが
空いたとき、はじめて、プロセッサ２は共有ＷＭにアク
セスでき、実行■を実行する。実行■の処理に時間ｔ２
かかるとすると、ルール実行フェーズ全体の処理時間は
、（１よ＋ｔｚ）となる。

これはルール（１）を１台のプロセッサで行った場合と
同じであるため、並列実行を行った効果が得られない。

このようにプロセッサ数をｎとすると、ルール実行フェ
ーズの処理時間は（ｔ□＋ｔ２＋・・・ｔｎ）となり、
プロセッサが増え、高並列になればなるほど、処理時間
が長くなってしまう。

〔発明が解決しようとする課題〕

上記従来技術では、ルール実行フェーズにおいて複数の
プロセッサが同一のＷＭ（共有ＷＭ）を用いると、全プ
ロセッサが同時に共有ＷＭをアクセスする競合が起こり
、プロセッサは順次、共有ＷＭにアクセスするため、処
理時間は逐次実行時と変わらず、処理の高速化が図れな
いという問題がある。また、共有ＷＭにアクセスできる
までプロ。

セッサは待ち状態となるため、プロセッサの稼働率が低
いという問題があった。

本発明の目的は、このような従来の問題を解決し、アク
セス競合を起こすことなく、処理を高速に実行可能なプ
ロダクションシステムの並列実行方式を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のプロダクションシス
テムの並列実行方式は、認知サイクルの繰り返しにより
推論実行を行うプロダクションシステムにおいて、複数
のプロセッサと、各プロセッサにそれぞれ設置された局
所メモリと、上記推論実行を制御する制御手段とを有し
、上記各プロセッサの局所メモリにワーキングメモリ要
素を分割して収容し、かつ該ワーキングメモリ要素はた
だ１つの局所メモリ上にのみ存在するものとし、上記認
知サイクルの競合解消フェーズの終了後、上記制御手段
は実行要素が削除および更新である場合に、該実行要素
の対象としているワーキングメモリ要素を自局所メモリ
に含んでいるプロセッサにのみ上記実行要素および対象
ワーキングメモリ要素を送信し、上記各プロセッサは送
信された上記実行要素をすべて実行することに特徴があ
る。

また、上記制御手段は、実行要素が削除および更新であ
る場合に、該実行要素および上記対象ワーキングメモリ
要素を全てのプロセッサに送信し、上記各プロセッサは
送信された実行要素の中から、自局所メモリの要素を対
象ワーキングメモリ要素とした実行要素のみを実行する
ことに特徴がある。

さらに、上記制御手段は、実行要素が生成である場合に
、上記全プロセッサの中から１つのプロセッサを選択し
、該選択されたプロセッサにのみ上記実行要素および上
記対象ワーキングメモリ要素を送信し、上記選択された
プロセッサは送信された上記実行要素をすべて実行する
ことにも特徴がある。

〔作用〕

本発明においては、ワーキングメモリ要素（Ｗ　Ｍ　Ｅ
　）を各プロセッサの局所メモリに重複しないよう、分
割して収容しくこの局所メモリを以下、分散ＷＭと呼ぶ
）、各プロセッサはルール実行フェーズにおいて、他の
プロセッサの分散ＷＭは用いずに、プロセッサ自身の分
散ＷＭだけを用いて自分の分散ＷＭの要素を実行対象と
した実行要素だけを実行する。

第４図に、本方式によって並列実行を行った例を示す。

プロセッサ１の分散ＷＭ上は（ａ、ｃ）、プロセッサ２
の分散ＷＭ２は（ｂ、ｄ）とし、ルール（１）が両方の
プロセッサに送られたとすると、実行ので更新するａは
、分散ＷＭ、にあるためプロセッサ１で実行■を実行し
、実行■で更新するｂは分散ＷＭ、にあるためプロセッ
サ２で実行■を実行する。プロセッサ１．プロセッサ２
の実行部では、分散Ｗ　Ｍ　＋、　、分散ＷＭ、にアク
セスし、ＷＭＥをａｌ。

ｂｌに変更する。ここで、実行■の処理時間をしい実行
■の処理時間をｔ２とすると、各プロセッサは、他プロ
セツサの実行状態とは関係なく分散ＷＭにアクセスする
ことができるので、ルール実行にかかる全体の時間は１
時間ｔ工とし２の大きい方、ここでは時間上〇となる。

実際、常にｍａｘ（ｔ工・・・ｔｎ）＜（ｔ□＋・・・
＋ｔｎ）であるから、本方式により、従来の逐次方式よ
りも高速化されることがわかる。また、各プロセッサは
待ち状態になることが少ないので稼働率も上がる。

〔実施例〕

以下、本発明の一実施例を、図面により詳細に説明する
。

第１図は９本発明の実施例を示すプロダクションシステ
ム実行装置の構成図である。

第１図において、ＰＥＯはルール照合および競合解消を
行うホストプロセッサ、ＰＥ□、ＰＥ２゜・・・、ＰＥ
ｎはルール実行を行うサブプロセッサ。

１０は本プロダクションシステム実行装置、１１゜１２
、・・・・１ｎはワーキングメモリ要素（ＷＭＥ）を重
複しないように分割して収容した分散ＷＭ、２０はｒＨ
−ｔｈｅｎＪ形式のルール（プロダクション）が格納さ
れている主記憶、３０は競合解消フェーズで選択された
実行要素を対象ＷＭＥに含んでいるプロセッサに送信す
る制御部である。

ここで、ホストプロセッサＰＥ０はサブプロセッサの機
能を有していても良いことは言うまでもない。すなわち
、ホストプロセッサＰＥ、においてルール実行を行って
も良い。また、各分散ＷＭに分割して収容されたＷＭＥ
はただ１つの分散ＷＭ上にのみ存在するものとする。

第５図は、第１図におけるプロダクション実行装置の処
理の流れを示す図である。ここでは、ホストプロセッサ
ＰＥｏとサブプロセッサＰＥ、との間で認知サイクルを
作り、初期データに基づいてホストプロセッサＰＥＱで
主記憶２０上のルールを照合し、戦略に基づいて競合解
消を行い、サブプロセッサＰＥ１で自分の分散ＷＭＩＩ
だけを用いて自分数ＷＭＩＩの要素を実行対象とした実
行要素だけを実行することを示している。他のプロセッ
サにおいても同様に自分の分散ＷＭだけを用いて自分数
ＷＭの要素を実行対象とした実行要素だけを実行する。

以下、第１図および第５図を用いて、本実施例の動作を
詳細に説明する。

まず、ホストプロセッサＰＥ、は主記憶２０上のルール
を参照して、与えられたルールとの照合を行う。

次に、照合したルールとＷＭＥの組はインスタンシェー
ション５０とし、競合解消フェーズとなる。競合解消フ
ェーズでは戦略に基づいて１つのインスタンシェーショ
ンを選択し、制御部３０に送る。制御部３０では、ルー
ルの動作部に記述されている実行要素を１つ１つ調べ、
例えば実行要素が更新あるいは削除である場合は、この
実行要素が対象としているＷＭＥ（以下、対象ＷＭＥと
呼ぶ）に付記されている分散ＷＭｉ％を調べる。

そしてその結果が分散ＷＭＩＩを示す番号である場合、
実行要素および対象ＷＭＥの組から成る起動データ７０
をこの分散ＷＭＩＩを持つプロセッサＰＥ□に共通バス
４０を介して送信する。すなわち、制御部３０では、ル
ールの実行要素ごとに、対象ＷＭＥに付記されている分
散ＷＭ番号を調べ、この分散ＷＭを有するプロセッサだ
けに実行要素とその対象ＷＭＥを送信する。

その起動データ７０を受けたサブプロセッサＰＥ工では
、送信されてきた全起動データに対してその処理を行う
。すなわちサブプロセッサＰＥ１では１分散ＷＭＩＩに
アクセスし、対象ＷＭＥに関して分散ＷＭＩＩの内容を
書換える。このような認知サイクルをルール照合フェー
ズにおいて照合するルールがなくなるまで繰り返す。

上記本実施例では、制御部３０は、実行要素が削除ある
いは更新である場合、対象ＷＭＥにこのＷＭＥを含んで
いる分散ＷＭの番号を付記する方法を用いて起動データ
を送るプロセッサを決定していたが、ＷＭＥと分ＷＩＷ
Ｍの対応表を設け、制御部ではこの対応表を用いて対象
ＷＭＥの含まれている分散ＷＭを検索し、実行要素並び
に対象ＷＭＥを送信するプロセッサを決める方法でも良
い。

これらの方法により、各プロセッサでは送信されてきた
実行要素をすべて自分の分散ＷＭだけを対象として実行
することができる。また、本実施例では、共通バスを介
して起動データを送信する方法を採っているが１通信線
等により送信する方法でも良いことは言うまでもない。

なお、上述した起動データは各プロセッサがこのデータ
をもとに実行要素を処理できればどのような内容でもか
まわないことは明白である。すなわち上記では、起動デ
ータとして直接、実行要素と対象ＷＭＥを用いたが、各
プロセッサが実行要素の内容を予め分散ＷＭ（局所メモ
嘗月内の一部に記憶している場合などでは、実行要素を
示す実行要素番号を用いることもできる。また、対象Ｗ
ＭＥの代わりとして、分散ＷＭに記憶されている対象Ｗ
ＭＥのアドレス番号を用いることもできる。

次に、実行要素が削除あるいは更新である場合の他の実
施例について説明する。ここにおいても。

プロダクション・システム実行装置の構成は、第１図と
同様であるとする。前述した実施例との相違は、制御部
における判断を一部プロセッサに持たせた点である。

すなわち、実行要素が削除あるいは更新である場合、制
御部３０においてこの実行要素に関する起動データを全
てのサブプロセッサに送信する。

このとき各サブプロセッサでは、実行要素１つ１つにつ
いてこの実行要素の対象ＷＭＥが分散ＷＭに含まれてい
るかを調べ、含まハでいる場合はこの実行要素の処理を
行う。この方法によって各プロセッサは自分の分散ＷＭ
だけを対象として実行要素を実行できる。

最後に、実行要素が生成である場合の実施例について説
明する。ここにおいても、プロダクション・システム実
行装置の構成は、第１図と同様であるとする。

実行要素が生成である場合は、制御部３０においてこの
実行要素を処理するサブプロセッサを１つだけ選択し、
このサブプロセッサだけに起動データを送信する。すな
わち、実行要素が生成である場合は、既存のＷＭＥを用
いることがないので、分散ＷＭの内容に関係なくどのサ
ブプロセッサでも実行できる。したがって制御部３０が
なんらかの方法を用いて、生成処理を行うサブプロセッ
サを選択する必要がある。ここでの選択方法は、処理を
行うプロセッサが一部に決まればどのような方法をとっ
てもよいが、例えば次のような方法がある。

■乱数等を用いてランダムに一台のサブプロセッサを選
択する。

■制御部３０内にカウンタを設け、順番にサブプロセッ
サを指定する。

■分散ＷＭの要素数が一番少ないサブプロセッサを選択
する。

■制御部３０は実行要素が生成以外のものを先に送信し
、これらの実行要素の処理を終了したサブプロセッサか
、あるいは処理すべき実行要素がなく起動していないサ
ブプロセッサに、改めて生成の指示を送る。

上記■の方法では各プロセッサの稼働状態を平均的にす
ることができる。

このように５水力式のルール実行フェーズでは、各プロ
セッサは他のプロセッサの分散ＷＭを用いることなく、
各プロセッサ内の分散ＷＭだけを用いることによって、
ＷＭの競合を起こさずに並列実行することができ、逐次
方式よりも高速にプロダクション・システムを実行する
ことができる。ｔなお、ワーキングメモリ（ＷＭ）を分
割する方法は、分割されたＷＭがプロセッサごとに均等
であることが望ましいのは明らかだが、本実施例におい
て特に規定されるものではなく、どのように分割しても
良い。

上記実施例では、競合解消フェーズにおいて１つのルー
ルを選択した場合について説明したが、複数のルールが
選択された場合でもこれらのルールを並列実行すること
ができるのは言うまでもない。

また、上記ホストプロセッサＰＥＯにおける照合処理お
よび競合解消処理を逐次的に実行するか。

並列的に実行するかは、本実施例において本質的に規定
されるものではなく、どちらの方法をとっても良い。す
なわち、本実施例は、照合フェーズにおける照合処理お
よび競合解消フェーズにおける競合解消処理が逐次的に
実行される場合でも、並列的に実行される場合でも、そ
れとは独立に実行フェーズを並列処理できる。

〔発明の効果〕

以上説明したように、本発明によれば、ルール実行フェ
ーズにおいてアクセス競合を起こすことなく、並列実行
を行うことができるので、プロダクションシステムの処
理の高速化が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロダクションシステ
ム実行装置の構成図、第２図はプロダクションシステム
の認知サイクルを説明するための図、第３図は従来のプ
ロダクション・システムの実行方式を説明する図、第４
図は本発明のプロダクション・システム実行方式の原理
的説明をする図、第５図は第１図におけるプロダクショ
ン実行装置の処理の流れを示す図である。 ＰＥ、：ホストプロセッサ、ＰＥ工、ＰＥ２．　　・・
・・、ＰＥｎ：サブプロセッサ、１ｏ：プロダクション
システム実行装置、１１，１２．　　・・・・１ｎ：分
散ＷＭ、２０：主記憶、３ｏ：制御部、４０　：共通バ
ス、５ｏ：インスタンシェーション、７０：起動データ
。

Claims (3)

【特許請求の範囲】
1. （１）認知サイクルの繰り返しにより推論実行を行うプ
   ロダクションシステムにおいて、複数のプロセッサと、
   各プロセッサにそれぞれ設置された局所メモリと、上記
   推論実行を制御する制御手段とを有し、上記各プロセッ
   サの局所メモリにワーキングメモリ要素を分割して収容
   し、かつ該ワーキングメモリ要素はただ１つの局所メモ
   リ上にのみ存在するものとし、上記認知サイクルの競合
   解消フェーズの終了後、上記制御手段は実行要素が削除
   および更新である場合に、該実行要素の対象としている
   ワーキングメモリ要素を自局所メモリに含んでいるプロ
   セッサにのみ上記実行要素および対象ワーキングメモリ
   要素を送信し、上記各プロセッサは送信された上記実行
   要素をすべて実行することを特徴とするプロダクション
   システムの並行実行方式。
2. （２）上記制御手段は、実行要素が削除および更新であ
   る場合に、該実行要素および上記対象ワーキングメモリ
   要素を全てのプロセッサに送信し、上記各プロセッサは
   送信された実行要素の中から、自局所メモリの要素を対
   象ワーキングメモリ要素とした実行要素のみを実行する
   ことを特徴とする請求項１記載のプロダクションシステ
   ムの並行実行方式。
3. （３）上記制御手段は、実行要素が生成である場合に、
   上記全プロセッサの中から１つのプロセッサを選択し、
   該選択されたプロセッサにのみ上記実行要素および上記
   対象ワーキングメモリ要素を送信し、上記選択されたプ
   ロセッサは送信された上記実行要素をすべて実行するこ
   とを特徴とする請求項１または請求項２記載のプロダク
   ションシステムの並行実行方式。