JPH02922A - アクティブマトリックス形表示パネル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶などの誘電体を表示媒体に用し・るアクテ
ィブマトリックス形の表示パネル装置、より正確には、
かかる表示媒体を挟む表示パネルの１対の基板中の一方
の基板側にはマトリックス状ないしは行列状に配列され
た画素電極およびそのそれぞれを表示駆動する駆動素子
が設けられ、他方の基板側には一方の基板側の複数個の
画素電極に対して対向電極が設けられるものに関する。

〔従来の技術〕

上述の液晶等の誘電体の表示媒体を用いるアクティブマ
トリックス形表示パネル装置は、テレビ画像などの可変
画像の表示に適するいわゆるフラットパネル形の表示装
置であって、従来のＣＲＴ形の表示装置に較べて格段に
小形軽量化できる特長があるため、かなり以前からその
開発が進められて来たが、現在は比較的小面積のものか
らその実用化が始まり、さらに大面積のものの開発が鋭
意進められているところである。

この種の表示パネル装置ではよく知られているように、
その１対の基板中の一方のいわゆるアクティブマトリッ
クス基板には、各画素の表示を担当する画素電極がマト
リックス状に多数個配列され、そのそれぞれに付随して
駆動素子として薄膜トランジスタ等の３端子素子や薄膜
ダイオード等の２端子素子が組み込まれて各画素を表示
駆動する役目を果たす０表示媒体を挟んでこの一方の基
板と対向する他方の基板側には、上述のように一方の基
板側の複数個の画素電極に対して共通に対向電極が設け
られるが、この対向ｉｓは駆動素子が３端子素子の場合
は全画素電極に対して共通な１個とされ、駆動素子が２
端子素子の場合は行方向ないしは列方向に並ぶ画素電極
に対して共通に複数個設けられる。第６図はかかるアク
ティブマトリックス形表示パネル装置の４画素分の等価
回路を、駆動素子が薄膜ダイオードである場合について
示したものである。

この第６図では、表示パネルの一方の基板側を実線で、
他方の基を圧側を破線で２両基板によって挟まれている
表示媒体をハツチラグでそれぞれ示しである。一方の基
板すなわちアクティブマトリックス基板側には、画素電
極１０が図の左右上下方向に行列状に数万個以上配列さ
れており、この例では行方向に並ぶ多数の画素電極１０
に対して走査電極２０が設けられ、各画素電極１０と走
査電極２０との間に駆動素子４１がそれぞれ接続されて
いる。駆動素子がダイオード等の２端子素子である場合
は表示パネルをいわゆる交流駆動する都合上、１個の駆
動素子４１は図示のように互いに逆並列接続された正負
１対のダイオード４１ｐおよび４１ｎから構成される。

他方の基板側には、列方向に並ぶ画素電極１０と液晶等
の表示媒体７０を介して向き合うように対向電極６０が
設けられる。

第７図は上の一方の基板であるアクティブマトリックス
基Ｆｉ、８０の１画素分を拡大して示すものである。各
画素電極１０は図示のようにほぼ方形に形成され、走査
電極２０は図の左右方向に細長な形状に形成される。正
方向のダイオード４１Ｐは走査電極２０上に作り込まれ
て接続膜７により画素１ｔ１ｍｌＯと接続され、負方向
のダイオード４１ｎは逆に画素電極１０上に作り込まれ
て同様に接続１！１７により走査電極２０と接続され、
これによって正負両方向のダイオード４１Ｐおよび４１
ｎが互いに逆並列に各画素電極ｌＯと走査電極２０との
間に接続される。さらに細線で示された絶縁膜６が、両
ダイオードを共通に覆うように接続膜７の下側に設けら
れる。なお、他方の基板側の対向電極６０は、画素電極
１０の図の左右方向の横幅と同じ幅をもつ図の上下方向
に細長な形状とされる。

第６図の表示パネル装置を表示駆動するに当たっては、
よく知られているように一方の基板側の走査電極２０を
垂直走査線とし、他方の基板側の対向電極６０をいわゆ
るデータ線として、走査周期ごとに極性を切り換えなが
ら走査電圧と画像データ電圧との和ないしは差を走査電
極２０と対向電極６０との間に与える。走査電極２０に
正の電圧が掛かったときには正方向のダイオード４１ｐ
が導通し、負の電圧が掛かったときには負方向のダイオ
ード４１ｎが導通して、走査電極２０上の走査電圧を画
素電ｐｉ１０に与える。走査電圧は例えば選択電圧と保
持電圧とからなり、パルス状の選択電圧によって選ばれ
た走査電極２０と駆動素子４１を介して接続されている
画素電８ｉｔｏに対応する画素には、その時に対向電極
６０上にある画像データ電圧に応じた表示がなされ、そ
の表示状態を保持電圧によって１走査周期内保持する。

〔発明が解決しようとする課題〕

かかる従来のアクティブマトリックス形表示パネル装置
では、上述のように走査周期内のあるタイミングで各画
素の表示状態が決まり、その状態を１走査周期を通じて
保持するわけであるが、駆動素子の漏れ電流などが原因
でこの表示状態の保持が必ずしも充分でなく、表示の明
るさが１走査周期内で時間の経過とともに変化するので
、表示の鮮明度が低下する問題がある。すなわち、各画
素の表示状態の保持ないしは記憶は、表示媒体７０とそ
れを挟む画素電極１０および対向電極６０とからなる１
個のキャパシタの充電電圧の形でなされるのであるが、
このキャパシタの静電容量値がそれ程大きくないために
、駆動素子としての例えばダイオードに僅かでも漏れが
あると、このキャパシタの充電電荷が次第に抜けて行っ
て表示の明るさが変化してしまうのである。駆動素子が
トランジスタである場合も同じであって、トランジスタ
はオフ状態にあってもそのオフ抵抗が無限大ではあり得
ないから、常に若干の漏れ電流が発生して表示の明るさ
が変化する原因となる。

このように駆動素子はその種類を問わず漏洩のない完全
なものではあり得ないので、各画素のキャパシタがもつ
静電容量を増すことにより、その表示の明るさの時間的
な変化を極力減少させる試みが従来からなされている０
表示媒体としての例えば液晶はその誘電率がかなり高い
ので、その厚みつまり両基板間の隙間を小さくすれば各
画素のキャパシタの静電容量値を増すことができるが、
現在でもすでに数−に過ぎないのでそれ以上に隙間をつ
めることは非常に困難である。このため、前述のアクテ
ィブマトリックス基板の画素電極が作り込まれる面とは
反対側の表面にキャパシタを作り込む構造のものが提案
されているが、実際面ではこのキャパシタを作り込むた
めに製作工程が増えるほか、画素がもつキャパシタとの
接続構造がかなり複雑なことになり、経済上からも構造
上からもあまり有利な手段とはいえない。

本発明はかかる問題点を解決して、構造を複雑化したり
経済性を落とすことなく、各画素の静電容量値を増すこ
とができるアクティブマトリックス形表示パネル装置を
得ることを目的とする。

［課題を解決するための手段〕 この目的は本発明によれば、冒頭記載のように誘電体か
らなる表示媒体を挟む１対の基板の一方にはマトリック
ス状に配列された画素電極と各画素電極を表示駆動する
駆動素子が設けられ、他方には複数個の画素電極に対し
て共通に対向電極が設けられるアクティブマトリックス
形表示パネル装置に対して、一方の基板の画素電極およ
び駆動素子が設けられる面側に画素電極とともに誘電体
膜を挟んでキャパシタを画素電極ごとに形成するキャパ
シタ電極を他方の基板側の対向電極に対応して設け、こ
の一方の基板側のキャパシタを橿とそれに対応する他方
の基板側の対向電極とを同電位に接続して表示を行なう
ようにすることによって達成される。

上記の構成中のキャパシタ電極は、駆動素子に必要な接
続膜用の金属膜ないしは導電性膜を利用してこれと同時
に作り込むようにすれば、そのために製作工程をとくに
追加する要をなくすことができる。

同様に、上記の構成中の誘電体膜を駆動素子用にふつう
必要な絶縁膜を利用してそれと同時に作り込むようにす
れば、製作工程の追加の要をなくすことができる。この
誘電体膜は、その厚みを表示パネルの１対の基板間の隙
間寸法の２０〜３０分の工程度に薄くできるので、キャ
パシタを形成するために画素電極とともにこの誘電体膜
を挟むキャパシタ電極の画素当たりの面積は、画素電極
の面積の５〜２０分の１．ふつうは１０分の工程度とす
るのが好適である。

従って、上記構成にいうキャパシタ電極は、画素電極の
端部、望ましくは駆動素子が作り込まれる側とは反対側
の端部を誘電体膜を介して覆うように設けることができ
る。この際、さらにこのキャパシタ１！橿を駆動素子の
接！膜とともに金属膜で作り込むようにすれば、隣合う
画素の表示を互いに分離する遮光マスク用にそれを役立
てて、カラー表示上の混色や色ずれをなくして表示の鮮
明度を増す上で有利である。

このキャパシタ電極のもう一つの有利な態様では、それ
を画素電極用の透明な導電性膜で構成して、画素電極と
同時にそれと隣合わせに作り込んで置き、その上を誘電
体膜で覆った後に、さらにその上を同じ透明導電性膜で
構成され画素電極とｉｔ接触するその延在部で覆うこと
により、この画素電極の延在部との間にキャパシタが形
成される。この構造の場合は、キャパシタの形成部も画
素の一部として表示を行なうので、表示パネルのいわゆ
る開口率を向上させる上で有利である。駆動素子用の接
続膜を同じ透明導電性膜とすれば、この画素電極の延在
部を駆動素子の接続膜と同工程で作り込むことができる
。

なおこの態様の場合は、上述のままではキャパシタ電極
が走査電橋によって中断されることになるが、画素電極
の延在部用の透明導電性膜を利用して中断された部分キ
ャパシタ電極を相互に連結することにより、最終的に１
個のキャパシタ電極とされる。

〔作用〕

本発明は前述の構成かられかるように、表示パネルの一
方の基板であるアクティブマトリックス基板上に、画素
電極とともに誘電体膜を挟んでキャパシタを画素電極ご
とに形成するキャパシタ電極を他方の基板側の対向電極
に対応して設けることにより、キャパシタをこの基板の
画素電極および駆動素子が設けられる側と同じ面上に作
り込んで、従来のように構造を複雑化させることなく各
画素の静電容量を有効に増して表示の明るさの１走査周
期内の時間的な変化を減少させ、かつこのキャパシタ用
の誘電体膜やキャパシタ電極をそのために製作費をとく
に増すことなく駆動素子用の工程と同時に作り込めるよ
うにして、前述の課題を解決するものである。以下、第
１図の等価回路図を参照しながら、本発明によるアクテ
ィブマトリックス形表示パネル装置の基本構成を漕単に
説明する。

第１図（ａｌは駆動素子として２端子素子４１が用いら
れる場合を、同図（ｂ）は３端子素子４２が用いられる
場合をそれぞれ示し、いずれにおいても前の第６図と同
様に、実線で一方の基板つまりアクティブマトリックス
基板側が、破線でそれに対向する他方の基板側が、ハツ
チラグで両基板に挟まれる液晶等の表示媒体７０がそれ
ぞれ示されている。

同図（ａ）において、アクティブマトリックス基板側に
は、行列配置された画素電極１０と、行方向に並ぶ画素
電極に共通に設けられた走査電極２０と、各画素電極と
走査電極との間に接続された駆動素子４１が設けられる
のは従来と同じであるが、本発明では列方向に並ぶ画素
電極１０に共通に各画素電極の持つ面積の一部と重なる
ようにキャパシタ電極５０が設けられる。このキャパシ
タ電極２０と各画素電極２０とはご（薄い誘電体膜を介
して向かい合っており、これによってキャパシタＣが画
素ごとに形成される０図示のようにキャパシタ電極５０
は他方の基板側の対向電極６０に対応して設けられ、表
示パネルの周縁部でそれと接続されて表示駆動上は同電
位の電極として働く、従って、表示媒体７０を挟む各画
素電極１０と対向電極６０との間に形成される画素の本
来の静電容量Ｃｅに対して、キャパシタＣは並列に接続
されていることになり、これによって各画素の有効静電
容量が本来の静電容量値Ｃｅの数倍に増加される。

駆動素子４２が３端子素子である同図（ｂ）の場合、ア
クティブマトリックス基板側には画素電極１０゜走査量
−１２０．駆動素子４２のほかに、走査電極と直交する
方向にデータ電極３０がもともと設けられている。他方
の基板側の対向電極６０は実際には単一の電極であるが
、図では各画素電極１０との間に形成される画素の静電
容ｉｃｅを分離して示すために便宜上複数個の縦線で表
されている。アクティブマトリックス基板側に設けられ
るキャパシタ電極５０は、同図（ａ）におけると全く同
し要領で図示のように設けることができ、これと各画素
電極との間にキャパシタＣが形成される。しかし容易に
わかるように、今度の場合はこれらのキャパシタＴＩ　
Ｆｉ５０は、行方向に並ぶ画素電極に共通に図の左右方
向に設けるようにしても同じである。いずれの場合もキ
ャパシタ電極５０はすべて対向辺Ｆｉ６０と同電位に接
続され、これによって各画素の本来の静電容ｉｃｅにキ
ャパシタＣが並列接続される点は、同図（ａ）の場合と
全く変わるところがない。

第１図（ａ）、（ｂ）いずれの場合にも、キャパシタ電
極５０と各画素電極１０との間に形成されるキャパシタ
Ｃが加わった分だけ、各画素が本来もつ静電容１１ｃｅ
が実効的に増加してその表示の明るさの時間変化が減少
される。この意味では、キャパシタＣの値は大きい程よ
いことになるが、各画素の実効静電容量値をあまり増や
すと、逆にその充電に時間が掛かり過ぎて表示の鮮明度
が却って低下することになるので、キャパシタＣの静電
容量値にはおのずから限度がある。この限度は駆動素子
がもつオン抵抗等によって決まり、多くの表示パネルで
は前述のように元の値の数倍までが限度で、ふつうは２
〜３倍で充分である。

〔実施例〕

以下、図を参照しながら本発明の若干の実施例を説明す
る。これらの実施例では駆動素子はすべてダイオードで
あるものとする。

第２図の実施例では、キャパシタ電極５０が画素部１ｉ
１０の駆動素子４１とは反対側の一部の上に設けられる
。第２図のＹ−Ｙ、Ｘ−Ｘ矢視断面が第３図（ａ）。

Φ）にそれぞれ示されているので、第３図（ａ）のダイ
オード４１ｎの断面を参照しながら、この実施例におけ
る製作工程と構造を説明する。第３図（ａ）に示す絶縁
基板１には透明なガラス板が用いられ、その上面にＩＴ
Ｏ（インジュウム錫酸化物）ｊｎＪ＋　ＩｎｔＯｓ等の
透明な導電性膜２を蒸着法や熱ＣＶＤ法により０．０５
から０．２４の厚みに被着した上で、フォトエツチング
によってそれから画素電極１０および走査電極２０を第
２図に示すパターンでそれぞれ形成する。ダイオードの
本体部は、０．１　ｓ程度の厚みのクロム等の金属から
なる１対の遮光膜３および５で挾まれた０、３〜０．５
−の厚みのふつうはｐｉｎ構成の非晶質シリコン等から
なる半導体膜４であって、遮光膜３を蒸着法やスパッタ
法で被着し、半導体膜４をプラズマＣＶＤ法で成長させ
、さらに遮光膜４をその上に被着した上で３層を同時に
ドライエツチングして、第２図に示すようにダイオード
４１Ｐおよび４１ｎの本体部を方形のパターンに形成す
る。

次に絶＆！Ｍ６用に窒化シリコンや酸化シリコンを０．
２〜０．５−の厚みに例えばプラズマＣＶＤ法で成長さ
せ、そのドライエツチングによって絶縁ｌ１Ｉ６を第２
図に示すように両ダイオードを共通に覆い、かつキャパ
シタ電極５ｏが設けられる部分をも覆う連続したパター
ンで形成する。このキャパシタ電極下の絶縁Ｍ６の部分
はキャパシタ用の誘電体膜として用いられる。これと同
時にダイオード本体部の頂面には窓６ａが抜かれる。

さらに、ダイオード用の接続膜７およびキャパシタ電極
５０に共用に、例えばアルミが０．５〜１！！ａの厚み
に蒸着法やスパッタ法で窓６ａを通してダイオード本体
部に導電接触するように被着され、そのフォトエツチン
グによって接続Ｈ７とキャパシタ電極５０が同時形成さ
れる。キャパシタを極５ｏは第３ＵｊＪら）に示すよう
に、絶縁膜６を介して画素電極１０の端部と向かい合う
ように設けられ、これによって前述のキャパシタＣが形
成される。このキャパシタ電極５０の絶縁膜６を介して
走査電極２ｏと交叉する部分は、第３図かられかるよう
にそれとの静電容量結合をできるだけ減少させるように
凹部５０ａが設けられる。

上と同時形成される接続膜７は第２図に示すように、ダ
イオード４１ｐに対してはそれを画素電極１０と接続す
る短冊状とされるが、この実施例におけるダイオード４
１ｎ用の接続膜７はそれを走査電極２０と接続すると同
時にその大部分を覆う延在部７ａを形成するようにパタ
ーンニングされる。この接続膜の延在部７ａとキャパシ
タ電極５ｏとは、図がられかるように画素部ｉ１０をほ
ぼ取り囲む金属膜からなる枠状の遮光マスクを形成する
。かがる遮光マスクはよく知られているように、とくに
カラー表示パネルの色表示上の混色ないしは色ずれを減
少させる上で有用である。

第４図に示す実施例では、キャパシタを極５ｏば画素電
極１０の延在部１１の下側に設けられ、キャパシタが作
り込まれる画素部分が表示に有効利用される。このため
に、まずキャパシタ電極部分５１が透明導電性膜で画素
電極１ｏおよび走査電極２ｏと同時に作り込まれる。前
の実施例と同様に絶縁膜６は、両ダイオード４１ｐおよ
び４１ｎの本体部を共通に覆うほか、図示のようにキャ
パシタ電極部分５１およびその相互間の走査電極２ｏの
上をも連続して覆つハターンに形成される。このパター
ンニングと同時に、ダイオード本体部の頂面およびキャ
パシタ電極部分５１の図の上下の両端部にそれぞれ接続
用の窓６ａおよび６ｂが抜かれる。

この実施例ではダイオード用の接続膜７に透明導電性膜
が用いられ、この接続膜７のパターンユング時に同じ導
電性膜から、画素電極１ｏに導電接触するその延在部１
１と、前述の窓６ｂを通して両端カーｔ−ヤパシタ電極
部分５１に導電接触するキャパシタ電極連結部５２が形
成される。第４図のＸ−Ｘ矢視断面である第５図に示す
ように、画素電極の延在部１１とキャパシタ電極部分５
１とは絶縁膜６を誘電体膜として１個のキャパシタを画
素ごとに形成する。延在部１１およびキャパシタ電極部
分５１はともに透明導電性膜からなり、両者間の絶縁膜
６も透明なので、それらによって形成されるキャパシタ
は表示光に対して透明で、かつ表示媒体に接する延在部
１１が画素電極１０と同電位に接続されているから、こ
のキャパシタが作り込まれた部分も画素の表示に役立て
られる。従って、この実施例では表示パネルの開口率を
低下させずにキャパシタを作り込むことができる。

キャパシタ電極連結部５２は、走査電極２０によって中
断されたキャパシタ電極部分５２を相互に連結して、１
個の連続したキャパシタ電極５０にまとめるためのもの
で、その下の走査電極との間に絶縁膜６を介して形成さ
れる静電容量があまり大きな値にならないように、キャ
パシタ電極部分よりは幅がかなり狭い短冊状に形成され
る。

以上説明したいずれの実施例においても、キャパシタを
作り込む部分の面積は画素電極の面積のｌＯ〜１５％程
度とするのが好適である。誘電体膜として用いられる窒
化シリコンや酸化シリコンは表示媒体としての例えば液
晶より誘電率は低いが、その厚みを表示媒体の３０分の
工程度とごく薄くできるので、上述の程度のキャパシタ
の面積で各画素の静電容量値を元の値の２〜３倍程度に
増加させることができる。

〔発明の効果〕 以上のように本発明では、誘電体からなる表示媒体を挟
む１対の基板の一方にはマトリックス状に配列された画
素電極と各画素電極を表示駆動する駆動素子が設けられ
、他方には複数個の画素電極に対して共通に対向電極が
設けられるアクティブマトリックス形表示パネル装置に
対して、一方の基板の画素電極および駆動素子が設けら
れる面側に画素電極とともに誘電体膜を挟んでキャパシ
タを画素電極ごとに形成するキャパシタ電極を他方の基
板側の対向電極に対応して設け、一方の基板側のキャパ
シタ電極とそれに対応する他方の基板側の対向電極とを
同電位に接続して表示を行なうようにしたので、表示パ
ネルの各画素の有効静電容量値が元の値の数倍に増加さ
れ、これによって表示の明るさの１走査周期内の時間的
変化を減少させて、表示パネルの表示の鮮明度を向上さ
せることができる。

本発明により表示パネルの一方の基板に設けられるキャ
パシタは、従来と異なりその画素電極および駆動素子が
設けられる面側に作り込まれるので、この基板の構造を
従来よりずっと簡単にすることができ、かつこれによっ
てキャパシタ用のキャパシタ電極や誘電体膜を駆動素子
用の工程を利用してそれと同時に作り込むことも可能に
なるので、製作費用を従来より大幅に低減して表示パネ
ルの経済性を向上することができる。

このように、本発明はアクティブマトリックス形表示パ
ネル装置の性能と経済性を同時に向上できる効果を有し
、これを通じてその発展と普及に貢献することが期待さ
れる。

【図面の簡単な説明】

第１図から第５図までが本発明に関し、第１図は本発明
によるアクティブマトリックス形表示パネル装置の基本
構成を示すその等価回路図、第２図は本発明の実施例を
示す表示パネルのアクティブマトリックス基板の一部拡
大平面図、第３図はその要部断面図、第４図は本発明の
異なる実施例を示す表示パネルのアクティブマトリック
ス基板の一部拡大平面図、第５図はその要部断面図であ
る。第６図以降は従来技術に関し、第６図は従来のアク
ティブマトリックス形表示パネル装置の等価回路図、第
７図はそのアクティブマトリックス基板の一部拡大平面
図である０図において、１ニアクチイブマトリツクス基
板の絶縁基板、２：透明導電性膜、３：遮光膜、４：半
導体膜、５：遮光膜、６：絶縁膜ないしは誘電体膜、６
ａ。 ６ｂ：接続用窓、７：接続膜、１０：画素電極、１１：
画素電極の延在部、２０：走査電極、３０：データ電極
、４１：駆動素子としての２端子素子、４１ｐ、４１ｎ
二駆勅素子としての正負方向のダイオード、５０：キャ
パシタ電極、５１：キャパシタ電極部分、５２：キャパ
シタ電極連結部、６０：対向電極、７０：表示媒体ない
しは液晶、 ８０ニアクチイブマ トリックス基 板、 である。

Claims (1)

【特許請求の範囲】
1. 誘電体からなる表示媒体を挟む１対の基板の一方にはマ
   トリックス状に配列された画素電極と各画素電極を表示
   駆動する駆動素子が設けられ、他方には複数個の画素電
   極に対して共通に対向電極が設けられる表示パネル装置
   であって、一方の基板の画素電極および駆動素子が設け
   られる面側に画素電極とともに誘電体膜を挟んでキャパ
   シタを画素電極ごとに形成するキャパシタ電極を他方の
   基板側の対向電極に対応して設け、この一方の基板側の
   キャパシタ電極とそれに対応する他方の基板側の対向電
   極とを同電位に接続して表示を行なうようにしたことを
   特徴とするアクティブマトリックス形表示パネル装置。