JPH028550Y2 - - Google Patents

Info

Publication number
JPH028550Y2
JPH028550Y2 JP11829483U JP11829483U JPH028550Y2 JP H028550 Y2 JPH028550 Y2 JP H028550Y2 JP 11829483 U JP11829483 U JP 11829483U JP 11829483 U JP11829483 U JP 11829483U JP H028550 Y2 JPH028550 Y2 JP H028550Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
base current
main transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11829483U
Other languages
Japanese (ja)
Other versions
JPS6028483U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11829483U priority Critical patent/JPS6028483U/en
Publication of JPS6028483U publication Critical patent/JPS6028483U/en
Application granted granted Critical
Publication of JPH028550Y2 publication Critical patent/JPH028550Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は、負荷に対して直流に挿入される主ト
ランジスタをオン・オフ制御し、そのチヨツピン
グ出力を整流平滑化して負荷に供給する主回路を
もつ直列制御式のチヨツパー回路に関し、更に詳
しくは、その主トランジスタのスイツチング時に
おける電力損失を大幅に減少しうるような主トラ
ンジスタのベース電流引抜き回路を組込んだチヨ
ツパー回路に関するものである。
[Detailed description of the invention] The present invention is a series-controlled chopper that has a main circuit that controls on/off the main transistor inserted into the direct current for the load, rectifies and smoothes the chopping output, and supplies it to the load. More specifically, the present invention relates to a chopper circuit incorporating a main transistor base current drawing circuit that can significantly reduce power loss during switching of the main transistor.

スイツチングレギユレータには種々の型式のも
のがあるが、その一つの型式として直列制御式チ
ヨツパー回路がある。この直列制御式チヨツパー
回路は、例えば第1図に示すように、負荷1に対
して直列に挿入される主トランジスタQ1をコン
トロール回路2の出力でオン・オフ制御し、それ
によつて直流入力電源Eからの出力をチヨツピン
グしてその出力を整流平滑回路3で整流平滑化
し、負荷1に供給するように構成されている。こ
の実施例では、コントロール回路2との接続を容
易にするため、NPN型の主トランジスタQ1に
対してPNP型のトランジスタQ2をコンプリメ
ンタリ接続する構成が採られているが、必ずしも
このような回路構成にしなければならないという
ことではない。尚、ここで抵抗R1,R2は各ト
ランジスタをスイツチングさせるためのベースバ
イアス抵抗である。
There are various types of switching regulators, one of which is a series-controlled chopper circuit. This series-controlled chopper circuit, for example, as shown in FIG. It is configured to chop the output from the oscillator, rectify and smooth the output in a rectifier and smoothing circuit 3, and supply it to the load 1. In this embodiment, in order to facilitate connection with the control circuit 2, a configuration is adopted in which a PNP type transistor Q2 is connected complementary to an NPN type main transistor Q1, but such a circuit configuration is not necessarily required. That doesn't mean you have to. Note that the resistors R1 and R2 are base bias resistors for switching each transistor.

この様な従来方式のチヨツパー回路において
は、トランジスタQ1,Q2のスイツチングスピ
ードは、各トランジスタの性能、即ちフオールタ
イムやストレージタイム等に左右される。つま
り、各トランジスタの特性のばらつきや温度変化
特によつてスイツチングスピードがかなりばらつ
く結果となる。
In such a conventional chopper circuit, the switching speed of transistors Q1 and Q2 depends on the performance of each transistor, such as fall time and storage time. In other words, the switching speed will vary considerably due to variations in the characteristics of each transistor and changes in temperature.

トランジスタのスイツチングスピードが遅い
と、スイツチング時に電流波形と電圧波形が重畳
する面積が増大し、非常に大きな電力損失が生じ
る。特に、トランジスタのオフ時における電力損
失は非常に大きく、フオールタイムやストレージ
タイムの増大はチヨツパー回路を高速化するうえ
において極めて重大な問題なのである。
If the switching speed of a transistor is slow, the area where the current waveform and voltage waveform overlap during switching increases, resulting in extremely large power loss. In particular, the power loss when the transistor is off is very large, and the increase in fall time and storage time is an extremely serious problem in increasing the speed of the chopper circuit.

ところで、トランジスタのスイツチングスピー
ドを速めるためには、ベースバイアス抵抗R1,
R2を小さくして、余剰ベース電流を少なくする
方法が採られるが、その様な方法を採用するとベ
ースバイアス抵抗での消費電力が増大し、それに
よる発熱が問題となるばかりでなく、スイツチン
グ時におけるトランジスタの不飽和を引起す虜が
生じ、余剰ベース電流を少なくするというような
対策には自ずから限度がある。逆に、トランジス
タを充分飽和させるようにするには、ベース電流
を多く供給すれば良いわけだが、そうするとフオ
ールタイムやストレージタイムが増加し、前述の
如く、スイツチング時における電力損失が増大し
てしまうことになる。
By the way, in order to increase the switching speed of the transistor, the base bias resistor R1,
A method is used to reduce R2 and reduce the surplus base current, but such a method increases the power consumption in the base bias resistor, which not only causes problems with heat generation, but also increases the power consumption during switching. There is a problem that causes unsaturation of the transistor, and there is a limit to the measures that can be taken to reduce the excess base current. On the other hand, in order to saturate the transistor sufficiently, it is sufficient to supply a large amount of base current, but this increases the fall time and storage time, and as mentioned above, increases the power loss during switching. It turns out.

いずれにせよ、この様な理由により、直列制御
式チヨツパー回路の出力段における電力損失を減
少させることは技術的に非常に難しい問題を含ん
でいた。しかし、装置の小型化によつて、例えば
この様なチヨツパー回路をハイブリツドIC内に
組込むような場合には、抵抗やトランジスタ等の
電力損失を大幅に減少させ数多くの部品実装を可
能にしなければならない。
In any case, for these reasons, it has been technically a very difficult problem to reduce the power loss in the output stage of the series-controlled chopper circuit. However, due to the miniaturization of devices, for example, when incorporating such a chopper circuit into a hybrid IC, it is necessary to significantly reduce the power loss of resistors, transistors, etc., and make it possible to mount a large number of components. .

本考案の目的は、上記のような従来技術の欠点
を解消すると共に、直列制御式チヨツパー回路の
出力段の電力損失を大幅に減少させ、それによつ
て例えばハイブリツドIC内に実装することがで
きるような改良されたチヨツパー回路を提供する
ことにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to significantly reduce the power loss in the output stage of a series-controlled chopper circuit, thereby making it possible to implement it, for example, in a hybrid IC. The object of the present invention is to provide an improved chopper circuit.

この様な目的を達成することのできる本考案
は、基本的には余剰ベース電流を多くして各トラ
ンジスタを充分に飽和させてスイツチングし、オ
ン期間、オフ期間のトランジスタの電力損失並び
にベースバイアス抵抗の電力損失を少なくすると
ともに、主トランジスタのオフ時に余剰ベース電
流を引抜いてストレージタイムやフオールタイム
が長くなるのを防ぐように工夫したものであり、
より具体的には、主トランジスタのベース回路に
ベース電流引抜き用トランジスタを直列接続し、
またこのベース電流引抜き用トランジスタのベー
スと、直流電源から主トランジスタへの入力線路
との間に、抵抗とコンデンサとの直列回路を接続
し、主トランジスタがオンからオフになる時の上
記コンデンサへの充電電流によつて、ベース電流
引抜き用トランジスタをオンさせるように工夫し
た構成のものである。
The present invention, which can achieve these objectives, basically increases excess base current to sufficiently saturate each transistor before switching, thereby reducing transistor power loss during on and off periods as well as base bias resistance. In addition to reducing the power loss of the main transistor, it is designed to draw out excess base current when the main transistor is turned off, thereby preventing the storage time and fall time from increasing.
More specifically, a base current extraction transistor is connected in series to the base circuit of the main transistor,
In addition, a series circuit consisting of a resistor and a capacitor is connected between the base of this transistor for drawing base current and the input line from the DC power supply to the main transistor, so that when the main transistor is turned from on to off, the capacitor is The structure is devised so that the base current drawing transistor is turned on by the charging current.

以下、図面に基づき本考案について更に詳しく
説明する。第2図は本考案に係る直列制御式チヨ
ツパー回路の一実施例を示す回路図である。判り
易くするため、第1図の部品と対応する部分には
同一の符号を付す。負荷電流の通路となる回路即
ち主回路は、直流入力電源Eと、負荷1に対して
直列に挿入される主トランジスタQ1と、その出
力を整流平滑化する整流平滑回路3とを有する構
成である。コントロール回路2の出力に応答して
オン・オフ制御される主トランジスタQ1によつ
て、直流入力電源Eの出力はチヨツピングされ、
そのチヨツピング出力は整流平滑回路3で整流平
滑化されて負荷1に供給される。前述した如く、
主トランジスタQ1はNRN型のパワートランジ
スタであり、それにPNP型のトランジスタQ2
がコンプリメンタリ接続され、コントロール回路
2に抵抗R3を介して接続される。抵抗R1及び
R2はそれぞれベースバイアス抵抗である。ここ
までの構成は、抵抗値に相違はあるものの各部分
の接続関係は従来の回路と同じである。本実施例
の回路が従来回路と顕著に相違する点は、これら
チヨツパー回路に更に抵抗R4,R5,R6,R
7、コンデンサC、トランジスタQ3からなるベ
ース電流引抜き回路を組込んだ点にある。トラン
ジスタQ3がベース電流引抜き用のトランジスタ
であり、そのコレクタはサージ吸収用の抵抗R7
を介して主トランジスタQ1のベースに接続さ
れ、ベース電流引抜き用トランジスタQ3のエミ
ツタは主トランジスタQ1のエミツタに接続され
る。更に、主回路、即ちここでは主トランジスタ
Q1のコレクタ、とベース電流引抜き用トランジ
スタQ3のベースとの間には、抵抗R4と、コン
デンサCと抵抗R5との並列回路とが直列に挿入
され、またトランジスタQ3のベース−エミツタ
間には抵抗R6が挿入されている。ここで、抵抗
R5はコンデンサCに蓄積された電荷を放出する
ためのものであり、抵抗R6はベース電流引抜き
用トランジスタをオンさせるためのものであり、
更に抵抗R7は前述の如くサージ吸収用である。
従つて、本回路の基本的な動作を考える上では、
抵抗R4とコンデンサCとの直列接続のみを考え
れば良いことになる。
Hereinafter, the present invention will be explained in more detail based on the drawings. FIG. 2 is a circuit diagram showing an embodiment of the series-controlled chopper circuit according to the present invention. For ease of understanding, parts corresponding to those in FIG. 1 are given the same reference numerals. The circuit that serves as a path for the load current, that is, the main circuit, has a configuration including a DC input power source E, a main transistor Q1 inserted in series with the load 1, and a rectifying and smoothing circuit 3 that rectifies and smoothes its output. . The output of the DC input power source E is stopped by the main transistor Q1, which is controlled on and off in response to the output of the control circuit 2.
The chopping output is rectified and smoothed by a rectifying and smoothing circuit 3 and then supplied to a load 1. As mentioned above,
The main transistor Q1 is an NRN type power transistor, and the PNP type transistor Q2
are complementary connected and connected to the control circuit 2 via a resistor R3. Resistors R1 and R2 are each base bias resistors. In the configuration up to this point, although there is a difference in resistance value, the connection relationship of each part is the same as that of the conventional circuit. The circuit of this embodiment is significantly different from the conventional circuit in that these chopper circuits are additionally provided with resistors R4, R5, R6, and R6.
7. A base current extraction circuit consisting of a capacitor C and a transistor Q3 is incorporated. Transistor Q3 is a transistor for drawing base current, and its collector is resistor R7 for surge absorption.
The emitter of the base current drawing transistor Q3 is connected to the emitter of the main transistor Q1. Furthermore, a resistor R4 and a parallel circuit of a capacitor C and a resistor R5 are inserted in series between the main circuit, that is, the collector of the main transistor Q1 here and the base of the base current drawing transistor Q3. A resistor R6 is inserted between the base and emitter of the transistor Q3. Here, the resistor R5 is for discharging the charge accumulated in the capacitor C, and the resistor R6 is for turning on the transistor for drawing the base current.
Furthermore, the resistor R7 is for surge absorption as described above.
Therefore, when considering the basic operation of this circuit,
It is only necessary to consider the series connection of resistor R4 and capacitor C.

次に、本回路の動作について説明する。チヨツ
パー回路としての基本的な動作は、第1図に示し
た如き従来回路のものと同様である。前述した如
く、コントロール回路2は、出力電圧に応じた時
比率でオン・オフのパルス出力を生じ、それによ
つてトランジスタQ2ひいては主トランジスタQ
1をオン・オフ制御する。この主トランジスタQ
1のチヨツピング動作によつて、直流入力電源E
の出力はチヨツピングされ、得られたパルス出力
は整流平滑回路3によつて整流平滑化されて負荷
1に供給するのである。ここで、主トランジスタ
Q1及びトランジスタQ2のベースバイアス抵抗
R1,R2は、従来技術と異なり各トランジスタ
がそのオン時に充分飽和するように、やや低い抵
抗値に設定されている。このようにすると、主ト
ランジスタQ1の余剰ベース電流が多くなるた
め、この場合に問題となるのは、該主トランジス
タQ1のオフ時におけるフオールタイムやストレ
ージタイムの増大である。さて、本回路によれ
ば、主トランジスタQ1がオフした瞬間、該主ト
ランジスタQ1のコレクタ−エミツタ間には直流
入力電源Eの出力電圧がそのまま印加されること
になる。この時、抵抗R4を通してコンデンサC
に充電電流が流れ、それ故、ベース電流引抜き用
トランジスタQ3のベースに急峻な電流が流れる
ことになる。この電流によつて、ベース電流引抜
き用トランジスタQ3は導通し、破線矢印で示す
如く主トランジスタQ1の余剰ベース電流を引込
むことになる。これ故、主トランジスタQ1はオ
フした瞬間、その余剰ベース電流が引抜かれるた
め主トランジスタQ1のフオールタイムやストレ
ージタイムは非常に短くなることとなる。次に、
主トランジスタQ1がオンすると、そのコレクタ
−エミツタ間電圧は、通常約1V程度の電圧とな
り、コンデンサCに充電されていた電荷は、抵抗
R4,R6及び主トランジスタQ1によつて放電
される。この様な動作を繰返すことによつて、非
常に高い効率でチヨツパー回路を作動させること
が可能となるのである。
Next, the operation of this circuit will be explained. The basic operation of the chopper circuit is the same as that of the conventional circuit shown in FIG. As mentioned above, the control circuit 2 generates an on/off pulse output at a duty ratio according to the output voltage, thereby controlling the transistor Q2 and the main transistor Q.
1 on/off control. This main transistor Q
By the chopping operation of step 1, the DC input power source E
The output of the circuit 3 is chopped, and the obtained pulse output is rectified and smoothed by a rectification and smoothing circuit 3, and then supplied to a load 1. Here, the base bias resistors R1 and R2 of the main transistor Q1 and the transistor Q2 are set to slightly low resistance values so that each transistor is sufficiently saturated when it is turned on, unlike the conventional technology. If this is done, the surplus base current of the main transistor Q1 increases, so that the problem in this case is an increase in the fall time and storage time when the main transistor Q1 is turned off. According to this circuit, the moment the main transistor Q1 is turned off, the output voltage of the DC input power source E is directly applied between the collector and emitter of the main transistor Q1. At this time, capacitor C is connected through resistor R4.
Therefore, a steep current flows to the base of the base current extraction transistor Q3. Due to this current, the base current drawing transistor Q3 becomes conductive and draws the excess base current of the main transistor Q1 as shown by the broken line arrow. Therefore, the moment the main transistor Q1 is turned off, its surplus base current is drawn out, so that the fall time and storage time of the main transistor Q1 become extremely short. next,
When the main transistor Q1 is turned on, its collector-emitter voltage usually becomes about 1V, and the charge stored in the capacitor C is discharged by the resistors R4, R6 and the main transistor Q1. By repeating such operations, it becomes possible to operate the chopper circuit with extremely high efficiency.

以上の説明において、ベース電流引抜き用トラ
ンジスタQ3の動作に着目して更に詳しく説明す
れば、次の通りである。
In the above description, a more detailed description focusing on the operation of the base current drawing transistor Q3 will be as follows.

即ち、主トランジスタQ1がオフし始めること
により、主トランジスタQ1のコレクタ−エミツ
タ間に電位差が発生する。この電位差は抵抗R4
とベース電流引抜き用トランジスタQ3のエミツ
タ間に印加されるから、抵抗R4、コンデンサC
を通してベース電流引抜き用トランジスタQ3に
ベース電流が供給され、このため主トランジスタ
Q1のベース電流が抵抗R7を通してベース電流
引抜き用トランジスタQ3に引き抜かれる。
That is, as the main transistor Q1 starts to turn off, a potential difference is generated between the collector and emitter of the main transistor Q1. This potential difference is the resistance R4
Since the voltage is applied between the base current drawing transistor Q3 and the emitter of the transistor Q3, the resistor R4 and the capacitor C
A base current is supplied to the base current drawing transistor Q3 through the resistor R7, so that the base current of the main transistor Q1 is drawn to the base current drawing transistor Q3 through the resistor R7.

このようにベース電流引抜き用トランジスタQ
3がオンし、主トランジスタQ1のベース電流を
引き抜くことにより、主トランジスタQ1のオフ
の速度が速くなる。また、このオフする速度が速
くなることにより、主トランジスタQ1のコレク
タ−エミツタ間に生じる電位差も急峻に増大し、
従つて抵抗R4,コンデンサCを通して流れるベ
ース電流引抜き用トランジスタQ3のベース電流
が増加する。
In this way, the base current drawing transistor Q
3 turns on and draws the base current of the main transistor Q1, thereby increasing the speed at which the main transistor Q1 turns off. Furthermore, as the speed of turning off increases, the potential difference generated between the collector and emitter of the main transistor Q1 also increases sharply.
Therefore, the base current of the base current drawing transistor Q3 flowing through the resistor R4 and the capacitor C increases.

そして、このベース電流増加により、ベース電
流引抜き用トランジスタQ3は主トランジスタQ
1のベース電流をより多く引き抜くように働き、
結果として主トランジスタQ1のオフの速度が非
常に速くなる訳である。
Then, due to this increase in base current, the base current drawing transistor Q3 is changed to the main transistor Q3.
It works to draw out more base current of 1,
As a result, the speed at which the main transistor Q1 turns off becomes very fast.

また、このベース電流引抜き用トランジスタQ
3は、主トランジスタQ1のオフ期間の間オンし
ていることになる。ただし、主トランジスタQ1
をオフするタイミングの時は、抵抗R4、コンデ
ンサCを通して、過大な電流がベース電流引抜き
用トランジスタQ3のベース電流として供給さ
れ、一方主トランジスタQ1がオフ状態にある時
は、直流入力電源Eを介して抵抗R4,R5で規
定される微少な電流がベース電流引抜き用トラン
ジスタQ3のベース電流として供給されることに
なる。
In addition, this base current drawing transistor Q
3 is on during the off period of the main transistor Q1. However, main transistor Q1
When it is time to turn off the main transistor Q1, an excessive current is supplied as the base current of the base current drawing transistor Q3 through the resistor R4 and the capacitor C. On the other hand, when the main transistor Q1 is in the off state, the excessive current is supplied through the DC input power supply E. A small current defined by the resistors R4 and R5 is supplied as the base current of the base current drawing transistor Q3.

従つて、コンデンサCは、主トランジスタQ1
をオンからオフに転じる間、ベース電流引抜き用
トランジスタQ3に過大電流を流せるような定数
に適宜設定されることになる。
Therefore, capacitor C is connected to main transistor Q1
The constant is appropriately set so that an excessive current can flow through the base current drawing transistor Q3 while the transistor Q3 is turned from on to off.

本考案は、上記のように構成した直列制御式チ
ヨツパー回路であるから、主トランジスタのコレ
クタ−エミツタ間電圧の立上がり波形の大幅なス
ピードアツプが可能となり、それによりオン・オ
フ過度時における電力損失を著しく減少しうると
共に、主トランジスタ等のベースバイアス抵抗の
消費電力が少なくて済むため、回路全体としての
電力損失が大幅に減少し、本回路をハイブリツド
IC内に実装することが可能となるなど実用的効
果は極めて大である。
Since the present invention is a series-controlled chopper circuit configured as described above, it is possible to significantly speed up the rising waveform of the voltage between the collector and emitter of the main transistor, thereby reducing power loss during on/off transients. Since the power dissipation of the base bias resistor of the main transistor etc. is also small, the power loss of the entire circuit is significantly reduced, making this circuit suitable for hybrid
The practical effects are extremely large, such as being able to be implemented within an IC.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来技術を示す回路図、第2図は本考
案に係るチヨツパー回路の一実施例を示す回路で
ある。 1……負荷、2……コントロール回路、3……
整流平滑回路、E……直流入力電源、Q1……主
トランジスタ、Q3……ベース電流引抜き用トラ
ンジスタ、R1,R2,R3,R4,R5,R
6,R7……抵抗、C……コンデンサ。
FIG. 1 is a circuit diagram showing a conventional technique, and FIG. 2 is a circuit diagram showing an embodiment of a chopper circuit according to the present invention. 1...Load, 2...Control circuit, 3...
Rectifying and smoothing circuit, E...DC input power supply, Q1...Main transistor, Q3...Base current extraction transistor, R1, R2, R3, R4, R5, R
6, R7...Resistor, C...Capacitor.

Claims (1)

【実用新案登録請求の範囲】 負荷に対して直列に挿入される主トランジスタ
をオン・オフ制御し、これにより直流電源からの
出力をチヨツピングし、またこのチヨツピング出
力を整流平滑化して負荷に供給するようにしたチ
ヨツパー回路において、 前記主トランジスタのベース回路にベース電流
引抜き用トランジスタを直列接続し、 またこのベース電流引抜き用トランジスタのベ
ースと、前記直流電源から前記主トランジスタへ
の入力線路との間に、抵抗とコンデンサとの直列
回路を接続し、 前記主トランジスタがオンからオフになる時の
前記コンデンサへの充電電流によつて、 前記ベース電流引抜き用トランジスタをオンさ
せるようにした直列制御式チヨツパー回路。
[Claims for Utility Model Registration] On/off control of the main transistor inserted in series with the load, thereby chopping the output from the DC power supply, and rectifying and smoothing this chipping output before supplying it to the load. In the chopper circuit configured as above, a base current drawing transistor is connected in series to the base circuit of the main transistor, and between the base of the base current drawing transistor and an input line from the DC power source to the main transistor. , a series control type chopper circuit in which a series circuit of a resistor and a capacitor is connected, and the base current drawing transistor is turned on by the charging current to the capacitor when the main transistor is turned from on to off. .
JP11829483U 1983-07-29 1983-07-29 Series controlled chopper circuit Granted JPS6028483U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11829483U JPS6028483U (en) 1983-07-29 1983-07-29 Series controlled chopper circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11829483U JPS6028483U (en) 1983-07-29 1983-07-29 Series controlled chopper circuit

Publications (2)

Publication Number Publication Date
JPS6028483U JPS6028483U (en) 1985-02-26
JPH028550Y2 true JPH028550Y2 (en) 1990-02-28

Family

ID=30271952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11829483U Granted JPS6028483U (en) 1983-07-29 1983-07-29 Series controlled chopper circuit

Country Status (1)

Country Link
JP (1) JPS6028483U (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169Y2 (en) * 1986-12-23 1995-01-11 株式会社トクヤマ Dehumidifier
JPH0270720U (en) * 1988-11-12 1990-05-29
JP2569041Y2 (en) * 1992-06-30 1998-04-22 フマキラー株式会社 Dehumidifier

Also Published As

Publication number Publication date
JPS6028483U (en) 1985-02-26

Similar Documents

Publication Publication Date Title
US4056734A (en) Compensated base drive circuit to regulate saturated transistor current gain
US4514679A (en) Secondary switch controller circuit for power supply
JPH06276731A (en) Self-excited dc-dc converter
JPH028550Y2 (en)
CN208589920U (en) A kind of isolated form Wide-range voltage-stabilised power source circuit
JPH0767325A (en) DC-DC converter
US4085358A (en) Regulated DC to DC power supply with automatic recharging capability
JPH10293617A (en) Constant voltage power supply device and rush current preventing circuit
JPS5820556B2 (en) rectifier circuit
JPS5820547B2 (en) starting circuit
JPH08280172A (en) Dummy load circuit for switching power unit
JPH06327149A (en) Power supply circuit
JP2599345Y2 (en) Soft start circuit
JP3199571B2 (en) DCDC converter device
JPS6141434Y2 (en)
JPS5918865Y2 (en) Self-excited DC-DC converter
JP2563607Y2 (en) Power supply
JPH0756632Y2 (en) Self-excited DC-DC converter
JPH0521123Y2 (en)
JP2835302B2 (en) Switching power supply
JPH065985B2 (en) Switching drive circuit
JPH057614Y2 (en)
JP2863614B2 (en) Switching power supply circuit
JPS6155340B2 (en)
JP4010056B2 (en) Power circuit