JPH0266520A - Manufacture of active matrix element for liquid crystal display - Google Patents

Manufacture of active matrix element for liquid crystal display

Info

Publication number
JPH0266520A
JPH0266520A JP63218765A JP21876588A JPH0266520A JP H0266520 A JPH0266520 A JP H0266520A JP 63218765 A JP63218765 A JP 63218765A JP 21876588 A JP21876588 A JP 21876588A JP H0266520 A JPH0266520 A JP H0266520A
Authority
JP
Japan
Prior art keywords
film
diode
etching
active matrix
matrix element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63218765A
Other languages
Japanese (ja)
Inventor
Shinji Nishiura
西浦 真治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63218765A priority Critical patent/JPH0266520A/en
Publication of JPH0266520A publication Critical patent/JPH0266520A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To reduce the cost by adding side etching size to the patterning mask size of an upper layer Cr film when the upper layer Cr film and an a-Si film are patterned and applying an isotropic plasma etching method obtained by mounting a substrate on an earth side. CONSTITUTION:An ITO film 20, a Cr film 30, an a-Si film 40, and a Cr film 50 are formed on the glass substrate 10. Then the substrate is installed at an earth-side electrode and the isotropic plasma etching of the Cr film 50 is carried out to form patterns 51 and 52; and the isotropic plasma etching of the a-Si film 40 is carried out by using the Cr film pattern as a mask to form patterns 41 and 42. Here, a resist pattern is of the size obtained by adding the side etching size values in the Cr film etching and a-Si film etching at the time of the plasma etching. Then patterns 31, 32, and 35 are formed and the same patterns 21, 22, and 25 as the Cr films are formed to constitute a diode 11 composed of the Cr film 31, a-Si film 41, and Cr film 51 and a diode 12 composed of the Cr film 32, a-Si film 42, and Cr film 52. Consequently, the cost is reducible.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、走査線とデータ線の間に逆並列接続したアモ
ルファスシリコン (以下a −5lと記す)ダイオー
ドが液晶駆動用電極と直列に接続された液晶テレビなど
のための液晶表示用アクティブマトリクス素子の製造方
法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a method in which an amorphous silicon (hereinafter referred to as a-5l) diode connected in antiparallel between a scanning line and a data line is connected in series with a liquid crystal driving electrode. The present invention relates to a method of manufacturing an active matrix element for a liquid crystal display for a liquid crystal television or the like.

〔従来の技術〕[Conventional technology]

液晶テレビの画質を向上させるために、a −51トラ
ンジスタまたはダイオードを用いたアクティブマトリク
ス駆動の液晶テレビの開発が行われ、製品が市場に出回
りつつある。この種の装置のうちで、ダイオードを用い
るタイプのものは、工程数が少なく低コスト化が容易で
あり、またダイオードを逆並列接続してリングダイオー
ド構成とするため、安定性にすぐれているという特徴が
ある。
In order to improve the image quality of liquid crystal televisions, active matrix driven liquid crystal televisions using A-51 transistors or diodes have been developed, and products are now on the market. Among these types of devices, those that use diodes have fewer steps and are easier to reduce costs, and they are said to have excellent stability because they are connected in antiparallel to create a ring diode configuration. It has characteristics.

第2図はダイオードを用いたアクティブマトリクス型液
晶表示装置の等価回路図を示す、それぞれ別のガラス基
板に形成された走査″431とデータ線2はマトリクス
状をなし、マトリクス走査駆動をすることにより交点に
存在する液晶4を電気的に順次駆動していくものである
。アクティブマトリクス素子は、交点となる液晶駆動用
電極と走査線1の間にそれぞれ数個直列に接続したダイ
オードを並列に接続し、リングダイオード3を形成した
ものを介在させたものである。
Figure 2 shows an equivalent circuit diagram of an active matrix type liquid crystal display device using diodes.The scanning lines 431 and data lines 2 formed on separate glass substrates form a matrix shape, and by performing matrix scanning drive. The liquid crystals 4 located at the intersections are sequentially driven electrically.The active matrix element is composed of several diodes connected in series and connected in parallel between the liquid crystal driving electrodes at the intersections and the scanning line 1. However, a ring diode 3 is interposed therebetween.

第3図(+1)〜telは、図θに示す構造のように2
直列のa−5iダイオードをもつアクティブマトリクス
素子の従来の製造工程を示し、図aにおいては、Naフ
リーの硼珪酸系ガラスまたはソーダガラスの上にsho
wを浸?lまたはスパッタ法等で被覆したガラス基板1
0上に、蒸着法またはスパッタ法で形成したiTo  
(インジウムすず酸化物)、SnJ等の透明導電III
J20、スパッタ法を用いての約1000人の厚さのc
rs 30、プラズマCVD法を用いて形成したpin
接合を有する約4000人の厚さのa −Si膜40、
それぞれスパッタ法を用いての厚さ約1000人のCr
膜50および厚さ約3000人のM膜80を形成する。
Figure 3 (+1) ~ tel is 2 as shown in the structure shown in Figure θ.
The conventional manufacturing process of an active matrix device with a-5i diodes in series is shown, in figure a, the sho
Soak w? Glass substrate 1 coated by l or sputtering method etc.
iTo formed by vapor deposition or sputtering on
(indium tin oxide), transparent conductive III such as SnJ
J20, approximately 1000 cm thick c using sputtering method
rs 30, pin formed using plasma CVD method
A-Si film 40 about 4000mm thick, with a junction
Cr about 1000mm thick each using sputtering method
A film 50 and an M film 80 having a thickness of approximately 3000 mm are formed.

pIn接合は、約500人の厚さのp層、約3000人
の厚さの1層 (ノンドープN)および約500 人の
厚さの0層からなる0次に、フォトリソグラフィ法を用
いてCr膜50.a −5l膜40. Cr膜30をパ
ターニングし、二つのダイオード11.12をCr膜3
1.aSill!J41.  Cr膜51とCr膜32
.a −3t膜42.  Cr膜52とで形成する (
図b)、このフォトリソグラフィ法は、所望のダイオー
ドパターンのレジスト膜を形成し、これをマスクとして
先ず(Hs P Os + If N O3+ CHs
 C00H)溶液によりM膜80をバターニングする0
次いで、このレジスト膜をM膜で補強したマスクを用い
てプラズマエツチングによりCr膜5Q、a −3i膜
40Cr膜30のパターニングをする。先ず、Cc14
 とOoの混合ガスを真空状態で導入し、真空度0.1
〜0.5Torr、 Tl力200〜100OWの条件
でCr膜50をプラズマエツチングし、次いでCF、と
0.の混合ガスを導入し、0.05Torr、  1 
k−の条件でa −Sl膜40をプラズマエツチングし
、最後に再びCCJ 4 とO2の混合ガスを用いて0
.1〜0.5 Torr、 300〜700 Wの条件
でCr膜30のエツチングを行う。
The pIn junction consists of a p layer approximately 500 μm thick, a single layer (non-doped N) approximately 3000 μm thick, and a 0 layer approximately 500 μm thick, and is made of Cr using photolithography. Membrane 50. a-5l membrane 40. The Cr film 30 is patterned, and the two diodes 11 and 12 are connected to the Cr film 3.
1. aSill! J41. Cr film 51 and Cr film 32
.. a-3t membrane 42. Formed with Cr film 52 (
In this photolithography method, a resist film with a desired diode pattern is formed, and using this as a mask, (Hs P Os + If N O3+ CHs
C00H) Buttering the M film 80 with a solution0
Next, the Cr film 5Q, the a-3i film 40, and the Cr film 30 are patterned by plasma etching using a mask in which this resist film is reinforced with an M film. First, Cc14
A mixed gas of
The Cr film 50 was plasma etched under conditions of ~0.5 Torr and Tl force of 200~100 OW, and then etched with CF and 0.5 Torr. A mixed gas of 0.05 Torr, 1
The a-Sl film 40 is plasma etched under k- conditions, and finally etched again using a mixed gas of CCJ 4 and O2.
.. The Cr film 30 is etched under conditions of 1 to 0.5 Torr and 300 to 700 W.

次に、フォトリソグラフィ法により、レジストマスクを
用いて塩化第二鉄と塩酸の混液によって透明導電膜20
のエツチングをし、透明電極パターン21,22.25
を形成する (図cL このあと、NHlとSiH4の
混合ガスをプラズマ分解するプラズマCVD法によりダ
イオード保護用のSiN 11!を形成し、SFb と
C,CJ psの混合ガスを用いてのプラズマエツチン
グによるフォトリソグラフィ法でSiN膜パターン61
,62.63を形成する (図d)、さらに、スパッタ
法を用いて1000人の厚さのCr膜と5000人〜1
−の厚さのA7膜の2!1iからなる金属膜を積層し、
フォトリソグラフィ法により、MにはH,PO,とHN
O3の混液を、 Crには硝酸第二セリウムアンモンと
過塩素酸の混合液をエツチング液として用いて配線金属
膜パターン71,72.73を形成する。この結果、ダ
イオード11とダイオード12とが直列接続され、画素
電極25と走査線73の間に挿入される (図e)。
Next, by photolithography, a transparent conductive film 20 is formed using a resist mask with a mixed solution of ferric chloride and hydrochloric acid.
The transparent electrode patterns 21, 22, 25 are etched.
(Figure cL) After this, SiN 11! for diode protection is formed by plasma CVD method in which a mixed gas of NHl and SiH4 is plasma decomposed, and then SiN 11! is formed for diode protection by plasma etching using a mixed gas of SFb and C, CJ ps. SiN film pattern 61 by photolithography method
, 62.63 (Figure d), and then use a sputtering method to form a Cr film with a thickness of 1000 nm and a Cr film with a thickness of 5000 ~1
A metal film consisting of 2!1i of A7 film with a thickness of - is laminated,
By photolithography, M contains H, PO, and HN.
Wiring metal film patterns 71, 72, and 73 are formed using a mixed solution of O3 as an etching solution and a mixed solution of ceric ammonium nitrate and perchloric acid as an etching solution for Cr. As a result, the diode 11 and the diode 12 are connected in series and inserted between the pixel electrode 25 and the scanning line 73 (FIG. e).

金属膜としてCr膜とM膜の積層膜を用いるのは、Mの
エツチングのときの雰囲気がITO膜に損傷を与えるの
を防ぐためである。
The reason why a laminated film of a Cr film and an M film is used as the metal film is to prevent the atmosphere during etching of M from damaging the ITO film.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第3図で説明した従来の液晶表示用アクティブマトリク
ス素子の製造工程には次の問題点がある。
The conventional manufacturing process of the active matrix element for liquid crystal display explained in FIG. 3 has the following problems.

(11成膜層がITO膜20. Cr膜3Q、a −5
i膜40. Cr膜501M膜80.SiN膜(パター
ン61,62.63を形成)および二層III(パター
ン71.72.73を形成)のためのCrl!l、Aj
膜の8層の多数になる。
(11 film layers are ITO film 20. Cr film 3Q, a-5
i membrane 40. Cr film 501M film 80. Crl! for the SiN film (forming patterns 61, 62.63) and bilayer III (forming patterns 71, 72, 73). l,Aj
There will be as many as 8 layers of membrane.

(2)ダイオード11.12の形成のためにCr膜50
.’a −3i膜40. Cr膜30の3層のバターニ
ングをプラズマエツチングで行う際、サイドエツチング
のためにひさしがでないように、異方性の強い反応性イ
オンエツチングモードの条件とする必要があり、そのた
め電力も大きく、搬送時被加工部材を接地側で行い、エ
ツチング時に対向1i極に移動させなければならないと
いう問題がある。
(2) Cr film 50 for forming diodes 11 and 12
.. 'a-3i membrane 40. When patterning the three layers of the Cr film 30 by plasma etching, it is necessary to set the conditions to a highly anisotropic reactive ion etching mode so that no eaves are left due to side etching. There is a problem in that the workpiece must be transported on the ground side and must be moved to the opposite pole 1i during etching.

(3)配線金属膜をパターン71.72.73の形成の
際に用いる硝酸第二セリウムアンモンが高価である。
(3) The ceric ammonium nitrate used to form the wiring metal film patterns 71, 72, and 73 is expensive.

また配線膜がCr、 11の2層で形成されているため
、配線のサイドエツチングが大きくなり、Crのサイド
エッチがさらに大きく、Mのひさしが形成され、エツチ
ング液等のウェット処理剤の洗浄が不十分となりがちで
、表面に汚染物が残りやすい。
In addition, since the wiring film is formed of two layers of Cr and 11, the side etching of the wiring becomes large, and the side etching of Cr is even larger, forming an M-shape, which makes it difficult to clean with wet processing agents such as etching solution. It tends to be insufficient and contaminants are likely to remain on the surface.

本発明の課題は、被加工部材を接地側においてダイオー
ドを構成するC「膜、a−S+膜のバターニングを行い
、また硝酸第二セリウムアンモンを用いないでひさしの
生しない配線パターンを形成できる低コストの液晶表示
用アクティブマトリクス素子の製造方法を堤供すること
にある。
The object of the present invention is to pattern the C film and a-S+ film that constitute the diode with the workpiece on the ground side, and to form a wiring pattern without an overhang without using ceric ammonium nitrate. An object of the present invention is to provide a low-cost method of manufacturing an active matrix element for liquid crystal display.

〔課題を解決するための手段〕[Means to solve the problem]

上記の諜即の解決のために、本発明は、走査線とデータ
線の間に逆並列接続のa−3lダイオードが液晶駆動用
電橋と直列接続されるアクティブマトリクス素子のダイ
オードを形成する際に、下層Cr!l!!!、  a−
3i膜および上NCr膜を積層し、上層Cr膜を所定の
ダイオードより大きい寸法に等方性プラズマエツチング
でバターニングし、次いで上層Cr膜パターンをマスク
としてa −3illlを等方性プラズマエツチングで
バターニングし、サイドエツチングにより所定のダイオ
ード寸法を得るものとする。また、上層Cr膜+  a
  S i @と共にダイオードを構成する下JiCr
膜を透明溝を膜と同一パターンにバターニングし、上l
lCr膜に絶縁膜の開口部を介して接触し、ダイオード
と透明導電膜からなる画素電極との間およびダイオード
相互間の接続配線ならびに走査線およびデータ線を形成
するM配線をM膜よりバターニングしたのちに、絶縁膜
とA7膜に覆われない下層Cr膜の部分を等方性プラズ
マエツチングで除去するものとする。
In order to solve the above problem, the present invention provides an active matrix device in which A-3L diodes connected in anti-parallel between scanning lines and data lines are connected in series with a liquid crystal drive bridge. In, lower Cr! l! ! ! , a-
The 3i film and the upper NCr film are laminated, and the upper Cr film is patterned by isotropic plasma etching to a size larger than that of a predetermined diode, and then the a-3ill is patterned by isotropic plasma etching using the upper Cr film pattern as a mask. The predetermined diode dimensions shall be obtained by etching and side etching. In addition, the upper layer Cr film + a
Lower JiCr that forms a diode with S i @
Butter the transparent grooves on the membrane in the same pattern as the membrane, and
The M wiring that contacts the lCr film through the opening of the insulating film and forms the connection wiring between the diode and the pixel electrode made of a transparent conductive film, the connection wiring between the diodes, and the scanning line and data line is patterned from the M film. After that, the portion of the lower Cr film that is not covered by the insulating film and the A7 film is removed by isotropic plasma etching.

〔作用〕[Effect]

少なくとも上NCr膜とa−5t膜のパターニング時に
、上JiCr膜のバターニングマスク寸法にサイドエッ
チ分を上乗せすることにより、基板を接地側に搭載して
できる等方性プラズマエツチング法が適用できる。また
、下層Cr1lをM配線バターニング時まで残すことに
より、kl−Cr二層配線を用いなくても透明導電膜の
Mエツチング時の損傷がなくなり、Mのひさしが形成さ
れることがない。
At least when patterning the upper NCr film and the a-5t film, an isotropic plasma etching method in which the substrate is mounted on the ground side can be applied by adding a side etching amount to the patterning mask dimensions of the upper JiCr film. Furthermore, by leaving the lower layer Cr1l until the time of M wiring patterning, the transparent conductive film is not damaged during M etching without using a kl-Cr double layer wiring, and no M overhang is formed.

そして、Cr膜のバターニング、除去はすべて等方性プ
ラズマエツチングで行われ、高価なCr1llのエツチ
ング液の使用を不要にする。
All buttering and removal of the Cr film is performed by isotropic plasma etching, making it unnecessary to use an expensive Cr111 etching solution.

〔実施例〕〔Example〕

第1図fa)〜le)は本発明の一実施例の工程を示し
、第3図と共通の部分には同一の符号が付されている0
図aにおいては、ガラス基板10上に、電子ビームまた
はスパッタ蒸着法によりTTO膜20を1ooo〜20
00人の厚さに成膜し、その上にスパッタ法でCr膜3
0を1000〜2000人の厚さに成膜した0次に、p
in接合を有するa−Sl膜40を約0.4−の厚さに
グロー放電法を用いて成膜し、その上に、スパッタ法で
Cr膜50を1000〜2000人の厚さに成膜した。
Figures 1 fa) to le) show the steps of an embodiment of the present invention, and parts common to those in Figure 3 are denoted by the same reference numerals.
In FIG.
A film was formed to a thickness of 0.00 mm, and then a Cr film 3 was deposited on it by sputtering.
The p
An a-Sl film 40 having an in-junction is formed to a thickness of approximately 0.4 mm using a glow discharge method, and a Cr film 50 is formed thereon to a thickness of 1000 to 2000 mm using a sputtering method. did.

そのあと、フォトリソグラフィ法により図示しないレジ
ストパターンを形成し、基板を接地側の電極に設置して
真空度0.1〜0.5 Torr、電力200〜10’
OOWの条件でCC1,と0□の混合ガスを用いてcr
ssoの等方性プラズマエツチングを行い、パターン5
1.52を形成した0次いで、レジストパターンおよび
Cr1lパターンをマスクにして真空度0.1〜0.5
 Torr、電力200〜100OWの条件でSF4と
CI Cj F sの混合ガスを用いてa −3i膜4
0の等方性プラズマエツチングし、パターン41.42
を形成した (図b)、この場合、等方性エツチングで
あるためサイドエッチが起こるので、レジストパターン
はプラズマエツチング時のCr膜エツチング時とaSi
膜エツチング時のサイドエッチ分を加えただけ大きくし
た寸法にしておく0次いで、再び図示しないレジストパ
ターンを形成し、これをマスクとしてCr膜30を真空
度0.1〜0.5 Torr、 tカ200〜100O
Wの条件でcct、と08の混合ガスを用いて等方性プ
ラズマエツチングを行い、パターン31.32.35を
形成した。さらに、塩化第二鉄と塩酸の混液でITO膜
20をエツチングしてCr膜と同一パターン21.22
.25を形成した (図C)。この結果、Cr膜31.
a −Sl膜41. Cr膜51よりなるダイオード1
1と、 Cr膜32.a −3t膜42. Cr膜52
よりなるダイオード12が構成される0次にNHsを5
iHaに対して30〜80%混合したガスをプラズマ分
解するプラズマCVD法によりSiN膜を0.3〜1−
の厚さに成膜し、SF4とCx IJ F sの混合ガ
スを用いてのプラズマエツチングを行い、Cr膜31,
51.32.52の上に開口部を有し、ダイオード11
.12の側面を覆うSiN膜パターン61.62および
63を形成した (図d)、このあと、M膜を5000
人〜1−の厚さにスパッタ法で蒸着し、フォトリソグラ
フィにより図示しないレジストパターンを形成し、H,
PO,とHNO3の混液でエツチングしてダイオード1
1のCr膜51と画素を極25を接続する配線81.ダ
イオード11のCr膜31とダイオード12のCr膜5
2を接続する配線82およびCr膜32にSiNM62
と63の間の開口部で接触する走査線83のパターンを
形成した0次いで、真空度0.1〜0.5 Torr、
 電極力200〜1000Wの条件でCCl2と0゜の
混合ガスを用いて等方性プラズマエツチングし、A7膜
、 SiN膜で覆われていない部分のCr膜35を除去
した (図e)、この結果、ITOからなる画素電橋2
5の上には、M配線81の下の部分にのみCr膜35が
残る。なお、残ったレジストは、湿式の剥離剤を用いて
除去した。
After that, a resist pattern (not shown) is formed by photolithography, the substrate is placed on the ground electrode, and the vacuum level is 0.1-0.5 Torr and the power is 200-10'.
cr using a mixed gas of CC1 and 0□ under OOW conditions.
Perform sso isotropic plasma etching to create pattern 5.
1.52 was formed.Then, using the resist pattern and Cr1l pattern as a mask, the degree of vacuum was 0.1 to 0.5.
A-3i film 4 was formed using a mixed gas of SF4 and CI Cj F s under conditions of Torr and power of 200 to 100 OW.
0 isotropic plasma etching, pattern 41.42
(Figure b). In this case, side etching occurs due to isotropic etching, so the resist pattern is different from that of the Cr film during plasma etching and the aSi etching.
The dimensions are made larger by the addition of side etching during film etching.Next, a resist pattern (not shown) is formed again, and using this as a mask, the Cr film 30 is exposed to a vacuum degree of 0.1 to 0.5 Torr. 200~100O
Isotropic plasma etching was performed using a mixed gas of CCT and 08 under conditions of W to form patterns 31, 32, and 35. Furthermore, the ITO film 20 is etched with a mixture of ferric chloride and hydrochloric acid to form the same pattern 21, 22 as the Cr film.
.. 25 was formed (Figure C). As a result, the Cr film 31.
a-Sl film 41. Diode 1 made of Cr film 51
1, and a Cr film 32. a-3t membrane 42. Cr film 52
A diode 12 is made up of 0-order NHs of 5
The SiN film is formed into a 0.3 to 1-
The Cr film 31,
with an opening above 51.32.52 and a diode 11
.. SiN film patterns 61, 62 and 63 were formed to cover the side surfaces of 12 (Fig.
A resist pattern (not shown) is formed by photolithography, and H,
Diode 1 was etched with a mixture of PO and HNO3.
A wiring 81 connecting the Cr film 51 of No. 1 and the pixel to the pole 25. Cr film 31 of diode 11 and Cr film 5 of diode 12
2 and the Cr film 32.
and 63 formed a pattern of scanning lines 83 in contact with the openings between them.
Isotropic plasma etching was performed using a mixed gas of CCl2 and 0° under the conditions of an electrode force of 200 to 1000 W to remove the portion of the Cr film 35 that was not covered by the A7 film and the SiN film (Figure e). , pixel electric bridge 2 made of ITO
5, the Cr film 35 remains only in the portion below the M wiring 81. Note that the remaining resist was removed using a wet remover.

上記の実施例においては、次の利点がある。The above embodiment has the following advantages.

+1)成膜層がITO膜20. Cr1I130.  
a −5i膜40. Cr膜50. SiN膜(61,
62,63)、 Aj膜80の6層で、層数が第3図の
従来例に比し2層減少する。
+1) The film forming layer is an ITO film 20. Cr1I130.
a-5i membrane 40. Cr film 50. SiN film (61,
62, 63), the Aj film 80 has six layers, which reduces the number of layers by two compared to the conventional example shown in FIG.

(21Cr層がすべてプラズマエツチングでバターニン
グあるいは除去されて一元化され、湿式エツチングが行
われないので高価なエツチング液が不要となる。
(All the 21Cr layers are buttered or removed by plasma etching and are unified, and no wet etching is performed, eliminating the need for expensive etching solutions.

(31AI −Cr配線を用いないので、Mのひさしが
生ずることがなくなり、表面にエツチング液等が残るこ
とがなく、後工程での液晶との相互作用で起こる表示不
良がなくなる。
(Since no 31AI-Cr wiring is used, there is no M overhang, no etching solution remains on the surface, and display defects caused by interaction with liquid crystal in subsequent steps are eliminated.

(4)異方性の反応性イオンエツチングを用いず、等方
性のプラズマエツチングを用いるので、基板を接地側の
電極上に搭載して行うことができ、装置が簡単になる。
(4) Since isotropic plasma etching is used instead of anisotropic reactive ion etching, etching can be performed with the substrate mounted on the grounded electrode, which simplifies the apparatus.

上記の実施例において第1図!d)について説明したS
iN膜成膜時の条件を次のように変更した。すなわち、
真空排気後ちっ素ガスを導入し、0.1〜Q、5 To
rrのちっ素雰囲気にしたのち、NH,とSiH*を追
加導入し、真空度0.1〜0.5 Torr、電力30
0〜100OWの条件で放電を行い成膜した。さらに成
膜プロセスは、各ロフト個々に変化させ、ロフト毎に低
電圧時のリーク不良を調べた結果を第1表に示す、成膜
プロセスの変化は最初のちっ素導入時の時間、放電発生
の有無であり、その後ちっ素に5ilaと%I*を添加
した雰囲気中で1〜10分間の放電を阿峰に行った。
In the above embodiment, Figure 1! S who explained about d)
The conditions for forming the iN film were changed as follows. That is,
After vacuum evacuation, introduce nitrogen gas, 0.1~Q, 5 To
After creating a nitrogen atmosphere of rr, NH and SiH* were additionally introduced, the vacuum degree was 0.1 to 0.5 Torr, and the power was 30
A film was formed by performing discharge under the conditions of 0 to 100 OW. Furthermore, the film formation process was varied individually for each loft, and the results of examining leakage defects at low voltage for each loft are shown in Table 1. After that, a discharge was performed for 1 to 10 minutes in an atmosphere in which 5ila and %I* were added to nitrogen.

第1表 上述の実施例のようにNH3とSiH4の混合ガスのプ
ラズマ分解によりSiN膜を形成した場合、IJ −り
不良が30%であったのに対し、著しく改善されている
ことが第1表よりわかる。また最初のちっ素のみの導入
時間が長い方が、またその際にも放電を行った方が有効
であることもわかる。
Table 1: When the SiN film was formed by plasma decomposition of a mixed gas of NH3 and SiH4 as in the above example, the IJ-reflection defect was 30%, but the first result was that it was significantly improved. This can be seen from the table. It can also be seen that it is more effective to introduce only nitrogen initially for a longer period of time, and to perform discharge at that time as well.

さらに、これに付加してa−5ill!40のプラズマ
エツチングによるパターニング後、反応槽に酸素ガスを
導入して真空度0.1〜0.5 Torr、電力300
〜iooowの条件で放電し、レジストの灰化を行うと
リーク不良がほとんどなくなった。なお、SiN膜のバ
ターニング、M膜のバターニングの際に使用したレジス
トパターンの剥離も、ガスの切り換えによりOtガス中
で灰化によって行うことができ剥離液の使用はCr成膜
0とITO膜20のエツチングによるバターニングの後
だけとなって剥離液の消費の節約となる。
Furthermore, in addition to this, a-5ill! After patterning by plasma etching in step 40, oxygen gas was introduced into the reaction tank and the vacuum was 0.1 to 0.5 Torr and the power was 300.
When the resist was ashed by discharging under the conditions of ~iooow, leak defects almost disappeared. The resist pattern used for buttering the SiN film and the M film can also be removed by ashing in Ot gas by switching the gas. This is done only after buttering by etching the film 20, which saves consumption of stripping solution.

第4図(a)〜fflは本発明の異なる実施例の工程を
示し、やはり第3図と共通の部分には同一の符号が付さ
れている。図aにおいては、ガラス基板lOの上に電子
ビームまたはスパッタ蒸着法によりITo膜20を10
00〜2000人の厚さに成膜し、その上にスパッタ法
でCr成膜0を1000〜2000人の厚さに成膜した
0次にフォトリソグラフィ法により図示しないレジスト
パターンを形成し、これをマスクとしてCr成膜0を真
空度0.1〜0.5 Torr、電力200〜1000
Wの条件でCC14と0□の混合ガスを用いてプラズマ
エツチングし、CrWXのパターン31.32.35を
形成し、ひきつづき塩化第二鉄と塩酸の混液でIT○膜
20をエツチングしてCr膜と同一のパターン21.2
2.25を形成した(図b)0次いで、反応層に真空度
0.1〜I Torr、電力500W〜IK賀の条件で
生成した11tプラズマ内に5分放置後、プラズマCv
D法を用いてpin接合を有するa −Sl膜40を約
4000人の厚さに全面成膜、ひきつづいてスパッタ法
を用いてCr成膜0を1000〜2000人の厚さでそ
の上に蒸着した (図c)、この積層膜の上にフォトリ
ングラフィ法を用いて図示しないがサイドエッチ分だけ
寸法を広げたレジストパターンを被着させ、真空度0.
1〜0.5 Torr、 ii力200〜100OWの
条件でCCJ、と0.の混合ガスを用い、基板を接地側
のt極に搭載してCr成膜0を等方性プラズマエツチン
グすることによりダイオードの上部電極となるCr膜パ
ターン51.52を形成し、ひきつづいてレジストパタ
ーンl Cr膜パターンをマスクにして、ガスのみSP
、 + C,CZ F、の混合ガスにする他同−条件で
a−3t膜を等方性プラズマエツチングして各ダイオー
ドのa −5tl141.42のパターンを形成した。
4(a) to ffl show steps of different embodiments of the present invention, and the same parts as in FIG. 3 are given the same reference numerals. In FIG.
A resist pattern (not shown) is formed by a 0-order photolithography method on which a Cr film 0 is formed by sputtering to a thickness of 1000 to 2000 nm. Using as a mask, deposit 0 Cr film at a vacuum level of 0.1 to 0.5 Torr and a power of 200 to 1000.
Plasma etching is performed using a mixed gas of CC14 and 0□ under W conditions to form CrWX patterns 31, 32, and 35, and then the IT○ film 20 is etched with a mixture of ferric chloride and hydrochloric acid to form a Cr film. Same pattern as 21.2
2.25 was formed (Figure b) 0. Next, the reaction layer was left in an 11t plasma generated under the conditions of a vacuum of 0.1 to I Torr and a power of 500 W to IK for 5 minutes, and then the plasma CV
An a-Sl film 40 having a pin junction is formed on the entire surface using the D method to a thickness of approximately 4000 nm, and then a Cr film 0 is evaporated thereon to a thickness of 1000 to 2000 nm using a sputtering method. (Fig. c), a resist pattern (not shown) whose dimensions were enlarged by the side etching was deposited on this laminated film using a photolithography method, and the vacuum degree was 0.
1 to 0.5 Torr, ii CCJ under the conditions of force 200 to 100 OW, and 0. Using a mixed gas of l SP only the gas using the Cr film pattern as a mask.
The a-3t film was isotropically plasma etched using a mixed gas of , +C, CZF, and the same conditions to form an a-5tl141.42 pattern for each diode.

その後反応槽に酸素ガスを導入して真空度0.1〜0.
5 Torr、 ii力300〜I K−の条件で放電
し、レジスト膜の灰化を行った (図d)、この結果、
Cr膜31゜a −3i膜41. Cr膜51よりなる
ダイオード11と、Cr膜32.a −3t膜42. 
Cr11952よりなるダイオード12が構成される0
次にスパッタ蒸着によりアルミニウム膜80を全面に5
000人〜1μの厚さに被着しく図e)、その上にフォ
トリソグラフィ法により図示しないレジストパターンを
形成、H,PO,とHNOsの混液でエツチングしてM
配線パターン8L82および走査線パターン83を形成
した。さらに真空度0.1〜0.5 Torr、 Tl
力200〜1000Wの条件でCC7゜+Qtの混合ガ
ス雰囲気中でプラズマ放電を発生させることにより、I
TO膜上のM膜パターン81゜82.83. a−3i
膜パターン41.42で覆われていないCr膜を除去し
、Cr膜31からM配線82の下の部分34゜Cr膜3
2から走査線83の下の部分33が分離され、ITOか
らなる画素電極25の上にはり配線81の下の部分にの
みCrtl135が残る (図f)。
After that, oxygen gas is introduced into the reaction tank and the degree of vacuum is 0.1 to 0.
The resist film was ashed by discharging at 5 Torr and a force of 300 to IK- (Fig. d). As a result,
Cr film 31°a-3i film 41. A diode 11 made of a Cr film 51, a Cr film 32. a-3t membrane 42.
0 where the diode 12 made of Cr11952 is constructed
Next, an aluminum film 80 is deposited on the entire surface by sputter deposition.
A resist pattern (not shown) is formed on it by photolithography, and etched with a mixture of H, PO, and HNOs.
A wiring pattern 8L82 and a scanning line pattern 83 were formed. Furthermore, the degree of vacuum is 0.1 to 0.5 Torr, Tl
I
M film pattern on TO film 81°82.83. a-3i
The Cr film not covered by the film patterns 41 and 42 is removed, and the portion 34° below the M wiring 82 from the Cr film 31 is removed from the Cr film 3.
The portion 33 below the scanning line 83 is separated from 2, and the Crtl 135 remains only in the portion below the beam wiring 81 on the pixel electrode 25 made of ITO (FIG. f).

この実施例においては前記の実施例の利点(2)。This embodiment has the advantage (2) of the previous embodiment.

+31. (41のほかに次の利点がある。+31. (In addition to 41, there are the following advantages.

(1)成膜層はI T Ol!!20. Cr成膜0、
a −5lll14Q、 Cr成膜0. A7膜80の
5Nで、層数が第3図の場合に比し3層減少する。
(1) The film formation layer is IT Ol! ! 20. Cr film formation 0,
a-5lll14Q, Cr film formation 0. When the A7 film 80 is 5N, the number of layers is reduced by three layers compared to the case of FIG.

(2)ダイオードパターン形成後のレジスト膜除去をプ
ラズマアッシングで行うことにより、各ダイオードのa
−5i膜の側面が絶縁化され、S+N&f!l縁膜の成
膜およびバターニングが不要となった。
(2) By using plasma ashing to remove the resist film after forming the diode pattern, the a
The side surfaces of the −5i film are insulated, and S+N&f! Edge film formation and buttering are no longer necessary.

絶縁化はa−31膜側面の酸化によると考えられるが、
これでパターニング用のマスクは従来の4枚から3枚に
減少する。
The insulation is thought to be due to the oxidation of the side surface of the a-31 film, but
This reduces the number of patterning masks from the conventional four to three.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、エツチングマスクをサイドエッチ分を
考慮して拡げることにより基板を接地側に搭載できる等
方性プラズマエツチングを使用してのバターニングが可
能になり、エツチング装置が簡単になった。また、ダイ
オードの下層として用いるCr膜を残してM膜の配線パ
ターンを形成し、不用Cr膜をドライエツチングにより
除去することにより、AI−Cr2層配線を用いた場合
に生ずるひさしをなくすことができ、表面の清浄度が向
上し、液晶との相互作用によって起こる不良の発生が防
止された。そして、Crのための高価なエッチング液も
不用となりこの面からも低コスト化に有効である。
According to the present invention, by expanding the etching mask in consideration of the side etching, it is possible to perform patterning using isotropic plasma etching, which allows the substrate to be mounted on the ground side, and the etching equipment has become simpler. . Furthermore, by leaving the Cr film used as the lower layer of the diode and forming an M film wiring pattern, and removing the unnecessary Cr film by dry etching, it is possible to eliminate the overhang that occurs when using AI-Cr two-layer wiring. , surface cleanliness was improved, and defects caused by interaction with liquid crystals were prevented. Further, an expensive etching solution for Cr is not required, which is also effective in reducing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の工程を順に示す断面図、第
2図はダイオードを備えたアクティブマトリクス基板を
用いた液晶表示装置の等価回路図、第3図は従来のアク
ティブマトリクス素子製造方法の工程を順に示す断面図
、第4図は本発明の異なる実施例の工程を順に示す断面
図である。 10ニガラス基板、11.12:ダイオード、20:■
TO膜、25:ITO画素電掻電橋0.31.32.3
5゜50、51.52 :Cr膜、40.4L 42:
 a−3t膜、80:A!膜、81,82:Aj配線、
83:A7走査線。 第2図 第1図 第3図
Fig. 1 is a cross-sectional view showing the steps of an embodiment of the present invention, Fig. 2 is an equivalent circuit diagram of a liquid crystal display device using an active matrix substrate equipped with diodes, and Fig. 3 is a conventional method for manufacturing an active matrix element. FIG. 4 is a cross-sectional view sequentially showing the steps of the method; FIG. 4 is a cross-sectional view sequentially showing the steps of different embodiments of the present invention. 10 glass substrate, 11.12: diode, 20:■
TO film, 25: ITO pixel electric bridge 0.31.32.3
5°50, 51.52: Cr film, 40.4L 42:
a-3t film, 80:A! Film, 81, 82: Aj wiring,
83: A7 scanning line. Figure 2 Figure 1 Figure 3

Claims (2)

【特許請求の範囲】[Claims] (1)走査線とデータ線の間に逆並列接続のアモルファ
スシリコンダイオードが液晶駆動用電極と直列接続され
るアクティブマトリクス素子のダイオードを形成する際
に、下層クロム膜、アモルファスシリコン膜および上層
クロム膜を積層し、上層クロム膜を所定のダイオードよ
り大きい寸法に等方性プラズマエッチングでパターニン
グし、次いで上層クロム膜パターンをマスクとしてアモ
ルファスシリコン膜を等方性プラズマエッチングでパタ
ーニングし、サイドエッチングにより所定のダイオード
寸法を得ることを特徴とする液晶表示用アクティブマト
リクス素子の製造方法。
(1) When forming a diode of an active matrix element in which amorphous silicon diodes connected in antiparallel between scanning lines and data lines are connected in series with liquid crystal driving electrodes, a lower chromium film, an amorphous silicon film, and an upper chromium film are The upper layer chromium film is patterned by isotropic plasma etching to a size larger than the predetermined diode, then the amorphous silicon film is patterned by isotropic plasma etching using the upper layer chromium film pattern as a mask, and side etching is performed to form the predetermined diode. A method for manufacturing an active matrix element for a liquid crystal display, characterized by obtaining diode dimensions.
(2)走査線とデータ線の間に逆並列のアモルファスシ
リコンダイオードが液晶駆動用電極と直列接続されるア
クティブマトリクス素子のダイオードを形成する際に、
上層クロム膜、アモルファスシリコン膜と共にダイオー
ドを構成する下層クロム膜を透明導電膜と同一パターン
にパターニングし、上層クロム膜に絶縁膜の開口部を介
して接触し、ダイオードと透明導電膜からなる画素電極
との間およびダイオード相互間の接続配線ならびに走査
線およびデータ線を形成するアルミニウム配線をアルミ
ニウム膜よりパターニングしたのちに、絶縁膜およびア
ルミニウム膜に覆われない下層クロム膜の部分を等方性
プラズマエッチングで除去することを特徴とする液晶表
示用アクティブマトリクス素子の製造方法。
(2) When forming a diode of an active matrix element in which antiparallel amorphous silicon diodes are connected in series with a liquid crystal driving electrode between a scanning line and a data line,
The lower chromium film, which together with the upper chromium film and the amorphous silicon film constitutes the diode, is patterned in the same pattern as the transparent conductive film, and is brought into contact with the upper chromium film through an opening in the insulating film, forming a pixel electrode consisting of the diode and the transparent conductive film. After patterning the aluminum wiring that forms the connection wiring between the diodes and the diodes as well as the scanning line and data line from the aluminum film, isotropic plasma etching is performed on the parts of the lower chromium film that are not covered by the insulating film and the aluminum film. A method for producing an active matrix element for a liquid crystal display, characterized in that the active matrix element is removed by removing the active matrix element.
JP63218765A 1988-09-01 1988-09-01 Manufacture of active matrix element for liquid crystal display Pending JPH0266520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63218765A JPH0266520A (en) 1988-09-01 1988-09-01 Manufacture of active matrix element for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218765A JPH0266520A (en) 1988-09-01 1988-09-01 Manufacture of active matrix element for liquid crystal display

Publications (1)

Publication Number Publication Date
JPH0266520A true JPH0266520A (en) 1990-03-06

Family

ID=16725048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63218765A Pending JPH0266520A (en) 1988-09-01 1988-09-01 Manufacture of active matrix element for liquid crystal display

Country Status (1)

Country Link
JP (1) JPH0266520A (en)

Similar Documents

Publication Publication Date Title
KR100375435B1 (en) Method of manufacturing thin film transistor and liquid crystal display using same
JP2637078B2 (en) Method of depositing gate electrode material for tipping thin film field effect transistor
JP4657587B2 (en) Thin film transistor display panel
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JPH05190508A (en) Thin film etching method and laminated thin film etching method
JPH0266520A (en) Manufacture of active matrix element for liquid crystal display
KR100599960B1 (en) Method for manufacturing tft-lcd
KR100351220B1 (en) Contact hole formation method of active matrix substrate
JPH07134312A (en) Liquid crystal display device and its production
US20030127425A1 (en) System and method for etching resin with an ozone wet etching process
JPH04155315A (en) Manufacture of multi-layer film wiring body
JP3393470B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002299627A (en) Method for manufacturing thin film transistor and liquid crystal display device using the same
JPH0743734A (en) Formation of ito patterning layer
JPH05323374A (en) Thin-film transistor matrix device and its production
JPH07104314A (en) Manufacture of liquid crystal display device
JP3230311B2 (en) Manufacturing method of TFT matrix
JPH01224726A (en) Production of active matrix element for liquid crystal display
JPH02295132A (en) Manufacture of thin-film transistor
JPS63119256A (en) Manufacture of active matrix substrate
JPH07112068B2 (en) Manufacturing method of active matrix array
JPH0541390A (en) Manufacture of thin film transistor
JPH0830824B2 (en) Method of manufacturing thin film transistor array