JPH02501789A - アナログ/ディジタル適応ラインエンハンサ - Google Patents
アナログ/ディジタル適応ラインエンハンサInfo
- Publication number
- JPH02501789A JPH02501789A JP63503179A JP50317988A JPH02501789A JP H02501789 A JPH02501789 A JP H02501789A JP 63503179 A JP63503179 A JP 63503179A JP 50317988 A JP50317988 A JP 50317988A JP H02501789 A JPH02501789 A JP H02501789A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- mixing
- channel
- adaptive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0001—Analogue adaptive filters
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
アナログ/ディジタル適応ラインエンハンサ背景
ディジタルおよびアナログ適応ラインエンハンサは両方とも、広帯域雑音領域に
存在する狭帯域周波数の成分を高めるように、狭帯域フィルタとして作用する。
適応ラインエンハンサは、ウィーナーホップフィルタの最小平均二乗(LMS)
近似値を与えるために、入力信号の変形に自動的に調整するように構成される。
この装置は、相関安定スペクトルラインを通過させるために、時間的に相関され
ない信号の成分を自動的にフィルタ処理するように連続的に調整される多くのス
トアされた重み値を使用する。
「適応ラインエンハンサ」 (“Adaptive Line Enhanse
r”)と題され、1980年12月9日に発行されたマツクール(McCool
)等の米国特許第4,238.746号および「適応検出器」 (”Adapt
ive Detector”)と題され、1981年1月6日に発行されたマツ
クール等の米国特許第4,243.935号および米国二ニーヨーク、第CAS
−28(1981)6月N6巻、「回路とシステムに関するIEEE)ランザク
シジンJ (IEEE Transactions on C1rcuits
and Systems、Vol、CAS−28(1981) June N6
、New York USA)に1981年に発行されたフェララ、ジニニア(
Ferrara、J r、)およびウィドロー(Widrow)による「時間順
次適応フィルタ」 (“The Time−Sequenced Adapti
ve Filter”)と題された論文は、先行技術の装置を示し、および/ま
たは適応ラインエンハンサの理論的基本の論議を提供している。
この発明の利用に適切であるディジタル適応フィルタは、1982年7月1日に
出願のrMSE可変ステップ適応フィルタJ (”MSE Variable
5tep Adaptive Filter”)と題されたR、W、 ハリス(
R,W、Ha r r i s)等の名義の先の同時係属中の米国特許出願連続
番号第394,488号にもまた示されている。その出願の開示は、ここに引用
によりこの文書へ援用されている。
図面の簡単な説明
この発明は、この発明の実施例に従って構成されたアナログ/ディジタル適応ラ
インエンハンサのブロック図を示す図を参照することにより説明される。
技術上の説明
第1図に示される適応ラインエンハンサ10は、ライン12上でアナログ入力信
号を受取る。この信号は、「アナログチャネル」と明示されるライン14上で、
アナログ加算器の非反転入力に通過される。ライン14上のアナログ信号は、広
帯域および狭帯域成分の両方を有する。広帯域チャネル出力信号は、出力ライン
18上でアナログ加算器16によって与えられるが、これは、アナログ加算器1
6の反転入力端子への狭帯域チャネル信号の応用に起因して、狭帯域チャネル信
号がアナログ加算器のアナログチャネル信号から減算された後に行なわれる。
狭帯域チャネル信号を発生させるために、アナログ入力信号はライン20上で帯
域フィルタ22に結合される。帯域フィルタ22の出力は、ライン24上でミク
サまたは信号マルチプライヤ26に結合される。マルチプライヤ26の別の入力
は、ライン30上で安定した局部発振器28の出力を受取る。帯域フィルタ22
は、局部発振器の周波数が周波数帯域の最下位の端部にある状態で、信号の平面
帯域を通過させるように理想的に構成される。こうして、ライン32上で与えら
れたミクサの出力は、局部発振器周波数から現存の周波数帯域の上部の周波数へ
延在して適応フィルタにより処理される、帯域フィルタにより供給される混合信
号を含む。
ライン32上で信号を受取る低域フィルタは、直流から局部発振器の周波数より
もはるかに低い周波数へのアナログ/ディジタル変換器38に、ライン36上で
信号を通過させるであろう。こうして基準チャネルでは、入力信号からタップさ
れた電力は、帯域フィルタ処理されてベースバンドに下方変換される。次いで低
域フィルタは、混合された基準信号の帯域幅をディジタル適応フィルタのナイキ
スト周波数にさらに限定するのに使用される。
A/D変換器38のディジタル出力は、ライン40上で適応フィルタ42に与え
られる。適応フィルタ内には、重み値をストアする多くの重みアキュムレータが
ある。A/D変換器からの信号は、非相関(decorrelation)遅延
を介して、タップされた遅延ラインの多くのタップに与えられる。適応フィルタ
のディジタル狭帯域チャネル信号は、ライン44上でディジタル/アナログ出力
変換器46に与えられる。D/A変換器46の出力は、狭帯域信号を誘導するよ
うにライン48上で与えられる。より多くのタップを付加することによって、か
つ重み更新タップから狭帯域出力タップをシフトすることによって、遅延はクロ
ックサイクルの整数で調整され得るであろうが、フィードバックループを介する
時間遅延は、完全にタロツクサイクルの整数であるのではないことを見い出し得
るであろう。1クロツクサイクル期間よりも少ない時間の変化への調整は、D/
A変換器46のためのクロックφ1とA/D変換器38との間に、相対タイミン
グの差によって与えられ得る。たとえば、クロックφ1の立上がり端縁のA/D
変換器38をトリガオフすることにより、かつ適切なタイミング調整を与えるの
に、十分にクロックφ1から時間的に遅延されているクロックφ2の以下に続く
端縁のD/A変換器46をφ2トリガオフすることによってこれは行なわれ得る
であろう。たとえば、フィードバックループを介する実際的な遅延は2.7クロ
ツクサイクルであり、かつD/A変換器46をトリガする際に3つの付加的なり
ロック遅延サイクルを与えるように、3つの付加的なタップが付加されたと仮定
されるならば、A/D変換器38のタイミングは0. 3クロツクサイクルだけ
早いであろう。この0.3クロツクサイクルの差は、D/A変換器46ならびに
A/D変換器38および50のタイミングを制御することによって調整され得る
であろう。
ライン48上の狭帯域チャネル信号は、D/A変換器から高周波数遷移成分をな
くすのに使用される低帯域フィルタ51に与えられる。次いでその信号は、ライ
ン52上でミクサ゛54に通過される。ミクサ54は、ライン56上で局部発振
器信号を受取り、かつ狭帯域チャネル混合出力信号はライン58上で帯域フィル
タ60に与えられる。帯域フィルタ60の出力は、ライン62上でアナログ加算
器16の反転入力端子に与えられる。帯域フィルタ60は、ミクサ54で生じた
アップ変換によって発生されたより低い側波帯をなくすのに使用される。狭帯域
チャネル出力はライン64上で与えられ得るであろう。
アキュムレータの重みを更新するためのエラー信号は、帯域フィルタ68を介し
てライン66上で広帯域チャネルから分割される。ライン66上の信号は、帯域
フィルタ68を介してライン70に通過される。帯域フィルタ68は、帯域フィ
ルタ22の周波数帯域と同一の周波数帯域を有し、そのためその帯域は、局部発
振器の周波数から、より高い周波数にわたりより低い端部に延在する。
帯域フィルタの出力は、ライン74上で局部発振器信号をも受取るミクサ72に
ライン70上で与えられる。基準チャネルのように、ダウン変換が再び存在し、
かつ結果−として生じる信号が、フィードバックチャネルのライン76上で与え
られる。
次いでこの信号は、低域フィルタ78を介して通過され、かつライン80上でア
ナログ/ディジタル変換器50に与えられる。低帯域フィルタ34のように、低
帯域フィルタ78は、直流から局部発振器の周波数よりはるかに低い周波数へ平
面帯域を通過させるように構成される。基準およびエラーフィードバックチャネ
ルの両方にある低帯域フィルタ34および78は、基準およびエラーフィードバ
ック信号をディジタル適応プロセッサのナイキストレートに帯域制限するのに使
用される。A/D変換器50のディジタル化された出力は、適応フィルタ42の
重みの更新を制御するエラー信号として適応フィルタ42に与えられる。
アナログ成分が利用されるこの発明の適応ラインエン/\ンサの構成は、狭帯域
干渉が、さらに他の歪みが導入されることなく入力信号から直接に減算されるこ
とを可能にする。この適応ラインエンハンサは、通信の応用に重要である入力信
号に一定の群遅延をも表わす。
周波数帯域へのこのような装置の有用性は、従来のディジタルALE設計の範囲
をはるかにこえている。この装置は、入力信号をディジタル化することなくAL
Eの周波数領域を広げ、ディジタル適応処理の利点を保持する。
匡際調査報告
国際調査報告
Claims (4)
- 1.アナログ入力信号を搬送する入力チャネルと、局部発振器信号を与えるため の局部発振器手段と、アナログ基準チャネル信号を与えるために前記アナログ入 力信号のサンプルと前記局部発振器信号を混合するための第1の混合手段を含む 基準チャネルと、前記アナログ基準チャネル信号をディジタル化された基準信号 に変換するための第1のアナログーディジタル変換器手段と、 入力信号として前記ディジタル化された基準信号を受取り、かつディジタル化さ れたフィルタ信号を与えるように構成されたディジタル適応フィルタ手最段とを 備え、前記適応フィルタ手段は複数個の調整可能な重みアキュムレート手段を有 し、さらに 前記重みアキュムレータ手段の重み値を調整するための前記適応フィルタ手段に アナログフィードバック信号を与えるための第2のアナログーディジタル変換器 手段と、前記適応フィルタ手段から前記フィルタ信号を受取るように結合され、 アナログ狭帯域チャネル信号を与えるためのディジタルーアナログ変換器手段と 、狭帯域出力信号を与えるために前記狭帯域チャネルアナログ信号と前記局部発 振器信号とを混合するための第2の信号混合手段と、 出力端子を有し、かつ前記狭帯域信号および前記入力信号を減算し、かつ広帯域 チャネル信号を前記出力端子に与えるように構成された減算手段と、 前記広帯域チャネル信号のサンプルと前記局部発振器信号とを混合し、かつアナ ログフィードバックチャネル信号を前記第2のアナログーディジタル変換器手段 に与えるための第3の混合手段とを備える適応ラインエンハンサ。
- 2.前記入力チャネルと前記第1の混合手段との間に結合された第1の帯域フィ ルタ手段と、 前記第2の混合手段と前記減算手段との間に結合された第2の帯域フィルタ手段 と、 前記減算手段の前記出力端子と前記第3の混合手段との間に結合された第3の帯 域フィルタ手段とを備え、前記帯域フィルタ手段のすべてが、前記局部発振器信 号におおよそ等しい、より低い周波数から予め定められた、より高い周波数へ信 号を通過させるように設計される、請求項1に記載の適応ラインエンハンサ。
- 3.前記第1の混合手段と前記第1のアナログーディジタル変換器手段との間に 結合された第1の低域フィルタ手段と、 前記第2のディジタルーアナログ変換器手段と前記第2の混合手段との間に結合 された第2の低域フィルタ手段と、前記第3の混合手段と前記第2のアナログー ディジタル変換器手段との間に結合された第3の低域フィルタ手段とを備え、前 記低域フィルタ手段のすべてが、直流から前記局部発振器信号よりも実質的に低 い予め定められた周波数信号を通過させるように設計される、請求項1に記載の 適応ラインエンハンサ。
- 4.前記入力チャネルと前記第1の混合手段との間に結合された第1の帯域フィ ルタ手段と、 前記第2の混合手段と前記減算手段との間に結合された第2の帯域フィルタ手段 と、 前記減算手段の前記出力端子と前記第3の混合手段との間に結合された第3の帯 域フィルタ手段とを備え、前記帯域フィルタ手段のすべてが、前記局部発振器信 号におおよそ等しい、より低い周波数から予め定められた、より高い周波数へ信 号を通過させるように設計される、請求項3に記載の適応ラインエンハンサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/030,301 US4726035A (en) | 1987-03-26 | 1987-03-26 | Analog/digital adaptive line enhancer |
US30,301 | 1987-03-26 | ||
PCT/US1988/000784 WO1988007789A1 (en) | 1987-03-26 | 1988-03-14 | Analog/digital adaptive line enhancer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02501789A true JPH02501789A (ja) | 1990-06-14 |
JPH0716149B2 JPH0716149B2 (ja) | 1995-02-22 |
Family
ID=21853554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63503179A Expired - Lifetime JPH0716149B2 (ja) | 1987-03-26 | 1988-03-14 | アナログ/ディジタル適応ラインエンハンサ |
Country Status (6)
Country | Link |
---|---|
US (1) | US4726035A (ja) |
EP (1) | EP0307455B1 (ja) |
JP (1) | JPH0716149B2 (ja) |
CA (1) | CA1285999C (ja) |
DE (1) | DE3867005D1 (ja) |
WO (1) | WO1988007789A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4788652A (en) * | 1987-03-26 | 1988-11-29 | Unisys Corporation | I-Q channel adaptive line enhancer |
US5126681A (en) * | 1989-10-16 | 1992-06-30 | Noise Cancellation Technologies, Inc. | In-wire selective active cancellation system |
US5210712A (en) * | 1990-09-29 | 1993-05-11 | Anritsu Corporation | Waveform shaping circuit and digital signal analyzing apparatus using the same |
US5263191A (en) * | 1991-12-11 | 1993-11-16 | Westinghouse Electric Corp. | Method and circuit for processing and filtering signals |
US5428834A (en) * | 1991-12-11 | 1995-06-27 | Xetron Corporation | Method and circuit for processing and filtering signals |
US5272663A (en) * | 1992-05-05 | 1993-12-21 | The Board Of Trustees Of The University Of Illinois | Apparatus and method for wide bandwidth adaptive filtering |
US8223827B2 (en) * | 2004-05-05 | 2012-07-17 | Agere Systems Inc. | Method and apparatus for generating filter tap weights and biases for signal dependent branch metric computation |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922430A (ja) * | 1982-07-01 | 1984-02-04 | スペリ−・コ−ポレ−シヨン | 平均二乗誤差可変ステツプ適応フイルタ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4238746A (en) * | 1978-03-20 | 1980-12-09 | The United States Of America As Represented By The Secretary Of The Navy | Adaptive line enhancer |
US4236224A (en) * | 1978-12-26 | 1980-11-25 | Rockwell International Corporation | Low roundoff noise digital filter |
US4266204A (en) * | 1979-09-04 | 1981-05-05 | Sperry Rand Corporation | Delay line signal equalizer for magnetic recording signal detection circuits |
US4351060A (en) * | 1980-10-23 | 1982-09-21 | International Telephone And Telegraph Corporation | Automatic, digitally synthesized matching line terminating impedance |
DE3417776A1 (de) * | 1983-06-01 | 1985-11-21 | Manfred Dipl.-Ing. 7000 Stuttgart Horn | Verfahren und schaltungsanordnungen zur kompensation von nichtlinearen amplituden- und/oder phasenverzerrungen |
GB2187064B (en) * | 1986-02-21 | 1990-01-31 | Stc Plc | Adaptive filter |
-
1987
- 1987-03-26 US US07/030,301 patent/US4726035A/en not_active Expired - Lifetime
-
1988
- 1988-03-14 EP EP88903539A patent/EP0307455B1/en not_active Expired
- 1988-03-14 WO PCT/US1988/000784 patent/WO1988007789A1/en active IP Right Grant
- 1988-03-14 JP JP63503179A patent/JPH0716149B2/ja not_active Expired - Lifetime
- 1988-03-14 DE DE8888903539T patent/DE3867005D1/de not_active Expired - Fee Related
- 1988-03-25 CA CA000562589A patent/CA1285999C/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922430A (ja) * | 1982-07-01 | 1984-02-04 | スペリ−・コ−ポレ−シヨン | 平均二乗誤差可変ステツプ適応フイルタ |
Also Published As
Publication number | Publication date |
---|---|
EP0307455A1 (en) | 1989-03-22 |
DE3867005D1 (de) | 1992-01-30 |
WO1988007789A1 (en) | 1988-10-06 |
CA1285999C (en) | 1991-07-09 |
JPH0716149B2 (ja) | 1995-02-22 |
EP0307455B1 (en) | 1991-12-18 |
US4726035A (en) | 1988-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3329769B2 (ja) | フレキシブルでプログラム可能なデルタ・シグマアナログ信号変換器 | |
US4890107A (en) | Analogue-to-digital converter | |
EP0390531A3 (en) | Sampling rate converter | |
CA1115355A (en) | Binary transversal filter | |
US6700519B2 (en) | Delta sigma type AD converter | |
JPH02501789A (ja) | アナログ/ディジタル適応ラインエンハンサ | |
US5724038A (en) | Noise cancelling circuit and arrangement | |
US7336938B1 (en) | Phase-alternating mixer with alias and harmonic rejection | |
JP3134618B2 (ja) | 超音波信号処理装置 | |
TWI227075B (en) | Clock adjusting device at the receiving end of communication system and method thereof | |
EP1263144A1 (en) | Delta sigma type AD converter | |
JPH06216888A (ja) | 離散時間信号処理装置 | |
US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
JPH0557767B2 (ja) | ||
JPS62114314A (ja) | デイジタル低域通過フイルタ | |
US4600915A (en) | Digital-to-analog converter circuit | |
JPH01503108A (ja) | I―qチャネル適応ラインエンハンサ | |
Poberezhskiy et al. | Implementation of novel sampling and reconstruction circuits in digital radios | |
SU1107207A1 (ru) | Адаптивна антенна решетка | |
JP2563277B2 (ja) | 映像信号処理装置 | |
RU1841314C (ru) | Автогетеродинное приемное устройство | |
RU2166232C2 (ru) | Устройство подавления структурных помех для приемников широкополосных сигналов | |
JPH0683378A (ja) | 残響付加装置 | |
JPH07312552A (ja) | Da変換装置 | |
JP2002357654A (ja) | 干渉信号低減回路 |