JPH02500150A - 基材を乾式処理またはエッチングする方法および装置 - Google Patents

基材を乾式処理またはエッチングする方法および装置

Info

Publication number
JPH02500150A
JPH02500150A JP63505355A JP50535588A JPH02500150A JP H02500150 A JPH02500150 A JP H02500150A JP 63505355 A JP63505355 A JP 63505355A JP 50535588 A JP50535588 A JP 50535588A JP H02500150 A JPH02500150 A JP H02500150A
Authority
JP
Japan
Prior art keywords
etching
plasma
audio frequency
etch
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63505355A
Other languages
English (en)
Inventor
ブラスウル、ギ・ジャン・ジャック
Original Assignee
コブライン・ナームローズ・ベンノットシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コブライン・ナームローズ・ベンノットシャップ filed Critical コブライン・ナームローズ・ベンノットシャップ
Publication of JPH02500150A publication Critical patent/JPH02500150A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 基材を乾式処理またはエツチングする方法および装置この発明は、プラズマ処理 方法、さらに詳しくは、ポリマーや他の材料の乾式処理法および、例えばマイク ロエレクトロニクス産業において使用されるホトレジストの乾式現像法に関する 。
種々のプラズマシステムが知られており、例えば反応性イオンエツチング、高圧 プラズマエッチング、マグネトロン・イオン・エツチング、マイクロウェーブ・ エツチング、エレクトロン−サイクロトロン・レスポンスなどが挙げられる。
基材のパターン化には必然的に何らかの物質の選択的エツチングが伴う。これは 、代表的にはホトレジストのようなマスキング層を用いて行なわれているが、か かるマスキング層は、通常の写真平板法や湿式現像法を用いて予めパターン化し ておき、その後のエツチングの間に、該基材をマスキングするのに使用される。
また、製造の際に多量のポリマーが使用されるので、これらの物質を迅速にかつ 完全に処理する必要性が重要になってくる。多くの場合、とくにマイクロエレク トロニクス産業において、これは、真実であり、最小のライン幅の減少により、 寸法コントロールがより厳格になる。
またプロセスの収率を上げるには、欠陥発生の頻度の減少が必要である。これを 達成するには、しばしば、湿式化学的処理工程を乾式法によって置換する必要が ある。一般的には、プラズマの使用による物質のエツチングは、特別形態の減圧 室で行なわれる。エツチングガスまたはガス状液体を反応容器に導入する。ガス 自体は、はとんど反応することがなく、エツチングされる基材上に全く作用しな い。このガスを反応的にするには、これを、反応容器中に配置させた電極の印加 によってイオン化させる。イオン化は、しばしばマイクロ波(GH2)または高 周波(RFXldHz)を用いて行なわれる。
米国特許A4253907号は、可聴周波数でエツチングを使用することが知ら れている。この公知のエツチング法は、0.01W/c*”以下の電力密度を使 用しているので、実際的には全く使用されていない。
この発明の目的は、迅速でかつ高度の異方性を示す乾式処理法またはエツチング 法を提供することで、該方法用に設計された装置は単純に維持することができる 。
かくして、この発明は基材を乾式処理またはエツチングするにあたり、該基材を 処理領域に導入し、該処理領域全体を真空にし、該処理領域の電極に可聴周波数 の信号を実質的に0 、 OI W/cx”以上の電力密度で適用して、該処理 領域においてプラズマを生成させることからなる方法を提供することである。
この方法を実施する装置は、電極に対するセルフ−DC−バイアスからなる。
この発明に従う装置の電力システムのマツチング回路網は、セルフ−DC−バイ アスが得られるように、設計される。マツチング装置は、プラズマと共に、ジェ ネレーター出力のインピーダンスとマツチングする等価の電力を付与し、該プラ ズマに対する最適な電力移動をもたらす。セルフ−DC−バイアスは、プラズマ をかかる周波数で保持し、その結果、安定な作業工程を得ることができる。
具体的例において、かさ電力密度をより高くすることができ(代表的には、0. 03〜I W/cx3の範囲である)、高度にイオン化したプラズマをもたらす 。可聴周波数およびセルフ−DC−バイアスの組合わせは、高密度プラズマをも たらし、ポリマー、酸化物、硝化物、多結晶物質などのアドバンス処理に、非常 に適している。事実、該イオンは、可聴周波数交流電場に従うことができるので (無線周波数プラズマ(13,56MHz)では、その低い移動度のため、該イ オンは交流電場に従うことができない。)、それらを、基材に垂直方向からたた きつけることができ、セルフ−DC−バイアスに対しほぼ比例したエネルギーを 有する(ダーク・シースにおいて全く衝突が起こらない場合)。これは、イオン がまたスパッタリング作用を有することができ、エツチング成分をアシストされ た直接的なスパッターを促進することで、異方性を高めることができることを意 味する。実際的なシステムでは、セルフ−DC−バイアスの電圧は、数ボルトか ら数百ボルトである一方、イオン化(イオン化粒子の数/cm”と定義)は、例 えば圧力100zTorrにおいて5.10” 〜10”である。イオン化度( 特定の圧力における、イオン化粒子数:総粒子数の比率と定義)は、したがって 10−3はど高くすることができる。これみの数値は、代表的には、他の公知の プラズマ法よりも10倍高い。
前記したような、可聴周波数およびマツチング回路網の組合わせを用い、プロト タイプについて実験を行ったところ、このプラズマが好適にも、オルガノ金属も 含め、高いエツチング率でポリマー材料のエツチングに対し適用できることが判 明した。高い電力効率を示しパターン化構造の良好な形成が得られるような、ク リーンで、非常に速くかつ異方性であるエツチングを行うことができる。この方 法の特異的な適用は、ミクロンおよびサブミクロン域におけるレジストの乾式現 像および多層構造のパターン化についての用途である。
予備的な実験によれば、前記方法で生成したプラズマが、印刷回路板、ディスプ レイおよびガラス板のような大きな領域(数平方メートルまでのもの)の処理に 首尾よく使用できることが、判明した。可聴周波数プラズマのインピーダンス( 高周波数エツチングの能力は反対の強力な抵抗性)およびこの発明のマツチング 回路網のフレキシビリティが、これを可能にし、装置化を容易にさせたのである 。
この発明の利点および特徴を、図面を参照しながら、さらに詳しく説明する。
第1図はこの発明の方法を実施するための装置を示す図面、第2図は第1図の装 置のマツチングを示す詳細な図面である。
前記しfこように、最小寸法の付加的な減少により、ホトレジストの湿式処理法 を乾式処理法によって、正確なライン幅制御および再現性を目的として、置き換 えることができる。これは、もちろん他の材料についても確かである。高く充分 なエツチング率、したがって高く充分な処理量を得るには、エツチング法に貢献 するような可能な限り多量な反応種を有する、高イオン化プラズマを使用すべき である。これを達成できる方法は、可聴周波数を用いてプラズマを生成しこれを 基材にあてこれにより揮発性生成物を生成させ次いでこれを真空システムにより ポンプで汲み上げることである。かかるシステムにおける圧力は、代表的には1 ffiTorrから数mT orrまでの範囲である。、この発明において、最 適な圧力は20xTorrで出発し、500、vTorrまで上昇する。圧力は 、該方法の異方性に対し衝撃を与える。
先行技術から明らかなように、該技術の方法の記載を用いる高いエツチング率に は、たとえ磁気的閉じ込めを使用したとしても、高い電力密度が必要であり、エ ツチングされる構造に対し損傷を与えうる。可聴周波数を用いると共に低い電力 密度および中程度の圧ツノの使用により、高いエツチング率および良好な異方性 を達成することができる。
この発明の方法を実施する1こめの装置lの具体例(第1図)は、頂部電極2か らなり、この具体例ではガス(この具体例では0.)を質量流量計(図示せず) を介し装置または反応容器1内に供給する几めのガス入り口3(シャワー・ヘッ ド)に連結して使用されている。基材5は底部電極4(カソード)に置かれ、こ れは該処理に応じて加熱または冷却することができる。ソース7(第1図)また はジェネレーター9(第2図)から可聴周波数の交流信号をカソードに、変圧器 13およびコンデンサー11を備えるマツチング回路網6(第1図および第2図 )を介して適用する。
代表的には、装置lの電極間のプラズマ12(第2図)を例えば1200〜14 00ボルト(ピーク−ピーク値)の電圧で供給する。可聴周波数のマツチングは 、非常に簡単で、簡単な変圧器により、ジェネレイタ−とプラズマの間のインピ ーダンスを実質的にマツチングさせる。コンデンサーは、イオン移動度とプラズ マの電子移動度の差異により、代表的な値lμFを有し、カソードにおけるDC −バイアス(例えば1000〜2000ボルト)が得られる。ガスをイオン化し 、負極バイアス電圧がカソードで現れると、コンデンサーが充電される。DC− バイアスは、それらを基材に促進するプラズマのバルクから陽イオンを吸引する 。これら反応種が、垂直方向からプラズマをたたき、エツチング成分をアシスト された直接的なスパッターを促進する。
プロトタイプにおいて、ホトレジストの乾式現像(EP−A−85,870,1 42.8)は、広範囲に適している。電力密度0.3〜IW/cx2および圧力 50〜30 QiTorrに対し、1ujIZ分以上のエツチング率である。こ の発明によって導入したように、制限された量の物理的スパッタリングは、現像 による残渣の除去の際に有用である。
ポリイミド、PVDF、カプトン(Kapton)などの他のポリマーをエツチ ングする場合、先行技術の記載と比較して、エツチング率の同様な増加が示され る。
また、酸化珪素のエツチングの場合、7000A/分のエツチング率が、電力密 度0.5W/C1&”に対し観察された。
他の材料についての詳細なエツチング実験は行っていないが、こ結論として、可 聴周波数を、変圧器および遮断用コンデンサーからなるマツチング回路網と組み 合わせて使用すれば、マグネトロン閉じ込めやエレクトロン・サイクロトロン・ システムのようなより複雑なシステムを用いることなく、高率のエツチングと良 好な異方性を得ることが、明白である。
FrG、 2 国際調査報告 ++11@+拳11eMIA8m@1−xllvp(τ/:p(510+7二5 SA jε67

Claims (6)

    【特許請求の範囲】
  1. 1.基材を乾式処理またはエッチングするにあたり、該基材を処理領域に導入し 、該処理領域全体を真空にし、該処理領域の電極に可聴周波数の信号を実質的に 0.01W/cm3以上の電力密度で適用して、該処理領域においてプラズマを 生成させることを特徴とする方法。
  2. 2.電力密度が0.3〜1W/cm3で真空圧力が50〜300mTorrであ る、請求項1記載の方法。
  3. 3.可聴周波数の信号が、エッチングの異方性の程度に影響を与えるように変調 されている、請求項1記載の方法。
  4. 4.ポリイミド、オルガノ金属、PVDF、テフロンおよびエポキシ樹脂のよう なポリマー材料(単層、多層など)をパターン化する、請求項1、2または3記 載の方法。
  5. 5.集積回路の製造に用いるためのシリコーン・トレンチ・エッチング、ポリシ リコーン・エッチング、窒化珪素および二酸化珪素エッチングのアンダー(1) としての該方法の使用。
  6. 6.電極と可聴周波数信号源の間のマッチング回路網が、電極に対するセルフ− DC−バイアスからなる、請求項1〜5の該方法を実施するための装置。
JP63505355A 1987-08-07 1988-08-08 基材を乾式処理またはエッチングする方法および装置 Pending JPH02500150A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701867 1987-08-07
NL8701867A NL8701867A (nl) 1987-08-07 1987-08-07 Werkwijze voor het behandelen, in het bijzonder droog etsen van een substraat en etsinrichting.

Publications (1)

Publication Number Publication Date
JPH02500150A true JPH02500150A (ja) 1990-01-18

Family

ID=19850427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63505355A Pending JPH02500150A (ja) 1987-08-07 1988-08-08 基材を乾式処理またはエッチングする方法および装置

Country Status (6)

Country Link
US (1) US5298466A (ja)
EP (1) EP0325647B1 (ja)
JP (1) JPH02500150A (ja)
DE (1) DE3886725T2 (ja)
NL (1) NL8701867A (ja)
WO (1) WO1989001701A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478437A (en) * 1994-08-01 1995-12-26 Motorola, Inc. Selective processing using a hydrocarbon and hydrogen
US5770120A (en) * 1994-12-09 1998-06-23 Olympus Optical Co., Ltd. Method of manufacturing die and optical element performed by using the die
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US6104487A (en) * 1996-12-20 2000-08-15 Texas Instruments Incorporated Plasma etching with fast endpoint detector
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6010967A (en) * 1998-05-22 2000-01-04 Micron Technology, Inc. Plasma etching methods
US6291358B1 (en) 1999-10-15 2001-09-18 Micron Technology, Inc. Plasma deposition tool operating method
JP3792999B2 (ja) * 2000-06-28 2006-07-05 株式会社東芝 プラズマ処理装置
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845736A (ja) * 1981-09-01 1983-03-17 ラム・リサーチ・コーポレイション プラズマエツチング装置
JPS6214429A (ja) * 1985-07-12 1987-01-23 Hitachi Ltd 表面処理方法及び表面処理装置
JPS6228839B2 (ja) * 1978-10-19 1987-06-23 Kasei Optonix

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253907A (en) * 1979-03-28 1981-03-03 Western Electric Company, Inc. Anisotropic plasma etching
US4407850A (en) * 1982-01-11 1983-10-04 The Perkin-Elmer Corporation Profile control photoresist
DE3275447D1 (en) * 1982-07-03 1987-03-19 Ibm Deutschland Process for the formation of grooves having essentially vertical lateral silicium walls by reactive ion etching
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4496448A (en) * 1983-10-13 1985-01-29 At&T Bell Laboratories Method for fabricating devices with DC bias-controlled reactive ion etching
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
NL8500771A (nl) * 1985-03-18 1986-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6228839B2 (ja) * 1978-10-19 1987-06-23 Kasei Optonix
JPS5845736A (ja) * 1981-09-01 1983-03-17 ラム・リサーチ・コーポレイション プラズマエツチング装置
JPS6214429A (ja) * 1985-07-12 1987-01-23 Hitachi Ltd 表面処理方法及び表面処理装置

Also Published As

Publication number Publication date
EP0325647B1 (en) 1993-12-29
EP0325647A1 (en) 1989-08-02
DE3886725D1 (de) 1994-02-10
NL8701867A (nl) 1989-03-01
US5298466A (en) 1994-03-29
WO1989001701A1 (en) 1989-02-23
DE3886725T2 (de) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100361399B1 (ko) 기판의이방성플라즈마에칭방법및그방법에의해제조되는전자부품
JPH02500150A (ja) 基材を乾式処理またはエッチングする方法および装置
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
JPH1167741A (ja) 半導体装置の乾式蝕刻方法及びその製造装置
JPS597212B2 (ja) プラズマ・エッチング方法
JPH07201820A (ja) 水銀カドミウムテルル基板のエッチング方法
TWI244672B (en) Plasma chamber
JPS59171491A (ja) マイクロ波処理方法及び処理装置
JP2012243992A5 (ja)
JP2000150196A (ja) プラズマ処理方法およびその装置
JPH10303188A (ja) プラズマ処理方法およびその装置
JP4391127B2 (ja) プラズマ処理方法
JPS60263434A (ja) プラズマ処理装置
JP4332230B2 (ja) 反応性イオンエッチング方法及び装置
JP4243615B2 (ja) 反応性イオンエッチング装置
JP2906505B2 (ja) マイクロ波プラズマ処理装置
JP2000012524A (ja) ドライエッチング方法
JP2827660B2 (ja) マイクロ波プラズマ処理方法
JPH08246146A (ja) プラズマ処理方法及びその装置
JP2001267296A (ja) プラズマ処理装置
TW434722B (en) Method of aligning wafer in a plasma cleaning machine
JPS62128526A (ja) ドライエツチング装置
JPH05275194A (ja) プラズマ発生装置及びプラズマ発生方法
JP2000077388A (ja) ドライエッチング方法及びドライエッチング装置