JPH0246596A - センスアンプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、センスアンプ回路に関する。

〔従来の技術〕

従来、この種のセンスアンプ回路は、第４図に示すよう
に、メモリセル１がセレクタ２を介してメモリセルの出
力、すなわちセンスアンプ回路の入力３に接続され、入
力３にはソースとゲートとがインバータ４を介して接続
されたＮチャンネルトランジスタ５のソースが接続され
、トランジスタ５のドレインはセンスアンプの出力６と
なっており、電源との間に負荷７が接続されている。

〔発明が解決しようとする課題〕

上述した従来のセンスアンプ回路は、メモリセル１が接
続されているディジット線８が切換る場合、ディジット
線８に存在する寄生容量Ｃ６を充電する必要があり、充
電時間ｔｐを要する。しかも充電電流が負荷７により制
限されるので、充電時間ｔｐを大幅に短縮する事は困難
であるという欠点があった。

負荷７の影響を小さくして充電電流を大きくし充電時間
ｔＰを短くしようとして、負荷７の相互コンダクタンス
を大きくすると、センスアンプの出力６に得られる電圧
振幅が小さくなってしまうという欠点が発生する。

したがって、本発明の目的は、ディジット線の切換りを
検出し一定期間充電用のトランジスタをＯＮ状態とする
ことにより、出力の振幅を減じずことなく、高速動作の
可能なセンスアンプ回路をを提供することである。

〔課題を解決するための手段〕

第１の発明のセンスアンプ回路は、インバータの出力が
一導電型トランジスタのゲートに接続され、前記インバ
ータの入力と前記一導電型１ヘランジスタのソースが接
続され、前記一導電型トランジスタのドレインと電源と
の間に負荷が接続され、前記インバータの入力を入力端
子とするセンスアンプ回路において、ディジット線を切
換える入力信号の信号変化を検出する回路を有し、その
出力信号が反対導電型トランジスタのゲートに接続され
、前記反対導電型トランジスタのソースは電源に接続さ
れドレインは前記センスアンプ回路の入力に接続されて
いることとを含んで構成される。

第２の発明のセンスアンプ回路は、反対導電型トランジ
スタのドレインとセンスアンプ回路の入力の間に第２の
一導電型トランジスタが接続され、前記第２の一導電型
トランジスタのゲートがインバータの出力に接続されて
いることを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の回路図である。

従来のセンスアンプ回路の入力３にＰチャンネルトラン
ジスタ１３のドレインが接続され、トランジスタ１３の
ドレインは電源に接続され、ゲートはディジット線を切
換える入力信号ａ。〜ａｆｉの信号変化を検出するＡＴ
Ｄｌ　１の出力信号φＰが接続されている。

第２図を参照しながら動作の説明をする。

入力信号ａＱ”ａｊ　のいずれかが変化すると、この信
号変化を検出するＡ　Ｔ　Ｄ　（Ａｄｄｒｅｓｓ　Ｔｒ
ａｎｓｅｎｔ　Ｄｅｔｅｃｔ）１１がその変化を検出し
パルス幅１．＋のパルスを出力しパルス幅ｔｊｌ　の間
トランジスタ１３がＯＮ状態となる為、トランジスタ１
３には電流ｉｐが流れディジット線が切換ることにより
降下したセンスアンプ人力３の電位Ｖｄを急激に上昇さ
せる。従って、充電時間ｔｐ’は従来のセンスアンプ回
路の充電時間ｔｐよりも１分短くなる。

第３図は本発明の第２の実施例の回路図である。

本実施例ではＡＴＤｌ、１の出力信号である信号ケφＰ
がＰチャンネルトランジスタ１３のゲー１〜に接続され
トランジスタ１３のソースは電源に接続され、ドレイン
にはＮチャンネルトランジスタ１４のドレインが接続さ
れ、トランジスタ１４のゲートはインバータ４の出力が
接続され、ソースはセンスアンプ回路の入力３に接続さ
れている。

トランジスタ１４の閾値ＶＴは、例えばノンドープトラ
ンジスタを用いる等の手法により低く設定されている。

従って、信号φＰによりトランジスタ１３がＯＮ状態と
なった場合、トランジスタ１４もＯＮ状態にあり、当然
ｇｍも十分大きい為、充電時間ｔｐ’は十分小さくなる
。−力信号φＰのパルス幅を−が充電時間ｔｐ’より長
くなった場合、センスアンプ回路の入力３はトランジス
タ１４によりバイアスされている為、過度に充電される
ことにより誤動作することがないという利点がある。

〔発明の効果〕

以上説明したように本発明のセンスアンプ回路は、ディ
ジット線を切換える入力信号ａ（、〜ａｉ。

の信号変化を検出する回路と充電用のトランジス夕とを
追加することによりディジット線の充電時間の短い高速
動作が可能になるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図の動作を示す波形図、第３図は本発明の第２の実
施例を示す回路図、第４図は従来の一例を示す回路図で
ある。 メモリセル、２・・・セレクタ、３・・・センスアンプ
入力、４・・・インバータ、５．１４・・・Ｎチャンネ
ルトランジスタ、６・・・センスアンプ出力、７・・・
負荷、８・・・ディジット線、１１・・・ＡＴＤ、１３
・・・Ｐチャンネルトランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）インバータの出力が一導電型トランジスタのゲー
   トに接続され、前記インバータの入力と前記一導電型ト
   ランジスタのソースが接続され、前記一導電型トランジ
   スタのドレインと電源との間に負荷が接続され、前記イ
   ンバータの入力を入力端子とするセンスアンプ回路にお
   いて、ディジット線を切換える入力信号の信号変化を検
   出する回路を有し、その出力信号が反対導電型トランジ
   スタのゲートに接続され、前記反対導電型トランジスタ
   のソースは電源に接続されドレインは前記センスアンプ
   回路の入力に接続されていることを特徴とするセンスア
   ンプ回路。
2. （２）反対導電型トランジスタのドレインとセンスアン
   プ回路の入力の間に第２の一導電型トランジスタが接続
   され、前記第２の一導電型トランジスタのゲートがイン
   バータの出力に接続されている請求項（１）記載のセン
   スアンプ回路。