JPH0228744A - バスインターフェースユニット - Google Patents
バスインターフェースユニットInfo
- Publication number
- JPH0228744A JPH0228744A JP17944188A JP17944188A JPH0228744A JP H0228744 A JPH0228744 A JP H0228744A JP 17944188 A JP17944188 A JP 17944188A JP 17944188 A JP17944188 A JP 17944188A JP H0228744 A JPH0228744 A JP H0228744A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- partial
- partial write
- command
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 9
- 230000006866 deterioration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速メモリバスと中速メモリバスとを有する情
報処理システムに関し、特に、高速メモリバスのバイト
イネーブル信号を省略し、中速ＩＯ（入出力）バスの部
分書込みコマンドを複数個の高速メモリバスのＮ（正整
数）バイト部分書込みコマンドに展開するバスおよびバ
スインタフェースユニットに関する。
報処理システムに関し、特に、高速メモリバスのバイト
イネーブル信号を省略し、中速ＩＯ（入出力）バスの部
分書込みコマンドを複数個の高速メモリバスのＮ（正整
数）バイト部分書込みコマンドに展開するバスおよびバ
スインタフェースユニットに関する。
従来の情報処理システムは、中速ＩＯババス転送能力を
低下させないために、部分書込み時のみ必要なバイトイ
ネーブルを省略することができず、高速メモリバスにお
いてもバイトイネーブルを用いた部分書込みを実現して
いる。従来のシステムを第４図に示す。
低下させないために、部分書込み時のみ必要なバイトイ
ネーブルを省略することができず、高速メモリバスにお
いてもバイトイネーブルを用いた部分書込みを実現して
いる。従来のシステムを第４図に示す。
ｄの中速ＩＯババスデータ転送が起動されるとコマンド
デコーダ１で転送コマンドが区別される。
デコーダ１で転送コマンドが区別される。
コマンドデコーダ１で部分書込みコマンドが指示される
と、部分書込みコマンド制御回路４に入力された書込み
イネーブル信号線は高速メモリバス上に部分書込みコマ
ンドを出力すると同時に高速メモリバスの書込みイネー
ブル信号線として出力される。中速ＩＯババス上部分書
込みコマンドはそのまま高速メモリバスの部分書込みコ
マンドとして出力され、一つのコマンドに対してＥＯＣ
信号線が１回出力される。中速■○ババスのリード及び
全書込みコマンドはリードコマンド制御回路２及びライ
トコマンド制御回路３によって高速メモリバスに出力さ
れる。
と、部分書込みコマンド制御回路４に入力された書込み
イネーブル信号線は高速メモリバス上に部分書込みコマ
ンドを出力すると同時に高速メモリバスの書込みイネー
ブル信号線として出力される。中速ＩＯババス上部分書
込みコマンドはそのまま高速メモリバスの部分書込みコ
マンドとして出力され、一つのコマンドに対してＥＯＣ
信号線が１回出力される。中速■○ババスのリード及び
全書込みコマンドはリードコマンド制御回路２及びライ
トコマンド制御回路３によって高速メモリバスに出力さ
れる。
上述した従来のシステムは、部分書込みコマンドを中速
ＩＯババスら受は取ると、高速メモリバスに対しても同
様に部分書込みコマンドを発行するため、中速ＩＯババ
ス存在するバイトイネーブルを省略できず信号線が多い
という欠点がある。
ＩＯババスら受は取ると、高速メモリバスに対しても同
様に部分書込みコマンドを発行するため、中速ＩＯババ
ス存在するバイトイネーブルを省略できず信号線が多い
という欠点がある。
本発明の情報処理システムは、高速メモリバスと中速Ｉ
Ｏババスそれぞれを接続するバスインタフェースユニッ
トを有し、バイトイネーブルを含む４バイトライトコマ
ンドと、８バイト以上の部分書込みコマンドを連続した
４バイトの部分書込みコマンドに分解するライト部分書
込み制御回路と、中速■０バスの部分書込みコマンドに
よってセットされ、部分書込み終了によってリセットさ
れる部分書込みロック信号線と、ロック信号により高速
メモリバスの調停を停止させるバス調停回路とを有する
。
Ｏババスそれぞれを接続するバスインタフェースユニッ
トを有し、バイトイネーブルを含む４バイトライトコマ
ンドと、８バイト以上の部分書込みコマンドを連続した
４バイトの部分書込みコマンドに分解するライト部分書
込み制御回路と、中速■０バスの部分書込みコマンドに
よってセットされ、部分書込み終了によってリセットさ
れる部分書込みロック信号線と、ロック信号により高速
メモリバスの調停を停止させるバス調停回路とを有する
。
本発明の他の情報処理システムは、高速メモリバスと中
速■０バスとそれぞれを接続するバスインタフェースユ
ニットを有し、バイトイネーブルを含む４バイトライト
コマンドと、８バイト以上の部分書込みコマンドを連続
した４バイトの部分書込みコマンドに分解するライト部
分書込み制御回路と、中速ＩＯババスらの部分書込みコ
マンドが起動されると連続した最後の部分書込みコマン
ドのみＥＯＣ信号を出力する部分書込みＥＯＣ信号線と
、ＥＯＣ信号により高速メモリバスの調停を開始させる
バス調停回路とを有する。
速■０バスとそれぞれを接続するバスインタフェースユ
ニットを有し、バイトイネーブルを含む４バイトライト
コマンドと、８バイト以上の部分書込みコマンドを連続
した４バイトの部分書込みコマンドに分解するライト部
分書込み制御回路と、中速ＩＯババスらの部分書込みコ
マンドが起動されると連続した最後の部分書込みコマン
ドのみＥＯＣ信号を出力する部分書込みＥＯＣ信号線と
、ＥＯＣ信号により高速メモリバスの調停を開始させる
バス調停回路とを有する。
次に、本発明について図面を参照して詳細に説明する。
第１図、第２図および第３図において、参照番号１は中
速ＩＯババスコマンドをデコードするコマンドデコード
である。参照番号２はリードコマンド動作を行うリード
コマンド制御回路である。
速ＩＯババスコマンドをデコードするコマンドデコード
である。参照番号２はリードコマンド動作を行うリード
コマンド制御回路である。
参照番号３は全書込み動作を行うライトコマンド制御回
路である。参照番号４は部分書込みを１サイクル動作と
して行う部分書込みコマンド制御回路である。参照番号
５はバスロック制御回路である。参照番号６はＥＯＣ信
号を制御して部分書込みな行う部分書込みコマンドＥＯ
Ｃ制御回路である。参照番号７は６からの指示により部
分書込みを複数回行うライト部分書込み制御回路である
。
路である。参照番号４は部分書込みを１サイクル動作と
して行う部分書込みコマンド制御回路である。参照番号
５はバスロック制御回路である。参照番号６はＥＯＣ信
号を制御して部分書込みな行う部分書込みコマンドＥＯ
Ｃ制御回路である。参照番号７は６からの指示により部
分書込みを複数回行うライト部分書込み制御回路である
。
又参照番号８は部分書込みコマンド動作終了時に参照番
号９の部分書込みロックフラグをリセットするための部
分書込みロック制御回路である。
号９の部分書込みロックフラグをリセットするための部
分書込みロック制御回路である。
中速■０バスｄによって起動された部分書込みコマンド
はコマンドデコードによりデコードされ、ライト部分書
込み制御回路により書込みイネーブル信号線を取り込み
バイトイネーブルを含んだアドレスを生成する。さらに
高速メモリバスの部分書込みコマンドに追わせて中速Ｉ
Ｏババス部分書込みコマンドを分解し中速ＩＯババス分
書込みコマンドに対して高速メモリバス部分書込みコマ
ンドを複数回実行することになる。令弟１図のようにロ
ック信号を使用して実現するとすれば、中速ＩＯババス
らの部分書込みコマンドを受は取ると、部分書込みロッ
クフラグにより高速メモリバス上にロック信号が出力さ
れ、以後、コック信号がリセットされるまで高速メモリ
バスの調停は行われず、中速■○ババス部分書込が高速
メモリバスにおいても専有されることになる。これによ
り、高速メモリバス上で部分書込み動作が連続して行わ
れる為に、中速ＩＯババス上も極端に転送能力が下がる
ことはない。部分書込みコマンドが終了するとロック信
号はリセットされる。又、第２図に示すように中速ＩＯ
ババスり部分書込みコマンドを受は取ると部分書込みコ
マンドＥＯＣ制御回路より最後の部分書込みコマンドの
みＥＯＣ信号を出力するように制御することにより、高
速メモリバスの調停を部分書込動作がすべて終了するま
で待たせ、高速メモリバスを専有することになる。
はコマンドデコードによりデコードされ、ライト部分書
込み制御回路により書込みイネーブル信号線を取り込み
バイトイネーブルを含んだアドレスを生成する。さらに
高速メモリバスの部分書込みコマンドに追わせて中速Ｉ
Ｏババス部分書込みコマンドを分解し中速ＩＯババス分
書込みコマンドに対して高速メモリバス部分書込みコマ
ンドを複数回実行することになる。令弟１図のようにロ
ック信号を使用して実現するとすれば、中速ＩＯババス
らの部分書込みコマンドを受は取ると、部分書込みロッ
クフラグにより高速メモリバス上にロック信号が出力さ
れ、以後、コック信号がリセットされるまで高速メモリ
バスの調停は行われず、中速■○ババス部分書込が高速
メモリバスにおいても専有されることになる。これによ
り、高速メモリバス上で部分書込み動作が連続して行わ
れる為に、中速ＩＯババス上も極端に転送能力が下がる
ことはない。部分書込みコマンドが終了するとロック信
号はリセットされる。又、第２図に示すように中速ＩＯ
ババスり部分書込みコマンドを受は取ると部分書込みコ
マンドＥＯＣ制御回路より最後の部分書込みコマンドの
みＥＯＣ信号を出力するように制御することにより、高
速メモリバスの調停を部分書込動作がすべて終了するま
で待たせ、高速メモリバスを専有することになる。
これにより高速メモリバス上で部分書込み動作が連続し
て行われる為に、中速工０バス上でも転送能力の低下を
少くすることができる。
て行われる為に、中速工０バス上でも転送能力の低下を
少くすることができる。
第３図に高速メモリバスでの４バイト部分書込みコマン
ドの例を示す。
ドの例を示す。
以上説明したように本発明はＥＯＣ信号又はロック信号
によって部分書込みコマンド時に高速メモリバス調停回
路を一時的に停止させることにより、中速バスの転送能
力の低下を抑え、バス信号線数の少ない高速メモリバス
な実現できる効果がある。
によって部分書込みコマンド時に高速メモリバス調停回
路を一時的に停止させることにより、中速バスの転送能
力の低下を抑え、バス信号線数の少ない高速メモリバス
な実現できる効果がある。
第１図および第２図はそれぞれ本発明の第１および第２
の実施例を示すブロック図、第３図は書込みコマンドの
一例を示す図および第４図は従来のシステムを示すブロ
ック図である。 １・・・・・・コマンドデコード、２・・・・・・リー
ドコマンド制御回路、３・・・・・・ライトコマンド制
御回路、４・・・・・・部分書込みコマンド制御回路、
訃・・・・・バスロック制御回路、６・・・・・・部分
書込みコマンドＥＯＣ制御回路、７・・・・・・ライト
部分書込み制御回路、８・・・・・部分書込みロック制
御回路、９・・・・・・部分書込みロックフラグ、ａ・
・・・・・バスロック信号線、ｂ・・・・・・ＥＯＣ信
号線、９ａ・・・・・・部分書込みロック信号線、６ｂ
・・・・・・部分書込みＥＯＣ信号線、Ｃ・・・・・書
込みイネーブル信号線、ｄ・・・・・・中速工Ｏノくス
、ｅ・・・・・・高速メモリバス。 代理人 弁理士 内 原 晋 箭乙図
の実施例を示すブロック図、第３図は書込みコマンドの
一例を示す図および第４図は従来のシステムを示すブロ
ック図である。 １・・・・・・コマンドデコード、２・・・・・・リー
ドコマンド制御回路、３・・・・・・ライトコマンド制
御回路、４・・・・・・部分書込みコマンド制御回路、
訃・・・・・バスロック制御回路、６・・・・・・部分
書込みコマンドＥＯＣ制御回路、７・・・・・・ライト
部分書込み制御回路、８・・・・・部分書込みロック制
御回路、９・・・・・・部分書込みロックフラグ、ａ・
・・・・・バスロック信号線、ｂ・・・・・・ＥＯＣ信
号線、９ａ・・・・・・部分書込みロック信号線、６ｂ
・・・・・・部分書込みＥＯＣ信号線、Ｃ・・・・・書
込みイネーブル信号線、ｄ・・・・・・中速工Ｏノくス
、ｅ・・・・・・高速メモリバス。 代理人 弁理士 内 原 晋 箭乙図
Claims (1)
- 【特許請求の範囲】 １、高速バスと、中速バスと、これらのバスを接続する
ためのバスインタフェースユニットとを有する情報処理
システムにおいて、バイトイネーブルを含むＮ（正整数
）バイトライトコマンド手段と、２Ｎバイト以上の部分
書込みコマンドを連続したＮバイトの部分書込みコマン
ドに分解するライト部分書込み制御手段と、前記中速バ
スの部分書込みコマンドによってセットされ、部分書込
終了によってリセットされる部分書込みロック信号手段
と、前記ロック信号により高速バスの調停を停止させる
バス調停手段とを具備したことを特徴とする情報処理シ
ステム。 ２、高速バスと、中速バスと、これらのバスを接続する
ためのバスインタフェースユニットとを有する情報処理
システムにおいて、バイトイネーブルを含むＮ（正整数
）バイトライトコマンド手段と、２Ｎバイト以上の部分
書込みコマンドを連続したＮバイトの部分書込みコマン
ドに分解するライト部分書込み制御手段と、中速バスか
らの部分書込みコマンドが起動されると連続した最後の
部分書込みコマンドにのみＥＯＣ信号を出力する部分書
込みＥＯＣ信号手段と、前記ＥＯＣ信号により高速バス
の調停を開始させるバス調停手段とを具備したことを特
徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179441A JP2545936B2 (ja) | 1988-07-18 | 1988-07-18 | バスインターフェースユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179441A JP2545936B2 (ja) | 1988-07-18 | 1988-07-18 | バスインターフェースユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228744A true JPH0228744A (ja) | 1990-01-30 |
| JP2545936B2 JP2545936B2 (ja) | 1996-10-23 |
Family
ID=16065916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179441A Expired - Lifetime JP2545936B2 (ja) | 1988-07-18 | 1988-07-18 | バスインターフェースユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545936B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242011A (ja) * | 1992-01-02 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | デュアルバスアーキテクチャを有するコンピュータシステム及び裁定方法 |
| JPH05242014A (ja) * | 1992-01-02 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびそのシステムメモリへのアクセスを制御する方法 |
| JP2012238158A (ja) * | 2011-05-11 | 2012-12-06 | Canon Inc | データ転送装置及びデータ転送方法 |
-
1988
- 1988-07-18 JP JP63179441A patent/JP2545936B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242011A (ja) * | 1992-01-02 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | デュアルバスアーキテクチャを有するコンピュータシステム及び裁定方法 |
| JPH05242014A (ja) * | 1992-01-02 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびそのシステムメモリへのアクセスを制御する方法 |
| JP2012238158A (ja) * | 2011-05-11 | 2012-12-06 | Canon Inc | データ転送装置及びデータ転送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2545936B2 (ja) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0363096B2 (ja) | ||
| JPS6138507B2 (ja) | ||
| JPH01277928A (ja) | 印刷装置 | |
| JPH0228744A (ja) | バスインターフェースユニット | |
| JPH08235092A (ja) | データ転送制御装置 | |
| EP0660229A1 (en) | Method and apparatus for modifying the contents of a register | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| KR100382466B1 (ko) | 피포를 이용한 비동기 시스템의 인터페이스 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH0370816B2 (ja) | ||
| JPS61292739A (ja) | メモリ装置 | |
| JPS59119456A (ja) | セグメンテイシヨンされたメモリのアクセス方式 | |
| JPS63173143A (ja) | メモリインタフエ−ス回路 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS60243763A (ja) | デユアルポ−トメモリ制御回路 | |
| JPH04369063A (ja) | 入出力ライトデータ制御回路 | |
| JPH0326177A (ja) | 画像データの圧縮伸張コントローラ | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPH0261741A (ja) | 集積回路装置 | |
| JPH04205158A (ja) | データ転送制御方式 | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPS589274A (ja) | 書込デ−タバツフア制御装置 | |
| JPH02259838A (ja) | プロセッサシステム |