JPH02283061A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02283061A
JPH02283061A JP2009149A JP914990A JPH02283061A JP H02283061 A JPH02283061 A JP H02283061A JP 2009149 A JP2009149 A JP 2009149A JP 914990 A JP914990 A JP 914990A JP H02283061 A JPH02283061 A JP H02283061A
Authority
JP
Japan
Prior art keywords
film
resist
oxide film
channel stopper
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009149A
Other languages
Japanese (ja)
Inventor
Noriaki Tawaragi
俵木 紀明
Tomoko Osawa
大沢 智子
Naoyuki Achizawa
渕澤 尚行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Publication of JPH02283061A publication Critical patent/JPH02283061A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To make the outside of a nitride film equal in size to the inside of a channel stopper and to miniaturize it while maintaining the pressure resistance of the stopper by forming any of an SiO2 and Al on the nitride film, and ion implanting with it as a mask to form the stopper. CONSTITUTION:With an SiO2 film 32 as an ion stopping film and a resist 17 as masks boron is ion implanted by a CVD method, and a N-MOS channel stopper 18 for preventing inversion to a nonactive region is formed in a P-well 13. Similarly, a P-MOS channel stopper is formed. In order to form the channel stopper 33, the resist 17 is first peeled. In order to peel it, the film 32 of SiO2 remains as it is without removing it. Thereafter, it is coated with an organic resist 19, the nonactive region of a silicon substrate 10 remains by a lithography by using a mask, the resist 19 except it is removed, phosphorous ions are implanted to form the stopper 33.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、シリコン基板上に半導体素子を有する半導体
装置の製造方法に係り、特に微細加工に適した半導体装
置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method of manufacturing a semiconductor device having a semiconductor element on a silicon substrate, and particularly to a method of manufacturing a semiconductor device suitable for microfabrication.

〈従来の技術〉 第2図は本発明の改良のベースとなる従来の半導体装置
の製造方法の工程の概要を示す工程図である。この工程
図はCM OS )−ランジスタをベスとしている。
<Prior Art> FIG. 2 is a process diagram showing an outline of the steps of a conventional semiconductor device manufacturing method, which is the basis of the improvement of the present invention. This process diagram is based on a CMOS transistor.

シリコン基板10としてn形を用い、まずはじめに熱酸
化によりこのシリコン基板10の上に酸化膜11を形成
する(第2図(a)) 次に、第1マスクによるリソグラフィでP形つェルとな
る部分の酸化膜を除去して開口12を形成する(第2図
(b))。
Using an n-type silicon substrate 10, an oxide film 11 is first formed on the silicon substrate 10 by thermal oxidation (FIG. 2(a)). Next, a P-type well is formed by lithography using a first mask. An opening 12 is formed by removing the oxide film in that portion (FIG. 2(b)).

酸化Jg!IIをマスクとして開口12を介してp形不
純物である硼素(B+)をイオン注入(第2図(c) 
) L、、この後、高温で長時間の熱処理により硼素を
シリコン基板10中に拡散しp形つェル13を形成する
(第2図(d))。
Oxidation Jg! Boron (B+), which is a p-type impurity, is ion-implanted through the opening 12 using II as a mask (Fig. 2(c)).
) After this, boron is diffused into the silicon substrate 10 by heat treatment at a high temperature for a long time to form a p-type well 13 (FIG. 2(d)).

次に、厚い酸化膜11を除去してから薄い酸化11り1
4を形成し、更にその上に窒化膜15をC■1)(Ch
emical  vapor  deposition
)法を用いて堆積する(第2図(e))更に、第2マス
クによるリングラフィで、活性領域となる部分の窒化膜
15を残して他の部分の窒化膜を除去する(第2図(f
))、この場合に、窒化膜15の上にはこのリソグラフ
ィの際に用いた有機系のレジスト16が付着されている
Next, after removing the thick oxide film 11, the thin oxide film 11 is removed.
4 is formed, and a nitride film 15 is further formed on it by C1) (Ch
chemical vapor deposition
) method (Fig. 2(e)).Furthermore, by phosphorography using a second mask, the nitride film 15 in the part that will become the active region is left, and the nitride film in other parts is removed (Fig. 2(e)). (f
)) In this case, an organic resist 16 used in this lithography is attached on top of the nitride film 15.

次に、第2図(g)に示すN−MOSのチャネルストッ
パ形成工程に移行する。この工程ではこれ等の上に有機
系のレジスト17を塗布し第3マスクによるリソグラフ
ィでp形つェル13の非活性領域を残してそれ以外の部
分のレジスト17を除去する。この後、レジスト16.
17をマスクとして硼素(B+)をイオン注入し非活性
領域への反転防止のためのチャネルストッパ18をp形
つェル13の中に形成する。
Next, the process moves to the step of forming an N-MOS channel stopper shown in FIG. 2(g). In this step, an organic resist 17 is applied over these, and by lithography using a third mask, the inactive region of the p-type well 13 is left and the other portions of the resist 17 are removed. After this, resist 16.
Using 17 as a mask, boron (B+) ions are implanted to form a channel stopper 18 in the p-type well 13 to prevent inversion to an inactive region.

第2図(h>では同様にしてP−MOSのチャネルスト
ッパを形成する。このチャネルストッパの形成にあたっ
ては、レジスト17を一旦剥離し、改めて有機系のレジ
スト19を塗布し第4マスクによるリングラフィでシリ
コン基板10の非活性領域を残してそれ以外の部分のレ
ジスト19を除去するが、この場合にレジスト16も1
7も共に有機系のレジストであるので、レジスト17の
除去の際にレジスト16も除去されてしまう。
In FIG. 2 (h>), a P-MOS channel stopper is formed in the same way. To form this channel stopper, the resist 17 is once removed, an organic resist 19 is applied again, and phosphorography is performed using a fourth mask. In this step, the resist 19 is removed from the rest of the silicon substrate 10 while leaving the non-active region.In this case, the resist 16 is also removed.
Since resists 7 and 7 are both organic resists, when resist 17 is removed, resist 16 is also removed.

窒化Jl115と酸化膜14は薄くてチャネルストッパ
の形成のための燐(P+)イオン注入のマスクとして機
能しないので改めてレジスト20を窒化膜15の上に塗
布するが、この場合、余裕を見て窒化膜15の幅より若
干大きな幅として塗布する。一方、チャネルストッパ2
1は坩圧を確保するために所定の幅を必要とするので、
レジスト20の余裕の分だけあらかじめ第4マスクの孔
開は部の寸法を大きくとっておく。
Since the nitride Jl 115 and the oxide film 14 are too thin to function as a mask for phosphorus (P+) ion implantation for forming a channel stopper, a resist 20 is applied again on the nitride film 15, but in this case, the nitride film 14 is The coating is applied with a width slightly larger than the width of the film 15. On the other hand, channel stopper 2
1 requires a certain width to ensure crucible pressure, so
The size of the opening of the fourth mask is set large in advance by the margin of the resist 20.

次に、熱酸化法によりフィールド(非活性)領域に酸化
膜14に接続する厚い酸化膜22を形成する(第2図(
i))。
Next, a thick oxide film 22 connected to the oxide film 14 is formed in the field (inactive) region by thermal oxidation (see FIG.
i)).

第2図(j)に示すゲート酸化の工程では、ゲート部の
酸化膜14、窒化膜15などを一旦除去した後に、新た
に薄いゲート酸化膜23を形成する。
In the gate oxidation step shown in FIG. 2(j), after the oxide film 14, nitride film 15, etc. in the gate portion are once removed, a new thin gate oxide film 23 is formed.

この後、第2図(k)に示すようにポリシリコン膜形成
工程で、酸化Jl122、ゲート酸化膜23の上にポリ
シリコン24を堆積させ、第5マスクを用いてゲート電
極25を形成する(第2図<1>この後、第2図(m)
に示すように、第5マスクを用いてレジスト26を所定
の場所に開口してゲート酸化膜23を介して燐(P+)
イオンをp形つェル13の活性領域に打ち込んで、ソー
ス27とドレイン28を形成し、ρ−MO3部分とする
After this, as shown in FIG. 2(k), in a polysilicon film forming step, polysilicon 24 is deposited on the oxide Jl 122 and the gate oxide film 23, and a gate electrode 25 is formed using a fifth mask ( Figure 2 <1> After this, Figure 2 (m)
As shown in FIG. 2, the resist 26 is opened at a predetermined location using the fifth mask, and phosphorus (P+) is injected through the gate oxide film 23.
Ions are implanted into the active region of the p-type well 13 to form a source 27 and a drain 28, forming a ρ-MO3 portion.

同様に、n−MO3部分にも第2図(n)に示すように
第6マスクを用いてレジスト29を所定の場所に開口し
てゲート酸化膜23を介して硼素(B+)イオンをシリ
コン基板10の活性領域に11ち込んで、ソース30と
ドレイン31を形成する。
Similarly, for the n-MO3 portion, as shown in FIG. 2(n), the resist 29 is opened at a predetermined location using the sixth mask, and boron (B+) ions are applied to the silicon substrate through the gate oxide film 23. A source 30 and a drain 31 are formed by injecting 11 into the 10 active regions.

この後は、眉間絶縁膜、コンタクトホール、アルミ薄膜
蒸着、電極配線パターン、保護膜、パッド開口などの各
工程を得てC−MOS)ランジスタが形成される。
Thereafter, a C-MOS (C-MOS) transistor is formed by completing various steps such as forming an insulating film between eyebrows, contact holes, aluminum thin film deposition, electrode wiring pattern, protective film, and pad opening.

〈発明が解決しようとする課題〉 しかしながら、この様な従来の製造工程では、第2図(
g)から(h)への工程において、レジスト17を剥離
する際にレジスト16も同時に剥11ifされるので、
改めてレジスト20を塗布する必要が生じるが、この場
合にレジスト20は窒化膜15に比べて余裕を見て大き
く形成させる必要がある。このため、チャネルスT〜ツ
バ21を外側に移行させることとなり、結果として大き
な寸法になり、微細化の障害となるという問題がある。
<Problem to be solved by the invention> However, in such a conventional manufacturing process, as shown in Fig. 2 (
In the steps from g) to (h), when the resist 17 is removed, the resist 16 is also removed at the same time, so
It becomes necessary to apply the resist 20 again, but in this case, the resist 20 needs to be formed larger than the nitride film 15 with some margin. For this reason, the channel T to the brim 21 has to be moved to the outside, resulting in a large size, which poses a problem in that it becomes an obstacle to miniaturization.

く課題を解決するための手段〉 本発明は、以上の課趙を解決するために、シリコン基板
の上にウェルを形成し、これ等の上を第1酸化膜と窒化
膜で覆い更にこの窒化膜の上に第2酸化膜または金属膜
のいずれかをイオン阻止膜として形成し、前記ウェルと
シリコン基板に形成される活性領域に対応するパターン
に前記窒化膜と前記イオン阻止膜をパターンニングし、
この後111記ウエルの非活性領域を残してその他の部
分をイ」機系のレジストで覆い前記ウェルの非活性領域
に第1イオンを注入して第1チャネルストッパを形成し
、次に前記シリコン基板の非活性領域を残してその他の
部分を有機系のレジストで覆い前記シリコン基板の非活
性領域に第2イオンを注入して第2チャネルストッパを
形成した後、前記イオン阻止膜を除去しフィールド酸化
をして前記第1酸化膜に接続する前記ウェルおよびシリ
コン基板の非活性領域に厚い酸化膜を形成し、次に前記
活性領域上の前記第1#!I化膜および前記窒化膜とを
一旦除去してから新たに薄いゲート酸化膜を形成する工
程を持つようにしたものである。
Means for Solving the Problems> In order to solve the above problems, the present invention forms a well on a silicon substrate, covers these with a first oxide film and a nitride film, and further covers the nitride film. forming either a second oxide film or a metal film as an ion-blocking film on the film, and patterning the nitride film and the ion-blocking film in a pattern corresponding to an active region to be formed in the well and the silicon substrate; ,
After that, leaving the inactive region of the well 111 and covering the other parts with an organic resist, a first ion is implanted into the inactive region of the well to form a first channel stopper, and then the silicon A second ion is implanted into the non-active region of the silicon substrate to form a second channel stopper, and the rest of the substrate is covered with an organic resist, leaving the non-active region of the silicon substrate. Oxidize to form a thick oxide film on the well and non-active regions of the silicon substrate connected to the first oxide film, and then oxidize the first oxide film on the active region. The method includes a step of once removing the I-oxide film and the nitride film and then forming a new thin gate oxide film.

く作 用〉 チャネルストッパの形成の際のマスクとして窒化膜の上
に有機系のレジストを形成させる代りに酸化膜またはA
!膜のいずれかを形成しこれをマスクとしてイオン注入
してチャネルス!ヘツバを形成する。この工程をとるこ
とにより窒化膜の外側・1°法とチャネルストッパの内
側寸法とを同一とすることができ、微細化が可能となる
Function> Instead of forming an organic resist on a nitride film as a mask when forming a channel stopper, an oxide film or an A
! Form one of the films and use this as a mask to implant ions into channels! Form a hetsuba. By taking this step, the outer 1° dimension of the nitride film and the inner dimension of the channel stopper can be made the same, and miniaturization becomes possible.

く実施例〉 以下、本発明の実施例について図面に基いて説明する。Example Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の1実施例の要部を示す一1程図である
。なお、第2図に示す各部の機能と同一の機能を有する
部分については同一の符号を用いて適宜にその説明を省
略する。
FIG. 1 is an eleventh diagram showing the main parts of one embodiment of the present invention. Note that the same reference numerals are used for parts having the same functions as those shown in FIG. 2, and the description thereof will be omitted as appropriate.

第2[J(a)から(e)までの工程は本実施例の工程
と同一であるので、第2図(f)の工程に対応する第1
図(a)の工程から説明をする。
2. Since the steps from J(a) to (e) are the same as the steps of this example, the first step corresponding to the step of FIG. 2(f)
The explanation will start from the process shown in Figure (a).

第1図(a>は選択酸化パターン形成工程を示している
。シリコン基板10の上面の一部にρ形のウェル13が
形成され、これ等の上に酸化膜!14と窒化膜15が形
成された後(第2図(e)に対応)に、CVD法により
イオン阻止膜としての酸化JI132が形成される。こ
の後、マスクを用いてシリコン基板10とウェル13の
活性領域に対応する部分を残して窒化膜15と酸化膜3
2を除去する。
FIG. 1 (a> shows the process of forming a selective oxidation pattern. A ρ-shaped well 13 is formed on a part of the upper surface of a silicon substrate 10, and an oxide film 14 and a nitride film 15 are formed on these wells. (corresponding to FIG. 2(e)), oxide JI 132 is formed as an ion-blocking film by CVD. After this, the silicon substrate 10 and the portion corresponding to the active region of the well 13 are separated using a mask. nitride film 15 and oxide film 3, leaving
Remove 2.

次に、第1図(b)のN−MOSのチャネルストッパ形
成工程に移行する。この工程では(a)工程の後にに有
機系のレジスト17を塗布し第3マスクによるリングラ
フィでρ形つェル13の非活性領域を残してそれ以外の
部分のレジスト17を除去する。この後、酸化膜32と
レジスト17をマスクとして硼素(B+)をイオン注入
し非活性領域への反転防止のためのチャネルストッパ1
8をp形つェル13の中に形成する。
Next, the process moves to the step of forming an N-MOS channel stopper as shown in FIG. 1(b). In this step, an organic resist 17 is applied after step (a), and the resist 17 is removed from the rest of the inactive region of the ρ-shaped well 13 by phosphorography using a third mask. After this, boron (B+) is ion-implanted using the oxide film 32 and the resist 17 as a mask to form a channel stopper 1 to prevent inversion to the inactive region.
8 is formed in a p-type well 13.

第1図(C)では同様にしてP−MOSのチャネルスト
ッパを形成する。このチャネルストッパ33の形成にあ
たっては、まずレジスト17を一旦剥離するが、この剥
離に当たっては無機系である酸化膜32は除去されずに
そのまま残されている。この後、改めて有機系のレジス
ト19を塗布しマスクを用いてリングラフィによりシリ
コン基板10の非活性領域を残してそれ以外の部分のレ
ジスト19を除去して燐イオン(P+)を注入し、チャ
ネルストッパ33を形成する。
In FIG. 1C, a P-MOS channel stopper is formed in the same manner. In forming this channel stopper 33, first, the resist 17 is once removed, but during this removal, the inorganic oxide film 32 is not removed but remains as it is. After this, an organic resist 19 is applied again, and the resist 19 is removed from the other portions of the silicon substrate 10 by phosphorography using a mask, leaving an inactive region, and phosphorus ions (P+) are implanted into the channel. A stopper 33 is formed.

次に、イオン素子膜を除去した後に熱酸化法により非活
性領域に酸化膜14に接続する厚い酸化;模22を形成
する(第1図(d))。
Next, after removing the ion element film, a thick oxide pattern 22 connected to the oxide film 14 is formed in the non-active region by thermal oxidation (FIG. 1(d)).

its 1図(e)に示すゲート酸化の工程では、ゲー
ト部の酸化膜14、窒化膜15などを一旦除去した後に
、新たに薄いゲート酸化膜23を形成する。
In the gate oxidation step shown in FIG. 1(e), after the oxide film 14, nitride film 15, etc. in the gate portion are once removed, a new thin gate oxide film 23 is formed.

以後の工程は、第2図(k)〜(n)と同じである。The subsequent steps are the same as those shown in FIGS. 2(k) to (n).

なお本実施例ではイオン阻止層32としてCVD法によ
り形成したS i 02を用いて説明したが、このイオ
ン阻止層としてはAl’PAuの金属膜を蒸着やスパッ
タにより形成したものであっても良い、即ち、イオン阻
止膜は第1図の(c)〜(d)工程の間に除去されるが
、S i 02が完全に除去されたかどうかを判定する
際に窒化膜とのコントラストが小さいので目視検査では
見落す危険がある。その点AIは窒化膜に対してコント
ラストが大きいので目視検査による見落しがないという
効果がある。
In this embodiment, the ion blocking layer 32 is made of SiO2 formed by CVD, but the ion blocking layer may also be a metal film of Al'PAu formed by vapor deposition or sputtering. That is, although the ion-blocking film is removed during the steps (c) to (d) in Figure 1, the contrast with the nitride film is small when determining whether S i 02 has been completely removed. There is a risk of oversight during visual inspection. In this respect, since AI has a large contrast with respect to the nitride film, it has the effect of not being overlooked by visual inspection.

〈発明の効果〉 以上、実施例と共に具体的に説明したように本発明によ
れば、チャネルストッパの形成の際のマスクとして窒化
膜の上に有機系のレジストを形成する代りにS i 0
2またはAlのいずれかを形成し、これをマスクとして
イオン注入してチャネルストッパを形成するようにした
ので、窒化膜の外側寸法とチャネルストッパの内側寸法
とを同一とすることができ、所定のチャネルストッパの
耐圧を維持しながら微細化が可能となる。
<Effects of the Invention> As described above in detail with the embodiments, according to the present invention, instead of forming an organic resist on a nitride film as a mask when forming a channel stopper, S i 0
Since the channel stopper is formed by ion implantation using this as a mask, the outer dimension of the nitride film and the inner dimension of the channel stopper can be made the same, and the predetermined It becomes possible to miniaturize the channel stopper while maintaining its breakdown voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の要部を示す工程図、第2図は
従来の半導体装置を製造する工程を示す工程図である。 10・・・シリコン基板、11・・・酸化膜、13・・
・p形つェル、14・・・第1酸化膜、15・・・窒化
膜、16.17・・・レジスト、18・・・チャネルス
トッパ19・・・レジスト、20・・・レジスト、21
・・・チャネルストッパ、23・・・ゲート酸化膜、2
4・・・ポリシリコン、25・・・ゲート電極、32・
・・イオン阻止膜、33・・・チャネルストッパ。 図 311:lb<)
FIG. 1 is a process diagram showing essential parts of an embodiment of the present invention, and FIG. 2 is a process diagram showing a conventional process for manufacturing a semiconductor device. 10... Silicon substrate, 11... Oxide film, 13...
- P-type well, 14...first oxide film, 15...nitride film, 16.17...resist, 18...channel stopper 19...resist, 20...resist, 21
... Channel stopper, 23 ... Gate oxide film, 2
4... Polysilicon, 25... Gate electrode, 32.
...Ion blocking membrane, 33...Channel stopper. Figure 311: lb<)

Claims (1)

【特許請求の範囲】[Claims] シリコン基板の上にウェルを形成し、これ等の上を第1
酸化膜と窒化膜で覆い更にこの窒化膜の上に第2酸化膜
または金属膜のいずれかをイオン阻止膜として形成し、
前記ウェルとシリコン基板に形成される活性領域に対応
するパターンに前記窒化膜と前記イオン阻止膜をパター
ンニングし、この後前記ウェルの非活性領域を残してそ
の他の部分を有機系のレジストで覆い前記ウェルの非活
性領域に第1イオンを注入して第1チャネルストッパを
形成し、次に前記シリコン基板の非活性領域を残してそ
の他の部分を有機系のレジストで覆い前記シリコン基板
の非活性領域に第2イオンを注入して第2チャネルスト
ッパを形成した後、前記イオン阻止膜を除去しフィール
ド酸化をして前記第1酸化膜に接続する前記ウェルおよ
びシリコン基板の非活性領域に厚い酸化膜を形成し、次
に前記活性領域上の前記第1酸化膜および前記窒化膜と
を一旦除去してから新たに薄いゲート酸化膜を形成する
工程を持つ半導体装置の製造方法。
Wells are formed on the silicon substrate, and a first
Covering with an oxide film and a nitride film, further forming either a second oxide film or a metal film as an ion blocking film on the nitride film,
The nitride film and the ion blocking film are patterned into a pattern corresponding to the active region formed in the well and the silicon substrate, and then the non-active region of the well is left and the other parts are covered with an organic resist. First ions are implanted into the non-active region of the well to form a first channel stopper, and then the non-active region of the silicon substrate is left and the rest is covered with an organic resist. After implanting second ions into the region to form a second channel stopper, the ion blocking film is removed and field oxidation is performed to form a thick oxide in the well and non-active regions of the silicon substrate connected to the first oxide film. A method for manufacturing a semiconductor device comprising the steps of: forming a gate oxide film, then once removing the first oxide film and the nitride film on the active region, and then forming a new thin gate oxide film.
JP2009149A 1989-01-19 1990-01-18 Manufacture of semiconductor device Pending JPH02283061A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-10873 1989-01-19
JP1087389 1989-01-19

Publications (1)

Publication Number Publication Date
JPH02283061A true JPH02283061A (en) 1990-11-20

Family

ID=11762455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149A Pending JPH02283061A (en) 1989-01-19 1990-01-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02283061A (en)

Similar Documents

Publication Publication Date Title
JPH02283061A (en) Manufacture of semiconductor device
JPS63205944A (en) Manufacture of mos integrated circuit
JP2859332B2 (en) Method for manufacturing semiconductor device
JPH04107831A (en) Manufacture of semiconductor device
JPH0272661A (en) Manufacture of semiconductor device
JPH01220858A (en) Manufacture of semiconductor device
JPH04260364A (en) Manufacture of gate insulating film of semiconductor device
JPH0422345B2 (en)
JPS6133263B2 (en)
JPH01208866A (en) Manufacture of semiconductor device
JPH0582734A (en) Manufacture of mos semiconductor device
JPH03263871A (en) Semiconductor device
JPS62131538A (en) Manufacture of semiconductor device
JPS61295653A (en) Manufacture of cmos semiconductor circuit device
JPH0453254A (en) Manufacture of semiconductor device
KR970030792A (en) Manufacturing method of CMOS device
JPH02192125A (en) Manufacture of vertical mosfet
JPH0474440A (en) Manufacture of semiconductor device
JPH0388363A (en) Manufacture of semiconductor device
JPH022634A (en) Semiconductor device
JPS59103353A (en) Manufacture of semiconductor device
JPH06181310A (en) Manufacture of semiconductor device
JPH01300534A (en) Manufacture of semiconductor device
JPS61207050A (en) Manufacture of semiconductor device
JPH0239095B2 (en) MOSGATA HANDOTAISOCHINOSEIZOHOHO