JPH02278862A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH02278862A
JPH02278862A JP1100786A JP10078689A JPH02278862A JP H02278862 A JPH02278862 A JP H02278862A JP 1100786 A JP1100786 A JP 1100786A JP 10078689 A JP10078689 A JP 10078689A JP H02278862 A JPH02278862 A JP H02278862A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
hybrid integrated
microcomputer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1100786A
Other languages
Japanese (ja)
Other versions
JPH0680765B2 (en
Inventor
Koji Nagahama
長浜 浩二
Akira Kazami
風見 明
Hisashi Shimizu
清水 永
Osamu Nakamoto
中本 修
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野 聖和
Yasuo Saito
斎藤 保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1100786A priority Critical patent/JPH0680765B2/en
Priority to US07/510,467 priority patent/US5285107A/en
Priority to DE69031141T priority patent/DE69031141T2/en
Priority to EP90107414A priority patent/EP0393657B1/en
Publication of JPH02278862A publication Critical patent/JPH02278862A/en
Publication of JPH0680765B2 publication Critical patent/JPH0680765B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To make an integrated circuit small-sized, to realize a high-density mounting operation and to arrange that an EPROM can be inserted or detached freely by a method wherein the EPROM is connected to a conductive path on the other substrate exposed by a hollow which has been formed in a prescribed position at a peripheral end side of one substrate out of two substrates. CONSTITUTION:A hollow 4 is formed in a desired position at a peripheral end part of one substrate 2; an EPROM 6 is connected to a conductive path 5 on the other substrate 3 exposed by the hollow 4; accordingly, a mounting position of the EPROM 6 can be selected arbitrarily. As a result, the EPROM 6 and a built-in microcomputer 7 can be connected efficiently considering an electrical connection to the microcomputer 7; it is not required to guide signal lines. Thereby, data lines which are used to send and receive a data between the EPROM 6 and the microcomputer 7 can be realized at a shortest distance or by a layout which can be designed most easily; a loss of a mounting density by guiding the data lines can be reduced to a minimum. In addition, since two substrates 2, 3 are used, it is possible to obtain a high-density and small-sized hybrid integrated circuit device.

Description

【発明の詳細な説明】 (イ〉産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM(紫外線消去形プログラマブル・リー
ド・オンリ・メモリー)を実装してなるEFROM内蔵
型の混成集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Industrial Application Field The present invention relates to a non-volatile memory sealed with resin on an integrated circuit board.
For example, the present invention relates to a hybrid integrated circuit device with a built-in EFROM, which is formed by mounting an EPROM (ultraviolet erasable programmable read only memory).

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM素子は、各種電子機器に好んで用いられている。
(b) Conventional technology An EP having an ultraviolet irradiation window that can erase and rewrite previously written memory information by irradiating it with ultraviolet rays.
ROM elements are favorably used in various electronic devices.

このEPROM素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、−旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路(IC)チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
At present, most of these EPROM elements are mounted on printed wiring boards together with control or driving integrated circuits, and in order to rewrite the information once written, they are usually mounted on easily removable printed wiring boards. Implemented. For various electronic devices that require smaller size and lighter weight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board using a technique called chip-on-board, and after the required wiring is done, this The IC chip, including the wiring portion, is covered with synthetic resin, making it extremely compact and lightweight.

一方紫外線照射窓を必要とするEFROMチップは、こ
の照射窓がネックとなり未だサーデイツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。
On the other hand, EFROM chips that require an ultraviolet irradiation window cannot be made smaller and lighter because this irradiation window is a bottleneck, and they are still manufactured in a deep dip package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第13図に従
って説明すると、第13図は従来のEPROM素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン(41)が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板(42>のスルーホール(
43)にサーデイツプ型パッケージに組込まれEPRO
M素子(44)が搭載されている。このEPROM素子
(44)はヘッダー(45)およびキャップ(46)を
有し、前記ヘッダー(45)はセラミック基材(47)
に外部導出リード(48)か低融点ガラス材で接着され
ている。又このヘッダー(45)はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部(
50)が前記低融点ガラス材上或はセラミック基材(4
7)上に接着されており、この素子搭載部(50)にE
FROMチップ(51)が紫外線照射面を上にして装着
され、このチップ(51)の電極と前記外部導出リード
(48)とが金属細線(52〉によって接続されている
。前記キャップ(46)は蓄部材であって、前記EFR
OMチップ(51)の紫外線照射面と対向する部分に窓
(53)を有するセラミック基材(54)を含み、この
キャップ(46)は低融点ガラスによってヘッダー(4
5)に配置されたEFROMチップ(51)を密封して
いる。この様にEFROMチップ(51)を密封したE
PROM素子(44)は、前記絶縁性基板(42)のス
ルーホール(43)に外部導出リード(48)を挿通さ
せ半田によって固定される。このスルーホール(43)
は導電性配線パターン(41)によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部(55)から図示しない雌型フネクタへと
接続される。
The mounting structure of such a conventional EPROM element will be explained with reference to FIG. 13. FIG. 13 is a perspective view with a partial cross section of a conventional EPROM element, in which a conductive wiring pattern (41) is formed on the main surface. An insulating substrate (42> through holes (
43) is incorporated into a deep dip type package.
An M element (44) is mounted. This EPROM element (44) has a header (45) and a cap (46), said header (45) having a ceramic substrate (47).
An external lead (48) or a low melting point glass material is bonded to the external lead (48). Also, this header (45) is made of an element mounting part (45) made by sintering so-called gold paste, which is glass mixed with a large amount of gold powder.
50) on the low melting point glass material or the ceramic substrate (4
7) is glued on the top, and the E
A FROM chip (51) is mounted with the ultraviolet irradiation surface facing upward, and the electrodes of this chip (51) and the external leads (48) are connected by a thin metal wire (52).The cap (46) is a storage member, the EFR
The cap (46) includes a ceramic base material (54) having a window (53) in a portion facing the ultraviolet irradiation surface of the OM chip (51), and the cap (46) is connected to the header (4) by a low melting point glass.
5) is sealed. E with the EFROM chip (51) sealed in this way.
The PROM element (44) is fixed by soldering by inserting external leads (48) into the through holes (43) of the insulating substrate (42). This through hole (43)
A conductive wiring pattern (41) is used to perform necessary wiring, and a male connector terminal portion (55) provided at the end of the insulating substrate is connected to a female connector (not shown).

さて、かかる従来のEFROM素子の実装構造は、EP
ROMチップ(51)に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つま吟高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール(43)に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってEF
ROM素子を一旦パッケージに組立てることである。E
FROM素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーデイツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温(400〜500℃)
シールとなり、EPROMチップの電極(アルミニウム
)と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このEPROM
チップはサブストレートを接地電位にする必要ヒ、EP
ROMチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
EPROMチップと別個に前記金ペーストより成るチッ
プ搭載部に固着きせ、このグランドダイス頭部とEPR
OMチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。
Now, the mounting structure of such a conventional EFROM element is EP
Compared to the ROM chip (51), the package external shape is extremely large, and not only the surface area but also the three-dimensional height is several times the height of the chip, which is extremely disadvantageous for thinning. Furthermore, after the external lead is inserted into the through hole (43), it is necessary to fix it with solder or the like. Another major drawback that should be noted is that EF is not performed before mounting on an insulating board.
The process involves assembling the ROM element into a package once. E
Since the FROM element has a window for irradiating ultraviolet rays, its package is assembled into a ceramic-based ceramic-based package, but since this package is sealed with low-melting glass, it cannot be heated to high temperatures (400 to 500°C). )
If the thin metal wires that serve as a seal and connect the electrodes (aluminum) of the EPROM chip and the external leads are not made of the same material, alloying will occur, resulting in an increase in wiring resistance or disconnection. To avoid such a situation, thin aluminum wire is usually used, but this EPROM
The chip must have the substrate at ground potential, EP
The ground electrode of the ROM chip is connected by wire to the chip mounting portion formed of gold paste. Here, too, a secondary or multi-component alloy reaction progresses between the gold or metals such as foil in the gold paste and the aluminum, so a small piece of silicon whose head is coated with aluminum, called a ground die, is used. Separately from the EPROM chip, it is fixed to the chip mounting part made of the gold paste, and the ground die head and the EPR
Conventional mounting structures are unsatisfactory in terms of small size, light weight, and low cost, as they involve extremely complicated work of connecting the OM chip to the ground electrode.

斯る問題を解決するために第14図に示したEFROM
実装構造がある。
In order to solve this problem, the EFROM shown in FIG.
There is an implementation structure.

以下に第14図に示したEFROM実装構造について説
明する。
The EFROM mounting structure shown in FIG. 14 will be explained below.

主表面(60a)に導電性配線パターン(60b)が形
成されたガラス・エポキシ樹脂板などの絶縁性基板(6
0)は、EPROMチップ21を載置するチップ搭載エ
リヤ(60c)を有し、前記配線パターン(60b)は
、このエリヤ近傍から主表面(60a)上を引回されて
図示しない雄型コネクタ端子部に接続されている。前記
エリヤ(60c)には、EPROMチップ(61)が搭
載され、このチップ(61)の表面電極と前記配線パタ
ーン(60b)とが金属細線(62)により接続されて
いる。勿論金属線!1(62)の1本は前記チップ(6
1)のサブストレートと接続する為に、このチップ〈6
1)が搭載された配線パターン(60b)とワイヤリン
グされている。前記EPROMチップ(61)の紫外線
照射面<61a)上には紫外線透過性樹脂(63)(例
えば東し社製、型名TX−978)を介して、紫外線透
過性窓材(64)が固着されている。この窓材(64)
は、石英、透明アルミナ悼、公知の紫外線透過性材料で
ある。そして、前記窓材(64)の頂部面(64a)は
、EPROMチップ(61)の紫外線照射面に光を導入
する面であるから、この頂部面(64a)を除いた残余
の窓材(64)部分と、金属細線(62)と、この金属
線1(62)と前記配線パターン(60b)との接続部
分とが合成樹Jfl(65)(例えば日東電工社製、型
名MP−10)で被覆されている。もし、絶縁性基板(
60)と、EPROMチップ(61)と窓材(64)と
を加えた総合厚さ寸法を更に低くする必要があれば、前
記基板(60)のチップ搭載エリヤ(60c)をザグリ
穴としてこの基板(60)の厚さの半分程度握れば良い
、又この様なザグリ穴としておけば、合成樹脂(65)
の流れ止めダムが形成され湿気などの浸入に対して有効
に作用する。
An insulating substrate (6
0) has a chip mounting area (60c) on which the EPROM chip 21 is mounted, and the wiring pattern (60b) is routed from near this area on the main surface (60a) to connect to a male connector terminal (not shown). connected to the section. An EPROM chip (61) is mounted on the area (60c), and the surface electrode of this chip (61) and the wiring pattern (60b) are connected by a thin metal wire (62). Of course metal wire! 1 (62) is the chip (6
In order to connect to the substrate of 1), this chip <6
1) is wired with the wiring pattern (60b) on which it is mounted. A UV-transparent window material (64) is fixed onto the UV-irradiated surface <61a) of the EPROM chip (61) via a UV-transparent resin (63) (for example, manufactured by Toshisha Co., Ltd., model name TX-978). has been done. This window material (64)
Quartz and transparent alumina are well-known UV transparent materials. Since the top surface (64a) of the window material (64) is the surface that introduces light to the ultraviolet irradiation surface of the EPROM chip (61), the remaining window material (64a) excluding this top surface (64a) ) portion, the thin metal wire (62), and the connection portion between the metal wire 1 (62) and the wiring pattern (60b) are made of synthetic wood Jfl (65) (for example, manufactured by Nitto Denko Corporation, model name MP-10). covered with. If the insulating substrate (
60), the EPROM chip (61), and the window material (64), if it is necessary to further reduce the total thickness dimension, the chip mounting area (60c) of the board (60) can be counterbored and this board can be used. You only need to grip it about half the thickness of (60), or if you make a counterbore hole like this, you can use synthetic resin (65).
A flow-stopping dam is formed, which effectively prevents moisture from entering.

第13図および第14図で示したEFROM実装構造は
特開昭60−83393号公報(IO5に1/18)に
記載されている。
The EFROM mounting structure shown in FIGS. 13 and 14 is described in Japanese Unexamined Patent Publication No. 1983-83393 (IO5 1/18).

(ハ)発明が解決しようとする課題 第14図で示したEFROM実装構造ではEFROMの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない、しかしながら
、ここでいう小型化はあくまでEPROM自体の小型化
である。即ち、第14図からは明らかにきれていないが
EFROMの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、EFROMを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
14図に示したEFROM構造ではEFROMのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、EFROMから延在された引回し線
の導電パターン上はプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なR
OMライターを使用することができずEFROMの再書
込みという点で煩雑となる問題がある。
(c) Problems to be Solved by the Invention In the EFROM mounting structure shown in FIG. 14, the EFROM chip is die-bonded onto the printed circuit board, so it goes without saying that the size is reduced. The miniaturization referred to here is simply the miniaturization of the EPROM itself. In other words, although it is not clear from Fig. 14, since the microcomputer and its peripheral circuit elements fixed around the EFROM are composed of discrete electronic components, the printed circuit board on which the EFROM is mounted is When looking at the entire system as an integrated circuit, there is a problem in that the size of the printed circuit board increases as before, without any reduction in size, that is, the overall system increases in size. Furthermore, in the EFROM structure shown in FIG. 14, when erasing program data in the EFROM, after erasing by irradiating the printed circuit board with ultraviolet rays, the conductive pattern of the routing line extending from the EFROM is used for writing by a probe, etc. It is necessary to rewrite by touching the terminal of the R
There is a problem in that an OM writer cannot be used and rewriting the EFROM becomes complicated.

また、第13図に示したEFROM実装構造では消去後
の再書込みという点ではEFROMをプリント基板から
着脱することが可能であるために、−膜内なROMライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第13図に示した実装構造において
も第14図と同様にEFROMの周辺の回路、即ち、マ
イクロコンピュータやその周辺LSI、IC等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求きれる軽薄短小のEFROM搭載の集
積回路を提供することができない大きな問題がある。
In addition, in the EFROM mounting structure shown in FIG. 13, in terms of rewriting after erasing, it is possible to attach and detach the EFROM from the printed circuit board. It is relatively easy to do. However, in the mounting structure shown in FIG. 13 as well as in FIG. 14, the peripheral circuits of the EFROM, that is, the circuit elements such as the microcomputer and its peripheral LSIs and ICs, are composed of discrete electronic components. However, there is a major problem in that the size of the printed circuit board, that is, the size of the entire system, makes it impossible to provide an integrated circuit equipped with an EFROM that is light, thin, short, and small enough to meet the demands of users.

更に第13図および第14図で示したEFROM実装構
造では、上述した様にシステム全体が大型化になると共
にEFROMおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。
Furthermore, in the EFROM mounting structure shown in FIGS. 13 and 14, the entire system becomes larger as described above, and the conductive patterns that connect the EFROM and its surrounding circuit elements are exposed, which reduces reliability. There is a problem of deterioration.

更に第13図および第14図で示したEFROM実装構
造ではEFROMと、その周辺のマイクロコンピュータ
およびIC,LSI等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。
Furthermore, in the EFROM mounting structure shown in FIGS. 13 and 14, the EFROM and surrounding circuit elements such as microcomputers, ICs, and LSIs are exposed, which creates unevenness on the top surface of the board, making it difficult to handle and work. There is a problem of deterioration.

更に第13図及び第14図で示したEFROM実装構造
では一枚のプリント基板上にEFROMとディスクリー
ト部品からなるマイクロコンピュータ及びその周辺の回
路素子の全ての素子が搭載されているため上述した様(
システム自体の小型化という点で大きな問題となる。
Furthermore, in the EFROM mounting structure shown in FIGS. 13 and 14, all the elements of the microcomputer and its peripheral circuit elements consisting of the EFROM and discrete components are mounted on a single printed circuit board.
This poses a major problem in terms of miniaturization of the system itself.

(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上に少なくとも樹脂封止型のEP
ROMとマイクロコンビエータを搭載し、他方の基板上
あるいは一方の基板上にその他の全ての回路素子を搭載
し、他方の基板の周端辺の所定位置に設けられたくぼみ
でEFROMだけが露出すると共にマイクロコンピュー
タおよび他の全ての回路素子を二枚の基板とケース材で
形成された封止空間に封止する構造を特徴とする。
(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes at least a resin-sealed EP on one of the two substrates.
The ROM and micro combinator are mounted, and all other circuit elements are mounted on the other board or on one board, and only the EFROM is exposed in a recess provided at a predetermined position on the periphery of the other board. It also features a structure in which the microcomputer and all other circuit elements are sealed in a sealed space formed by two substrates and a case material.

従ってEFROMを搭載した混成集積回路を小型化でし
かも二枚の基板上に回路素子を実装でき高密度実装のE
FROM内蔵の混成集積回路装置を提供することができ
る。また、EFROM上面が一方の基板の周端辺に設け
られたくぼみより露出しているためEPROMの挿脱が
自由自在に行えることができる。
Therefore, it is possible to miniaturize the hybrid integrated circuit equipped with EFROM, and to mount circuit elements on two boards, resulting in high-density mounting.
A hybrid integrated circuit device with built-in FROM can be provided. Further, since the upper surface of the EFROM is exposed through the recess provided at the peripheral edge of one of the substrates, the EPROM can be inserted and removed freely.

(*)作用 この様に本発明に依れば、二枚の基板の一方の基板の周
端辺の所定位置にくぼみを設け、そのくぼみで露出した
他方の基板上の導電路にEFROMを接続しているので
EPROMの載置位置を任意に設定できるので、内蔵す
るマイクロコンピュータとの電気的接続を考慮して、効
率良くEPROMとマイクロコンビエータとを接続する
ことができ、信号線即ち導電路の引回し線を不要にする
ことができる。
(*) Effect As described above, according to the present invention, a recess is provided at a predetermined position on the peripheral edge of one of the two substrates, and the EFROM is connected to the conductive path on the other substrate exposed by the recess. Since the mounting position of the EPROM can be set arbitrarily, the EPROM and the micro combinator can be efficiently connected by considering the electrical connection with the built-in microcomputer. This eliminates the need for routing lines.

更にEFROMの隣接する位置に最も関連の深いマイク
ロフンピユータを配置でき、EFROMとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。
Furthermore, the most closely related microcomputer can be placed adjacent to the EFROM, and the data line for exchanging data between the EFROM and the microcomputer can be set at the shortest or minimum distance. Loss is minimized and high-density packaging is possible.

更に本発明ではEFROM以外の全ての回路素子はチッ
プで二枚の基板のいずれか一方の基板上は搭載され且つ
、二枚の基板とケース材で形成された封止空間内に収納
されるため小型化でしかも高密度実装ができ取扱い性の
優れた混成集積回路装置を提供することができる。
Furthermore, in the present invention, all the circuit elements other than the EFROM are mounted as chips on one of the two substrates, and are housed in a sealed space formed by the two substrates and the case material. It is possible to provide a hybrid integrated circuit device that is compact, can be mounted at high density, and is easy to handle.

(へ)実施例 以下に第1図乃至第12図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
(F) Embodiments Below, the hybrid integrated circuit device of the present invention will be explained in detail based on the embodiments shown in FIGS. 1 to 12.

第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示きれている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 and 2 fully illustrate a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図および第2図に示
す様に、二枚の集積回路基板(2)(3)と、二枚の集
積回路基板(2)(3)の一方の基板(2)の周端辺の
所定位置に設けられたくぼみ(4)と、二枚の集積回路
基板(2)(3)上に形成された所望形状の導電路(5
)と、一方の導電路(5〉と接続された不揮発性メモリ
ー(6)と、そのメモリー(6)からデータを供給され
且つ不揮発性メモリー(6)が搭載された一方の基板(
2)上の導電路(5)と接続されたマイクロコンピュー
タ<7)と、二枚の基板(2)(3)上の導電路(5)
と接続された周辺の回路素子(8)と、二枚の基板(2
)(3)を離間して一体化するケース材(9)とをから
構成される。
As shown in Figures 1 and 2, this hybrid integrated circuit device (1) includes two integrated circuit boards (2) and (3), and one of the two integrated circuit boards (2) and (3). A recess (4) provided at a predetermined position on the peripheral edge of the substrate (2), and a conductive path (5) of a desired shape formed on the two integrated circuit boards (2) and (3).
), a nonvolatile memory (6) connected to one conductive path (5>), and one substrate (on which data is supplied from the memory (6) and the nonvolatile memory (6) is mounted).
2) A microcomputer <7) connected to the conductive path (5) above, and the conductive path (5) on the two substrates (2) and (3).
peripheral circuit elements (8) connected to the
) (3) and a case material (9) which is separated from and integrated with the case material (9).

二枚の集積回路基板(2)(3)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。
The two integrated circuit boards (2) and (3) are made of hard substrates such as ceramics, glass epoxy, or metal, and in this embodiment, metal substrates with excellent heat dissipation and mechanical strength are used.

金属基板としては例えば0.5〜1.0IIIff厚の
アルミニウム基板を用いる。その二枚の基板(2)<3
)の表面には第4図に示す如く、周知の陽極酸化により
酸化アルミニウム膜(9)(アルマイト層)が形成され
、その−主面側に10〜70μ厚のポリイミド等のフレ
キシブル性を有した絶縁樹脂層(10)が貼着される。
As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0IIIff is used. The two boards (2) <3
As shown in Fig. 4, an aluminum oxide film (9) (alumite layer) is formed on the surface of the aluminum oxide film (9) (alumite layer) by well-known anodic oxidation, and the main surface side thereof has a flexible material such as polyimide with a thickness of 10 to 70 μm. An insulating resin layer (10) is pasted.

更に絶縁樹脂層(10)上には10〜70μ厚の銅箔(
11)が絶縁樹脂層(10)と同時にローラーあるいは
ホットプレス等の手段により貼着せれている。ところで
、二枚の基板(2)(3)はフレキシブル性を有する絶
縁樹脂層(10)によって所定の間隔離間されて連結さ
れた状態となっている。
Further, on the insulating resin layer (10), a copper foil (
11) is attached simultaneously with the insulating resin layer (10) by means of a roller or hot press. By the way, the two substrates (2) and (3) are connected to each other with a predetermined distance separated by a flexible insulating resin layer (10).

二枚の基板(2) (3)の−主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の
導電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メツキ層が銅箔(11)表面にメツキきれる
。然る後、レジストを除去して貴金属メツキ層をマスク
として銅箔(11)のエツチングを行い所望の導電路(
5)が形成される。ここでスクリーン印刷による導電路
(5)の細きは0.5mlが限界であるため、極細配線
パターンを必要とするときは周知の写真蝕刻技術に依り
約2μまでの極細導電路(5)の形成が可能となる。
On the surface of the copper foil (11) provided on the -main surface of the two substrates (2) and (3), a conductive path of a desired shape is exposed by screen printing and masked with a resist.
A plating layer (silver, platinum) is plated on the surface of the copper foil (11). After that, the resist is removed and the copper foil (11) is etched using the precious metal plating layer as a mask to form the desired conductive path (
5) is formed. Here, the thinness of the conductive path (5) by screen printing is limited to 0.5 ml, so when an ultra-fine wiring pattern is required, the ultra-fine conductive path (5) up to about 2 μm is formed using well-known photo-etching technology. becomes possible.

一方の基板(3)上の導電路(5)には不揮発性メモリ
ー(6)とそのメモリー(6)からデータを供給される
マイクロコンピュータ(7)が搭載寄れ、一方の基板(
3)及び他方の基板(2)上の導電路(5)にその周辺
の回路素子(8)が搭載されている。また両基板(2)
(3)の−側辺あるいは対向する側辺周端部に導電路(
5)が延在きれ外部リード端子<12)(13)を固着
するための複数のパッドが形成されている。
A non-volatile memory (6) and a microcomputer (7) supplied with data from the memory (6) are mounted on the conductive path (5) on one of the substrates (3).
3) and peripheral circuit elements (8) are mounted on the conductive path (5) on the other substrate (2). Also both boards (2)
(3) A conductive path (
5) has a plurality of pads for fixing external lead terminals (12) and (13).

このパッドには外部リード端子(12)(13)が半田
によって固着され、水平に導出きれてその中央部分で略
直角に折曲られている。また両基板(2)(3)上に形
成きれている導電路(5)はフレキシブル樹脂層〈10
)上に形成きれているので二枚の基板(2)(3)を股
がる様にパターニングされ両基板(2)(3)の接続が
所定の位置でしかも任意に行えることができる。
External lead terminals (12) and (13) are fixed to these pads by solder, and are led out horizontally and bent at a substantially right angle at the center thereof. In addition, the conductive path (5) that has been formed on both substrates (2) and (3) is covered with a flexible resin layer <10
), it can be patterned to cross the two substrates (2) and (3), and the connection between the two substrates (2) and (3) can be made at a predetermined position and at any desired location.

不揮発性メモリー(6)としてE P ROM (Er
as−abla Programable Read 
0nly Memory )が用いられる(以下不揮発
性メモリー(6)をEFROMという)。このEPRO
M(6)は周知の如く、EPROM (6)のペレット
に形成されているフローティングゲートに蓄積されてい
る電子(プログラム・データ)を光を照射して励起させ
て未記憶状態のペレットに戻し再書込みして利用できる
素子である。
E P ROM (Er
as-abla Programmable Read
(hereinafter, the nonvolatile memory (6) will be referred to as EFROM). This EPRO
As is well known, M (6) is a device that excites the electrons (program data) stored in the floating gate formed in the pellet of EPROM (6) by irradiating it with light and returns it to the pellet in an unmemorized state. This is an element that can be written into and used.

一般的なEFROM(6)の構造は第5図および第6図
に示す様にDIP(デュアル・イン・ライン)型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもペレ
ット(14)のメモリーを消去するために光を照射する
必要があるため、ペレット(14)の上面にあたる部分
はエネルギーの高い光(紫外線)を透過する透過部材(
15)が配置きれている0本実施例ではDIP型のEF
ROM(6)であれば樹脂モールド型あるいはセラミッ
クス型のどちらのタイプのパッケージを用いてもよい、
この様なEPROM装置は特開昭53−74358号公
報および特開昭62−290160号公報に開示されて
いる。
The structure of a general EFROM (6) is a DIP (dual in line) type, as shown in FIGS. 5 and 6, and can be roughly divided into a resin mold package type and a ceramic package type. In either the resin mold type or the ceramic type, it is necessary to irradiate the pellet (14) with light to erase its memory, so the upper surface of the pellet (14) is transparent to high-energy light (ultraviolet light). Transparent member (
15) is fully arranged. In this embodiment, the DIP type EF
For ROM (6), either resin mold type or ceramic type package can be used.
Such EPROM devices are disclosed in Japanese Patent Laid-Open Nos. 53-74358 and 62-290160.

本実施例ではE F ROM(6)にはDIP型のEP
ROM装置を用いたが、EPROM(6)の型は基本的
には任意であり、例えばセラミック型あるいは樹脂モー
ルド型のLCC,PLCC等のパッケージでも用いるこ
とが可能である。LCCおよびPLCC夫々のタイプの
EPROM装置はその底面の四側辺に接続用の電極が設
けられた構造である。LCCおよびPI、CC型のEF
ROMはDIP型のEFROMに比べて小型化になるが
本実施例では最っとも普及率の高いDIP型のEPRO
M装置を用いて説明するが、より小型化のシステムを要
求する場合にはLCC,PLCC型のEPROM装置を
用いればその効果は大である。また、LCC、PLCC
型のEFROMはDIP型と同様にソケットを介して基
板上に搭載される。
In this embodiment, the E F ROM (6) has a DIP type EP.
Although a ROM device is used, the type of EPROM (6) is basically arbitrary, and for example, a ceramic type or resin molded package such as LCC or PLCC can also be used. EPROM devices of the LCC and PLCC types each have a structure in which connection electrodes are provided on the four sides of the bottom surface. LCC and PI, CC type EF
The ROM is smaller than the DIP type EFROM, but in this example, the DIP type EPRO, which is the most popular type, is used.
Although the description will be made using the M device, if a more compact system is required, the effect will be greater if an LCC or PLCC type EPROM device is used. Also, LCC, PLCC
This type of EFROM is mounted on the board via a socket, similar to the DIP type.

一方、本発明では二枚の基板(2バ3)の一方の基板(
2)の周端辺の所定位置にくぼみ(4)が設けられてい
る。この両基板(2)(3)は後述するケース材〈9〉
によって所定間隔離間固着される。このとき、一方の基
板(2)の周端辺に設けたくぼみ(4)で露出する他方
の基板(3)上にはEFROM(6)を搭載するソケッ
ト(16)を接続される複数の導電路(5)が延在され
ている。このくぼみ(4)はEFROM(6)の外形と
実質的に同形状であり、EFROM(6)の挿脱を容易
にするためにE F ROM(6)より着千大きめに形
成きれている。
On the other hand, in the present invention, one of the two substrates (2 bars 3) (
A recess (4) is provided at a predetermined position on the peripheral edge of 2). These two boards (2) and (3) are case materials <9> described later.
is fixed for a predetermined period of time. At this time, on the other board (3) exposed in the recess (4) provided on the peripheral edge of one board (2), there are a plurality of conductive conductors to which the socket (16) mounting the EFROM (6) is connected. The road (5) has been extended. This recess (4) has substantially the same external shape as the EFROM (6), and is formed to be 1,000 times larger than the EFROM (6) in order to facilitate the insertion and removal of the EFROM (6).

EFROM(6)のプログラム・データを選択して供給
きれるマイクロコンピュータ(7)およびその周辺の回
路素子(8)のIC,トランジスタ、チップ抵抗および
チップコンデンサー等はチップ部品で所望の導電路(5
)上に半田付けあるいはAgペースト等のろう材によっ
て付着諮れ、マイクロコンピュータ(7)および回路素
子(8)は近傍の導電路(5)にボンディング接続され
ている。更に導電路(5)間にはスクリーン印刷による
カーボン抵抗4本あるいはニッケルメッキによるニッケ
ルメッキ抵抗体が抵抗素子として形成されている。
The microcomputer (7), which can selectively supply program data to the EFROM (6), and its peripheral circuit elements (8), such as ICs, transistors, chip resistors, and chip capacitors, are chip components that can be connected to desired conductive paths (5).
), the microcomputer (7) and the circuit element (8) are bonded to the nearby conductive path (5). Furthermore, four carbon resistors by screen printing or nickel-plated resistors by nickel plating are formed as resistance elements between the conductive paths (5).

更に詳述するとEFROM(6)が搭載されるソケット
(16〉とマイクロコンピュータ(7)はくぼみ(4)
が設けられていない一方の基板(3)上の導電路(5)
と接続され、その他の全ての回路素子(8〉は−方及び
他方の基板(2)(3)の所定位置の導電路(5)上に
付着されている。
To explain in more detail, the socket (16) where the EFROM (6) is mounted and the microcomputer (7) are located in the recess (4).
Conductive path (5) on one substrate (3) that is not provided with
and all other circuit elements (8) are attached on the conductive paths (5) at predetermined positions on the - and other substrates (2) and (3).

ケース材(9)は絶縁部材の熱可塑性樹脂から形成され
、第3図に示す如く、二枚の基板(2)(3)を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。ケース材(9)には一方の基板(2)の周端辺に
設けたくぼみ(4)の周囲とそのくぼみ(4)によって
露出された他の基板(3)表面の周囲と当接諮れる一定
の厚みを有した枠体(18)が設けられている。この枠
体(18)は基板(2)に設けたくぼみ(4)にそって
くぼませて形成されている。また、ケース材(9)の−
側辺は両基板(2)(3)を配置したときにフィルム樹
脂層(10)が容易に折曲される様に円弧状に形成され
ている。
The case material (9) is made of thermoplastic resin as an insulating member, and as shown in FIG. It is formed. The case material (9) comes into contact with the periphery of a recess (4) provided on the peripheral edge of one substrate (2) and the surface of the other substrate (3) exposed by the recess (4). A frame (18) having a constant thickness is provided. This frame (18) is formed to be recessed along the recess (4) provided in the substrate (2). In addition, - of the case material (9)
The side edges are formed in an arc shape so that the film resin layer (10) can be easily bent when both the substrates (2) and (3) are arranged.

ケース材(9)と二枚の基板(2バ3)との固着は接着
シートによって行われ、フィルム樹脂層(10)によっ
て連結された両基板(2)(3)でケース材(9)を挾
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板(2バ3)を連結するフィ
ルム411詣層(10)は上述したケース材(9)に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路(5)が折曲時に切断する恐れはない。ケ
ース材(9)と両基板(2)(3)とを−水化したのち
、連結部の樹脂層(10)が露出されるため、本実施例
では蓋体(20)で露出した連結部分を完全に封止する
ものとする。尚、蓋体(20)はケース材(9)と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。
The case material (9) and the two substrates (2 bars 3) are fixed together using an adhesive sheet, and the case material (9) is bonded to both substrates (2) and (3) connected by the film resin layer (10). They are fixed in such a way that they are sandwiched and the mounted circuit elements are opposed to each other. At this time, the film 411 ply layer (10) that connects both substrates (2 bars 3) is brought into contact with the arcuate portion provided on the case material (9) and bent, so that the bent portion is conductive. There is no risk that the path (5) will break when bending. After the case material (9) and both substrates (2) and (3) are hydrated, the resin layer (10) of the connection part is exposed, so in this example, the connection part exposed by the lid (20) shall be completely sealed. The lid (20) is made of the same material as the case material (9), and is adhered thereto by a predetermined means such as the above-mentioned adhesive sheet.

一方の基板(2)の周端辺に設けたくぼみ(4)で露出
した他方の基板(3)上にはソケット(16)の電極と
固着接続される複数の導電路(5)の一端が形成され、
その導電路(5)の先端部にE F ROM(6)を挿
入するソケット(16)が固着される。ソケット(16
)が固着された導電路(5)の他端はマイクロフンピユ
ータ(7)の近傍に効率よく引回しきれチップ状のマイ
クロコンピュータ(7)とボンディングワイヤで電気に
接続される。
On the other substrate (3) exposed through the recess (4) provided on the peripheral edge of one substrate (2), one end of a plurality of conductive paths (5) that are firmly connected to the electrodes of the socket (16) are arranged. formed,
A socket (16) into which the E F ROM (6) is inserted is fixed to the tip of the conductive path (5). Socket (16
) to which the conductive path (5) is fixed can be efficiently routed near the microcomputer (7) and electrically connected to the chip-shaped microcomputer (7) by a bonding wire.

ここでEFROM(6)とマイクロコンピュータ(7)
との位置関係について述べる。第7図はEFROM(6
)とマイクロコンピュータ(7)とを一方の基板(3)
上に配置したときの要部拡大図であり、EFROM(6
)とチップ状のマイクロコンピュータ(7)とは第7U
gJに示す如く、多数本の導電路(5)を介して接続さ
れるため、その導電路(5)の引回しを短くするために
EPROM(6)とマイクロフンピユータ(7)は夫々
、隣接する位置かあるいはできるだけ近傍に位置する様
に配置される。従ってEFROM(6)とマイクロコン
ピュータ(7)との導電路(5)の引回しは最短距離で
形成でき基板上の実装面積を有効に使用することができ
る。EFROM(6)とその近傍あるいは隣接した位置
に配置されたチップ状のマイクロコンピュータ(7)は
第7図の如く、マイクロコンピュータ(7)の近傍に延
在された導電路(5〉の先端部とワイヤ線によってボン
ディング接続されEFROM(6)と電気的に接続され
る。
Here, EFROM (6) and microcomputer (7)
I will explain the positional relationship with. Figure 7 shows the EFROM (6
) and microcomputer (7) on one board (3).
This is an enlarged view of the main part when placed on the top, and it shows the EFROM (6
) and the chip-shaped microcomputer (7) are the 7th U.
As shown in gJ, since they are connected via a large number of conductive paths (5), the EPROM (6) and the microcomputer (7) are placed adjacent to each other in order to shorten the length of the conductive paths (5). The location is located at or as close to the location as possible. Therefore, the conductive path (5) between the EFROM (6) and the microcomputer (7) can be formed over the shortest distance, and the mounting area on the board can be used effectively. As shown in FIG. 7, the EFROM (6) and a chip-shaped microcomputer (7) placed near or adjacent to it are connected to the tip of a conductive path (5) extending near the microcomputer (7). It is bonded and electrically connected to the EFROM (6) by a wire line.

ところで、EFROM(6)はソケット(16)に挿入
されて一方の基板(3)上に搭載されることになり、E
 F ROM(6)の上面のみが外部に露出すること)
こなる、このとき、EFROM(6)の上面と他方の基
板(2)の上面とは略一致した状態であることが好まし
い、この結果、EPROM(6)だけが露出し、他のマ
イクロコンピュータ(7)およびその周辺の回路素子(
8)は二枚の基板(2)(3)とケース材(9)とで形
成され封止空間(21)内に配置されることになる。
By the way, the EFROM (6) will be inserted into the socket (16) and mounted on one board (3), and the E
Only the top surface of F ROM (6) should be exposed to the outside)
At this time, it is preferable that the top surface of the EFROM (6) and the top surface of the other substrate (2) are in a substantially coincident state.As a result, only the EPROM (6) is exposed and the other microcomputer ( 7) and its surrounding circuit elements (
8) is formed by two substrates (2) and (3) and a case material (9), and is placed in the sealed space (21).

上述の如<、EFROM(6)と接続きれるマイクロコ
ンピュータ(7)およびその周辺の回路素子(8)は二
枚の基板(2)(3)とケース材(9)で形成された封
止空間部(21)に配置する様に設定されている。
As mentioned above, the microcomputer (7) that can be connected to the EFROM (6) and its peripheral circuit elements (8) are located in a sealed space formed by the two substrates (2) (3) and the case material (9). It is set to be placed in the section (21).

即ち、チップ状の重子部品および印刷抵抗、メツキ抵抗
等の抵抗素子の全ての素子が封止空間部(14〉内に設
けられている。
That is, all the elements, including the chip-shaped weight components and the resistive elements such as the printed resistor and the plated resistor, are provided within the sealed space (14).

ところで、EFROM(6)が露出された一方の基板(
2)のくぼみ(4)上には遮光用のシール材(22)が
接着され、光を完全に遮光すると共にEFROM(6)
の完全密封が行われる。
By the way, one of the substrates (where the EFROM (6) is exposed)
A light-shielding sealing material (22) is glued onto the recess (4) of 2), completely blocking light and EFROM (6).
is completely sealed.

本実施例でEFROM(6)のデータ消去を行う場合は
シール材(22)を剥して紫外線を照射するかあるいは
ソケット(16)からEPROM(6)を離脱して紫外
線を照射するケースがある。また、再書込みの場合はE
PROM(6)をソケットから離脱して一般的なROM
ライターを使用して電気的に書込みを行い、書込み後、
ソケット(16)に挿入すればよい。
In this embodiment, when erasing data in the EFROM (6), there are cases where the sealing material (22) is removed and ultraviolet rays are irradiated, or the EPROM (6) is removed from the socket (16) and ultraviolet rays are irradiated. Also, in case of rewriting, E
Remove the PROM (6) from the socket and use it as a general ROM.
Write electrically using a writer, and after writing,
Just insert it into the socket (16).

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ず、モデム(MODEM)とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調きれるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。
First, what is a modem? A modem exists for data communication in which digitized data handled by a data terminal such as a personal computer is sent and received at a distance using a telephone line. The function of a modem is to modulate digitized data using the frequency that can be used on the telephone line, convert it into an analog signal, and send it onto the telephone line, and to convert the analog signal that can be modulated with the data sent from the other party. It has the ability to demodulate and return to digitized data.

第8図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly explained based on the block diagram shown in FIG.

第8図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 8 is a block diagram when the modem is mounted on the integrated circuit board (2).

モデムはバソフンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインター
フェース(31)と、DTEインターフェース(31)
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ(7)と、マイクロコンピュ
ータ(7)からア琲レスされるデータを内蔵したEFR
OM(6)と、マイクロコンピュータ(7)からの出力
信号を変復調しNCU(NETWORK  C0NTR
0L  UNIT)に出力する第1および第2の変復調
回路(32)<33)と、マイクロコンピュータ(7)
からの出力信号に応じて所望のDTMF信号(トーン信
号)を発生するDTMF発生器り34)とをかも構成諮
れている。
The modem has a DTE interface (31) that stores data sent from the bassoon in its built-in memory and outputs the data, and a DTE interface (31).
A microcomputer (7) that outputs a predetermined output signal based on the data output from the microcomputer (7), and an EFR that contains the data received from the microcomputer (7).
The output signals from the OM (6) and the microcomputer (7) are modulated and demodulated to the NCU (NETWORK C0NTR).
0L UNIT) and a microcomputer (7).
A DTMF generator 34) for generating a desired DTMF signal (tone signal) according to the output signal from the DTMF generator 34) is also configured.

DTEインターフェース(31)は例えば5TC961
0(セイコーエプソン)等のICより成り、第9図の如
く、パソコンの出力信号を供給し、その出力信号を内蔵
メモリー内に蓄積してマイクロコンピュータ(7)へ出
力する送信メモリ一部(35)と、マイクロコンピュー
タ(7)からの出力信号が供給される信号を内蔵メモリ
ー内に蓄積してパソコン(38)へ出力する受信メモリ
一部(36)と、送信メモリ一部(35)および受信メ
モリ一部(36)を介して入出力される夫々の信号を切
替える制御部(37)とからなり、パソコン(38)と
マイクロコンピュータ(7)とを接続するための所定の
機能を有するものである。
The DTE interface (31) is, for example, 5TC961.
0 (Seiko Epson), etc., and as shown in Figure 9, there is a transmitting memory part (35 ), a receiving memory part (36) that stores signals supplied with output signals from the microcomputer (7) in the built-in memory and outputs them to the personal computer (38), a transmitting memory part (35), and a receiving memory part (35). It consists of a control section (37) that switches each signal input and output through a part of memory (36), and has a predetermined function for connecting a personal computer (38) and a microcomputer (7). be.

マイクロコンピュータ(7)は例えば5TC9620(
セイフーエブソン)等のICより成り、第10図の如く
、DTEインターフェース(31)から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にDTEインターフェース(31)に出力
信号を出力する応答フード生成部とからなる。
The microcomputer (7) is, for example, 5TC9620 (
As shown in FIG. 10, the command recognition section recognizes the output signal output from the DTE interface (31), and the command decoding section decodes the output signal recognized by the command recognition section.
Based on the signal decoded by the command decoding part, the command execution part compares the data with the data in a part of the memory and supplies the data to the modulation/demodulation circuit, and the result of comparing the data of the command decoding part with the data in the part of the memory is incorrect data. and a response hood generator that outputs an output signal to the DTE interface (31) when the command is supplied to the command execution unit.

変復調回路(38)はマイクロコンピュータ(7)から
送信されるデジタル信号をアナログ信号に変換してNC
U部に送信する。また反対にNCU部から送信諮れたア
ナログ信号をデジタル信号に変換してマイクロフンピユ
ータ(7)へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第1の変復調回路(32
)は300bpsの低速変復調回路であり、第2の変復
調回路(33)は1200bpgの中速変復調回路であ
る。夫々の第1および第2の変復調回路(32)(33
)はマイクロコンピュータ(7)により、いずれか一方
の変復調回路が選択される。
The modulation/demodulation circuit (38) converts the digital signal sent from the microcomputer (7) into an analog signal and sends it to the NC
Send to U department. On the other hand, it converts the analog signal sent from the NCU section into a digital signal and sends it to the microcomputer (7), and is provided with low-speed and medium-speed circuits. First modulation/demodulation circuit (32
) is a 300 bps low speed modulation/demodulation circuit, and the second modulation/demodulation circuit (33) is a 1200 bps medium speed modulation/demodulation circuit. Respective first and second modulation/demodulation circuits (32) (33
), one of the modulation and demodulation circuits is selected by the microcomputer (7).

DTMF発生器(34)はマイクロコンピュータ(7)
のコマンド実行部より出力移れたデータをCOL、RO
W夫々の入力端子に入力することで所定のDTMF信号
を発生し送信A M P (39)に出力して電話回線
へ信号を供給する。
DTMF generator (34) is a microcomputer (7)
The data output from the command execution part of COL, RO
A predetermined DTMF signal is generated by inputting it to the input terminal of each W, and is output to the transmitting A M P (39) to supply the signal to the telephone line.

ており、マイクロコンピュータ(7)のアドレスに基づ
いてマイクロコンピュータ(7)に供給される。
and is supplied to the microcomputer (7) based on the address of the microcomputer (7).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly explained.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(38)からの読出し信号に基づいて制御スイッ
チ(40)が動作し、所定のアドレスデータがEPRO
M(7)に供給され、そのアドレスに基づいたEFRO
M(6)のプログラム・データがマイクロコンピュータ
(7)に供給され、通信を行う夫々のモデムの通信規格
(BELL/CCITT規格)、通信速度(300/1
200bp8)、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードが一致しているか
が確認される。
First, to start communication with a personal computer, the control switch (40) operates based on a read signal from the microcomputer (38), and predetermined address data is read from the EPRO.
EFRO supplied to M(7) and based on its address
The program data of M (6) is supplied to the microcomputer (7), and the communication standard (BELL/CCITT standard) and communication speed (300/1
200bp8), data format matches, and various modes such as depth switch mode switching are checked.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。
Assuming the various modes match, enter the answering modem's phone number into your computer.

その電話番号はパソコンとのインターフェース用のDT
Eインターフェース(31)に入力され、電話番号を解
読する為にマイクロコンピュータ(7)に転送される。
The phone number is the DT for interfacing with the computer.
E-interface (31) and forwarded to the microcomputer (7) for decoding the telephone number.

その解読した結果をDTMF発生器(34)に送信し、
DTMF発生器(34)からDTMF信号が発信きれそ
の信号は送信AMP(39)、ライントランス(れ)を
介して一般電話回線へ転送される。
Send the decoded result to the DTMF generator (34),
A DTMF signal is transmitted from the DTMF generator (34) and transferred to the general telephone line via the transmitting AMP (39) and the line transformer.

転送されたDTMF信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。
The transferred DTMF signal sends a paging signal to the modem on the responding side, and the modem on the responding side receives the paging signal and automatically receives the call. Then, the modem on the responding side sends an answer tone for the connection procedure to the modem on the calling side.

起呼側のモデムではライントランス(41)、受信アン
プ(42)を通り低速変復調回路(32)でそのアンサ
−トーンが起呼側のモデムに対して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサ−トーンであ
れば通信状態に入る。
The modem on the calling side passes through a line transformer (41) and a receiving amplifier (42), and a low-speed modulation/demodulation circuit (32) determines whether or not the answer tone is a predetermined answer tone for the modem on the calling side. To detect. If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(31)に入力し、
そのデータをマイクロコンピュータ(7)に転送する。
When the communication state is established, parallel data from the PC is input to the DTE interface (31) based on predetermined key manual signals from the keyboard of the calling party's PC,
The data is transferred to the microcomputer (7).

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路(32)に送信きれる。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数液1FsKきれ、送信A M P (39)、ラ
イントランス(41)を介して応答側のモデムに送信さ
れる。
Here, parallel data is converted to serial data. The digital signal converted into serial data can be sent to the low-speed modulation/demodulation circuit (32). Here, the digital signal is converted to an analog signal, which is transmitted to the responding modem via the transmission A M P (39) and the line transformer (41) at a frequency of 1FsK based on the corresponding communication standard.

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出聾
れ、ライントランス(41)、受信AM P (42)
を介して低速変復調回路り32)に入力される。ここで
アナログ信号はデジタル信号に変換されDTEインター
フェース(31)に入力され、シリアルデジタル信号か
らパラレルデジタル信号に変換きれて起呼側のパソコン
に入力される。その結果起呼側へパソコンと応答側のパ
ソコンは全二重通信ができる様になりパソコン通信が実
現する。
On the other hand, the frequency-modulated analog signal sent by the key input signal from the responding PC is sent to the calling modem, line transformer (41), and receiving AM P (42).
The signal is input to the low-speed modulation/demodulation circuit 32) via the low-speed modulation/demodulation circuit 32). Here, the analog signal is converted into a digital signal and inputted to the DTE interface (31), and the serial digital signal is converted into a parallel digital signal and inputted to the calling side personal computer. As a result, the PC on the calling side and the PC on the responding side can perform full-duplex communication, realizing PC communication.

第11図は第8図で示したモデム回路を本実施例で用い
た一方の基板(3)上に実装した場合の平面図であり、
実装きれる回路素子の図番号は同一番号とする。EPR
OM(6)とマイクロコンピュータ(7)との接続はパ
スラインで示す、尚、複数の回路素子を接続する導電路
は煩雑のため省略する。
FIG. 11 is a plan view of the modem circuit shown in FIG. 8 mounted on one of the substrates (3) used in this example.
The drawing numbers of the circuit elements that can be mounted shall be the same. EPR
The connection between the OM (6) and the microcomputer (7) is shown by a pass line, and the conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第11図に示す如く、一方の基板(3)の対向する周端
部には外部リード端子(13)が固着される複数の固着
用パッド(5a)が設けられている。固着パッド(5a
)から延在される導電路(5)上訴定位置には複数の回
路素子(8)およびEPROM(6)を搭載するソケッ
ト(16)が固着される。斯る基板(3)上にはEFR
OM(6)以外のマイクロコンピュータ(7〉を含む複
数の回路素子(8)が固着されており、(31)はDT
Eインターフェース、(32)((33)第1および第
2の変復調回路、(34)はDTMF発生回路、り40
)はEPROM(6)を制御する制御スイッチ、(7)
はマイクロコンピュータ、(8)はコンデンサー等のチ
ップ部品である。
As shown in FIG. 11, a plurality of fixing pads (5a) to which external lead terminals (13) are fixed are provided on opposing peripheral edges of one substrate (3). Adherence pad (5a
) A socket (16) carrying a plurality of circuit elements (8) and an EPROM (6) is fixed to the fixed position of the conductive path (5) extending from the conductive path (5). On such a substrate (3) is an EFR.
A plurality of circuit elements (8) including a microcomputer (7>) other than OM (6) are fixed, and (31) is a DT
E interface, (32) ((33) first and second modulation/demodulation circuits, (34) DTMF generation circuit,
) is a control switch that controls EPROM (6), (7)
(8) is a microcomputer, and (8) is a chip component such as a capacitor.

第11図に示す如く、マイクロコンピュータ(7)の近
傍あるいは隣接する位置にEFROM(6)が搭載され
るソケット(16)が固着される。マイクロコンピュー
タ(7)の近傍あるいは隣接する位置にソケット(16
)を固着することで、マイクロコンピュータ(7)とE
PROM(6)とのパスライン、即ち導電路(5)の引
回し線の距離を最短でしかも最小の距離で引回すことが
でき、他の実装パターンを有効に使用できると共に高密
度実装が行える。
As shown in FIG. 11, a socket (16) in which an EFROM (6) is mounted is fixed near or adjacent to the microcomputer (7). A socket (16) is installed near or adjacent to the microcomputer (7).
) by fixing the microcomputer (7) and E.
The path line with the PROM (6), that is, the routing line of the conductive path (5) can be routed at the shortest possible distance, and other mounting patterns can be used effectively and high-density mounting can be achieved. .

尚、−点鎖線で囲まれた領域は接着シートでケース材(
9)が固着される領域を示す。
In addition, the area surrounded by the - dotted chain line is covered with an adhesive sheet and the case material (
9) indicates the area to be fixed.

第12図は第11図で示した基板(3)上にケース材(
9)を介して他方の基板(2)を固着したときのモデム
用の混成集積回路装置の完成品の平面図であり、他方の
基板(2)の上面からはEFROM(6)の上面のみが
露出された状態となる。即ち、EPROM(6)以外の
他の素子は全てケース材(9)と二枚の基板(2)(3
)とで形成された封止空間(21)内に封止きれ且つE
PROM(6)の上面のみがくぼみ(4)によって露出
されるのでEPROM(6)の挿脱が必要に応じて自由
自在に行うことができる。
Figure 12 shows the case material (
9) is a plan view of the completed product of the hybrid integrated circuit device for a modem when the other board (2) is fixed through the board, and only the top surface of the EFROM (6) is visible from the top surface of the other board (2). It becomes exposed. That is, all other elements except the EPROM (6) are made of a case material (9) and two substrates (2) and (3).
) and E.
Since only the top surface of the PROM (6) is exposed through the recess (4), the EPROM (6) can be inserted and removed as desired.

以上したモデム用の混成集積回路装置のEFROM(6
)には製品仕様の多様化に備え、仕向地、OEM、自社
販売等セットメーカ(ユーザ)が要望する仕様変更に対
して容易に対応することができる。即ち、EFROM(
6)以外の回路構成はあらかじめ各種の仕様変更に対応
する様に設計きれていたが、特定のユーザの仕様に基づ
いて混成集積回路を設計すると、他のユーザ仕様と一致
しないことがあった場合、従来では混成集積回路自体の
設計を見なおす必要があった。
The hybrid integrated circuit device EFROM (6
), in preparation for the diversification of product specifications, it is possible to easily respond to specification changes requested by set manufacturers (users) such as destination, OEM, and in-house sales. That is, EFROM (
The circuit configuration other than 6) has been designed in advance to accommodate various specification changes, but when designing a hybrid integrated circuit based on a specific user's specifications, it may not match the specifications of other users. In the past, it was necessary to reconsider the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEFROM(6)
がソケット(9)を介して一方の基板(3)上に搭載さ
れ且つその表面が他方の基板(2)の周端辺に設けられ
たくぼみ(4)から露出された状態であるため、EFR
OM(6)の離脱が行えるのでユーザ側でEFROMを
選択して実装するだけで1つの混成集積回路装置で多機
種の混成集積回路装置の実現が行える。
However, in the hybrid integrated circuit device of the present invention, the EFROM(6)
is mounted on one board (3) via the socket (9), and its surface is exposed from the recess (4) provided on the peripheral edge of the other board (2),
Since the OM(6) can be removed, multiple types of hybrid integrated circuit devices can be realized with one hybrid integrated circuit device by simply selecting and mounting an EFROM on the user side.

断る本発明に依れば、他方の基板(2)の周端辺の所望
位置にくぼみ(4)を設け、そのくぼみ(4)で露出し
た1方の基板(3)上の導電路(5)にソケット(16
)を介してEFROM(6)を接続し、側基板(2)(
3)とケース材(9〉とで形成された封止空間(21)
にマイクロコンピュータ(7)および他の回路素子(8
)を固着することにより、混成集積回路とEFROMと
の一体化した装置ができ且つ必要性に応じて容易にEF
ROMの挿脱が行える大きな特徴を有する。
According to the present invention, a depression (4) is provided at a desired position on the peripheral edge of the other substrate (2), and a conductive path (5) on one substrate (3) exposed in the depression (4) is provided. ) to the socket (16
) and connect the EFROM (6) through the side board (2) (
Sealed space (21) formed by 3) and case material (9>)
Microcomputer (7) and other circuit elements (8)
), it is possible to create a device that integrates the hybrid integrated circuit and the EFROM, and the EFROM can be easily installed as needed.
It has the great feature of being able to insert and remove ROM.

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2)の周端部所望位置にくぼみ(4)を設け、その
くぼみ(4)で露出した他方の基板(3)上の導電路(
5)にEFROM(6)を接続しているので、EFRO
M(6)の載置位置を任意に選定できる利点を有する。
(G) Effects of the Invention As detailed above, according to the present invention, firstly, a recess (4) is provided at a desired position on the peripheral edge of one substrate (2), and the recess (4) exposes the The conductive path (
Since EFROM (6) is connected to 5), EFROM
This has the advantage that the mounting position of M(6) can be arbitrarily selected.

このため内蔵するマイクロコンピュータ(7)との電気
的接続を考慮して、効率良<EFROM(6)とマイク
ロコンピュータ(7)とを接続でき信号線の引回しを不
要にできる。更に詳述すると、EFROM(6)の隣接
する位置に最も関連の深いマイクロコンピュータ(7)
を配置でき、その結果EFROM(6)とマイクロコン
ピュータ(7)間のデータのやりとりを行うデータ線を
最短距離あるいは最も設計容易なレイアウトで実現でき
、データ線の引回しによる実装密度のロスを最小限に抑
制できる。更に二枚の基板(2)(3)より形成されて
いるため高密度で且つ小型化の混成集積回路装置を提供
することができる。
Therefore, in consideration of the electrical connection with the built-in microcomputer (7), the EFROM (6) and the microcomputer (7) can be connected efficiently, making it unnecessary to route signal lines. More specifically, the microcomputer (7) most closely related to the adjacent position of the EFROM (6)
As a result, the data lines for exchanging data between the EFROM (6) and the microcomputer (7) can be realized with the shortest distance or the easiest layout, minimizing loss in packaging density due to data line routing. can be suppressed to a minimum. Furthermore, since it is formed from two substrates (2) and (3), it is possible to provide a high-density and compact hybrid integrated circuit device.

第2に一方の基板(2)の周端辺所望位置のくぼみ(4
)にEPROM(6)を配置しているので、市販のモー
ルド型のE F ROM(6)を用いているにも拘らず
一体化した小型の混成集積回路装置として取り扱える利
点を有する。更に二枚の集積回路基板(2)(3)上の
組込むマイクロコンピュータおよびその周辺回路素子の
実装密度を向上することにより、従来必要とされたプリ
ント基板を廃止でき、1つの小型化されたEFROM(
6)を着脱自在に内蔵する混成集積回路装置を実現でき
る。
Second, make a depression (4) at a desired position on the peripheral edge of one substrate (2).
), it has the advantage that it can be handled as an integrated compact hybrid integrated circuit device even though it uses a commercially available molded E F ROM (6). Furthermore, by improving the mounting density of the microcomputer and its peripheral circuit elements on the two integrated circuit boards (2) and (3), the conventionally required printed circuit board can be eliminated, and a single miniaturized EFROM can be used. (
It is possible to realize a hybrid integrated circuit device in which 6) is removably built-in.

第3に集積回路基板(2)(3)として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路(5)として銅箔(11)を用いることにより、
導電路(3)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。
Thirdly, by using a metal substrate as the integrated circuit board (2) (3), its heat dissipation effect can be greatly improved compared to a printed circuit board, which can further contribute to an improvement in packaging density. In addition, by using copper foil (11) as the conductive path (5),
The resistance value of the conductive path (3) can be significantly reduced compared to conductive paste, and the circuit to be mounted can be expanded to the same level or more than that of a printed circuit board.

第4g、:EFROM(6)として市販されているデュ
アルインライン型あるいはI、CCf1を用いることが
できるので、混成集積回路装置へのEPROM(6)の
実装が極めて容易に実現できる利点を有する。更にくぼ
み(4)とEFROM(6)の外形を同形状にすること
によりケース材(9)の枠体(18)内にぴったり埋設
でき、極めてすっきりした形状のEFROM内蔵型の混
成集積回路装置を実現できる。
4th g: Since the dual in-line type or I, CCf1 commercially available as EFROM (6) can be used, it has the advantage that the EPROM (6) can be implemented extremely easily in a hybrid integrated circuit device. Furthermore, by making the outer shape of the recess (4) and the EFROM (6) the same, it can be perfectly embedded within the frame (18) of the case material (9), creating an extremely clean-shaped hybrid integrated circuit device with a built-in EFROM. realizable.

第5にEFROM(6)と接続きれるマイクロコンピュ
ータ(7)およびその周辺回路素子(8)はケース材(
9)と二枚の集積回路基板(2)(3)とで形成される
封止空間(21)にダイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小さくなり、実装
密度の大幅に向上できる利点を有する。
Fifth, the microcomputer (7) and its peripheral circuit elements (8) that can be connected to the EFROM (6) are made of case material (
9) and the two integrated circuit boards (2) and (3) in the sealed space (21) in the form of a die or chip, compared to conventional printed circuit boards molded with resin. This has the advantage that the area occupied is extremely small and the packaging density can be greatly improved.

第6にケース材(9)と二枚の集積回路基板(2)(3
)の周端を実質的に一致させることにより、集積回路基
板(2)(3)のほぼ全面を封止空間(21)として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。
Sixth, the case material (9) and two integrated circuit boards (2) (3)
) by substantially matching the peripheral edges of the integrated circuit boards (2) and (3), almost the entire surface of the integrated circuit boards (2) and (3) can be used as the sealed space (21), which, together with improved packaging density, makes it possible to create an extremely compact hybrid integrated circuit device. realizable.

第7にくぼみ(4)に対応する一方の集積回路基板(3
)上にソケット(16)を設けることにより、EPRO
M(6)の着脱を自在に行え、EFROM(6)の交換
や消去および再書込みを自由に行える利点を有する。
Seventh, one integrated circuit board (3) corresponding to the recess (4)
) by providing a socket (16) on the EPRO
It has the advantage that the M (6) can be freely attached and detached, and the EFROM (6) can be exchanged, erased, and rewritten freely.

第8に一方の基板(2)上面とEFROM(6)の上面
を一致させることにより、平坦な上面を有する混成集積
回路装置を実現できる利点を有する。更にシール材(2
2)を設けることによりEFROM(6)への遮光がで
き且つEPROM(6)と一方の基板(2)のすき間も
封止できる利点を有する。
Eighthly, by aligning the top surface of one substrate (2) with the top surface of the EFROM (6), there is an advantage that a hybrid integrated circuit device having a flat top surface can be realized. Furthermore, sealing material (2
2) has the advantage that the EFROM (6) can be shielded from light and the gap between the EPROM (6) and one of the substrates (2) can be sealed.

第9に二枚の集積回路基板(2)(3)の−辺あるいは
相対向する辺から外部リード(12)(13)を導出で
き、極めて多ピンの混成集積回路装置を実現できる利点
を有する。
Ninth, it has the advantage that the external leads (12) and (13) can be derived from the negative sides or opposite sides of the two integrated circuit boards (2 and 3), making it possible to realize a hybrid integrated circuit device with an extremely large number of pins. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いた上のEFROM周
辺を示す要部拡大斜視図、第8図は本実施例で用いたモ
デムを示すブロック図、第9図は第8図で示したモデム
のDTEインターフェースを示すブロック図、第10図
は第8図で示したモデムのマイクロコンビエータを示す
ブロック図、第11図は第8図で示したブロック図を基
板上に実装したときの平面図、第12図は第11図に示
した基板上にケース材を固着したときの平面図、第13
図および第14図は従来のEFROM実装構造を示す断
面図である。 (1)・・・混成集積回路装置、 (2>(3)・・・
集積回路基板、 (5)−・・導電路、 (6)−E 
P ROM、(7)・・・マイクロコンピュータ、(8
)・・・回路素子、(4)・・・くぼみ、(9)・・・
ケース材、(16)・・・ソケット、  (22)・・
・シール材。
Fig. 1 is a perspective view showing this embodiment, and Fig. 2 is an I-
I sectional view, FIG. 3 is an enlarged perspective view of main parts showing the vicinity of the upper EFROM used in this example, FIG. 8 is a block diagram showing the modem used in this example, and FIG. FIG. 10 is a block diagram showing the micro combinator of the modem shown in FIG. 8, and FIG. 11 is a block diagram showing the DTE interface of the modem shown in FIG. 8, when the block diagram shown in FIG. FIG. 12 is a plan view of the case material fixed onto the substrate shown in FIG. 11, and FIG.
This figure and FIG. 14 are cross-sectional views showing a conventional EFROM mounting structure. (1)...Hybrid integrated circuit device, (2>(3)...
Integrated circuit board, (5)--conducting path, (6)-E
P ROM, (7)...Microcomputer, (8
)...Circuit element, (4)...Indentation, (9)...
Case material, (16)...Socket, (22)...
・Seal material.

Claims (14)

【特許請求の範囲】[Claims] (1)二枚の相対向して配置された集積回路基板と、 前記基板の対向する主面に形成された所望パターンを有
する導電路と、 前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の周端辺の所望位置にくぼみを設け、前
記くぼみで露出した前記他方の基板上の導電路に前記不
揮発性メモリーを接続し、前記両基板と前記ケース材で
形成された封止空間に前記マイクロコンピュータおよび
その周辺回路素子を配置したことを特徴とする混成集積
回路装置。
(1) Two integrated circuit boards arranged to face each other, a conductive path having a desired pattern formed on opposing main surfaces of the board, and a resin-molded non-volatile device connected to the conductive path. a memory; a microcomputer and its peripheral circuit elements supplied with data from the memory and connected to conductive paths on the substrate; and a case material integrated between the substrates; A recess is provided at a desired position on the peripheral edge, the nonvolatile memory is connected to the conductive path on the other substrate exposed in the recess, and the microelectromechanism is inserted into the sealed space formed by both the substrates and the case material. A hybrid integrated circuit device characterized by arranging a computer and its peripheral circuit elements.
(2)前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項1記載の混成集積回路
装置。
(2) The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit board.
(3)前記両基板の形状を実質的に同一形状とすること
を特徴とする請求項1記載の混成集積回路装置。
(3) The hybrid integrated circuit device according to claim 1, wherein the shapes of both the substrates are substantially the same.
(4)前記導電路として銅箔を用いたことを特徴とする
請求項1記載の混成集積回路装置。
(4) The hybrid integrated circuit device according to claim 1, wherein copper foil is used as the conductive path.
(5)前記不揮発性メモリーはデュアルインライン型あ
るいはLCC型樹脂モールドされていることを特徴とす
る請求項1記載の混成集積回路装置。
(5) The hybrid integrated circuit device according to claim 1, wherein the nonvolatile memory is molded with a dual in-line type or an LCC type resin.
(6)前記くぼみと不揮発性メモリーの外形を実質的に
同形状とすることを特徴とする請求項4記載の混成集積
回路装置。
(6) The hybrid integrated circuit device according to claim 4, wherein the outer shape of the recess and the nonvolatile memory are substantially the same.
(7)前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項1記載の混
成集積回路装置。
(7) The hybrid integrated circuit device according to claim 1, wherein the microcomputer is incorporated in the form of a die on the conductive surface.
(8)前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項1記載の混成
集積回路装置。
(8) The hybrid integrated circuit device according to claim 1, wherein a chip resistor or a chip capacitor is used as the peripheral circuit element.
(9)前記ケース材を前記両基板の周端部と前記くぼみ
を除いてほぼ一致させた一定の厚みを有する枠体を有す
ることを特徴とする請求項1記載の混成集積回路装置。
(9) The hybrid integrated circuit device according to claim 1, characterized in that the case material has a frame body having a constant thickness and which is made substantially coincident with the peripheral end portions of the both substrates except for the recess.
(10)前記枠体を前記くぼみに従ってくぼませて前記
両基板間に配置させたことを特徴とする請求項9記載の
混成集積回路装置。
(10) The hybrid integrated circuit device according to claim 9, wherein the frame body is recessed according to the recess and disposed between the two substrates.
(11)前記他方の基板の前記導電路と接続されたソケ
ットを設け、前記ソケットに前記不揮発性メモリーを挿
入したことを特徴とする請求項1記載の混成集積回路装
置。
(11) The hybrid integrated circuit device according to claim 1, further comprising a socket connected to the conductive path of the other substrate, and the nonvolatile memory is inserted into the socket.
(12)前記不揮発性メモリーの上面と前記他方の基板
の上面とを実質的に一致させたことを特徴とする請求項
11記載の混成集積回路装置。
(12) The hybrid integrated circuit device according to claim 11, wherein the upper surface of the nonvolatile memory and the upper surface of the other substrate are substantially aligned.
(13)前記不揮発性メモリーの上面とその周囲の前記
他方の基板にまたがって遮光用のシール材を設けたこと
を特徴とする請求項12記載の混成集積回路装置。
(13) The hybrid integrated circuit device according to claim 12, characterized in that a light-shielding sealing material is provided across the upper surface of the nonvolatile memory and the other substrate around the upper surface of the nonvolatile memory.
(14)前記二枚の集積回路基板はフレキシブル性を有
する絶縁樹脂層で連結されていることを特徴とする請求
項1記載の混成集積回路装置。
(14) The hybrid integrated circuit device according to claim 1, wherein the two integrated circuit boards are connected by a flexible insulating resin layer.
JP1100786A 1989-04-20 1989-04-20 Hybrid integrated circuit device Expired - Lifetime JPH0680765B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1100786A JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device
US07/510,467 US5285107A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device
DE69031141T DE69031141T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement
EP90107414A EP0393657B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100786A JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02278862A true JPH02278862A (en) 1990-11-15
JPH0680765B2 JPH0680765B2 (en) 1994-10-12

Family

ID=14283138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100786A Expired - Lifetime JPH0680765B2 (en) 1989-04-20 1989-04-20 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680765B2 (en)

Also Published As

Publication number Publication date
JPH0680765B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
JPH02298061A (en) Hybrid integrated circuit device
JPH02278862A (en) Hybrid integrated circuit device
JPH02299252A (en) Hybrid integrated circuit device
JPH02299255A (en) Hybrid integrated circuit device
JPH02298060A (en) Hybrid integrated circuit device
JPH02278861A (en) Hybrid integrated circuit device
JPH02303150A (en) Hybrid integrated circuit device
JPH02303151A (en) Hybrid integrated circuit
JPH02298062A (en) Hybrid integrated circuit device
JPH02299257A (en) Hybrid integrated circuit device
JPH02278860A (en) Hybrid integrated circuit device
JPH02298063A (en) Hybrid integrated circuit device
JPH02299253A (en) Hybrid integrated circuit device
JPH02305459A (en) Hybrid integrated circuit device
JPH02303061A (en) Hybrid integrated circuit device
JPH02298064A (en) Hybrid integrated circuit device
JPH02303062A (en) Hybrid integrated circuit device
JPH02299256A (en) Hybrid integrated circuit device
JPH02299254A (en) Hybrid integrated circuit device
JPH02278869A (en) Hybrid integrated circuit device
JPH02302071A (en) Hybrid integrated circuit device
JPH02302070A (en) Hybrid integrated circuit device
JPH02305458A (en) Hybrid integrated circuit device
JPH02305457A (en) Hybrid integrated circuit device
JPH02278863A (en) Hybrid integrated circuit device