JPH02248065A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、配線部が層間絶縁膜を介し多層配置された多
層配線構造を基板上に備え、各層間絶縁膜に開設された
連通部を介して各配線部が電気的に接続された半導体装
置に係わり、特に、その表面が平坦化された半導体装置
とその製造方法に関するものである。

［従来の技術］ 従来の半導体装置とし″ｔＭＯ８型半導体装置を例に挙
げて説明すると、第４図に示すようにノイールド酸化膜
（ａ）により区画されたｐ型シリコン基板（ｂ）と、こ
の基板（ｂ）内に設けられたｎ＋領領域ソース・ドレイ
ン（Ｓ）（Ｄ）と、このソース・ドレイ゛ン（Ｓ）（Ｄ
）の略中央に位置しゲート酸化膜（Ｃ）を介して設けら
れたゲート電極（ｄ）と、層間絶縁膜（ｅ）を介し上記
ソース・ドレイン（Ｓ）（Ｄ）並びにゲート電極（ｄ）
に接続された配線部（ｆ）（ｆ）等でその主要部が構成
され、上記ソース・ドレイン（Ｓ）（Ｄ）間に電圧（Ｖ
ｏ）を印加し、かつ、ゲート電極（ｄ）にしきい値電圧
（■、）を印加することで上記ソース・ドレイン（Ｓ）
（Ｄ）間にチャンネルが形成され装置はＯＮ状態となっ
てドレイン電流（Ｉｏ）が流れる一方、上記しきい値電
圧（■１）以下になるとチャンネルが形成されなくなり
、ＯＦＦ状態となってドレイン電流（■、）が流れなく
なるもので、各種装置の駆動用等に利用されているもの
である。

しかし、近年においては半導体装置に要求される機能レ
ベルが著しく向上し、これに伴い上記配線部（ｆ）（ｆ
）の構造が複雑になっているため、この配線部（ｆ）（
ｆ）を上述のように単層で構成しようとすると、配線部
（ｆ）（ｆ）の占有面積が増大して半導体装置の集積度
合が悪くなる不都合があった。

従って、従来においては第５図に示すように層間絶縁膜
（ｅ）を介して配線部（ｆ）（ｆ）を多層配置し、その
分、配線部（ｆ）（ｆ）の占有面積を減少させて半導体
装置の多機能化とへ集積化を図る方法が採られている。

［発明が解決しようとする課題１ ところで、層間絶縁膜（ｅ）上において配線部（ｆ）、
が形成される配線領域と配線部（ｆ）が形成され無い非
配線領域とで段差が生ずるため、第６図に示すように積
層される配線部（ｆ）の積層数が増えるにつれその表面
形状が凹凸状になる欠点があった。

このため、第二層目以降の配線部（ｆ）を形成する際、
その段差部において配線部（ず）の一部が断線したり、
配線部（ｆ）を均一に形成できないといった問題点があ
った。

そこで、従来においてはバイアススパッタ法、エッチバ
ック法・、リフトオフ法、及び、Ｓ、Ｏ。

Ｇ、　　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ　：塗布焼成酸
化膜）塗布法等各種の平坦化手段を駆使して各配線部（
ｆ）（ｆ）間に介装する層間絶縁膜（ｅ）の平坦化を図
っているが未だ充分ではなかった。

［課題を解決するための手段］ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、表面を確実に平坦化できる半導体
装置とその製造方法を提供することにある。

すなわち第一の発明は、配線部が層間絶縁膜を介し多層
配置された多層配線構造を基板上に備え、各層間絶縁膜
に開設された連通部を介して各配線部が電気的に接続さ
れた半導体装置を前提とし、少なくとも一の層間絶縁膜
上に、配線領域を構成する配線部と非配線領域を構成す
る絶縁部とが並列に配置されていることを特徴とするも
のであり、 また、この半導体装置の製造方法に係る第二の発明は、 層間絶縁膜を着膜する層間絶縁膜形成工程と、この層間
絶縁膜上に絶縁部形成用の絶縁皮膜を着膜する絶縁皮膜
形成工程と、 この絶縁皮膜上にフォトレジスト層を選択的に形成する
レジスト形成工程と、 このフォトレジスト層の開口部から露出する一部の絶縁
皮膜を溶解除去しフォトレジスト層の間口部より若干大
きな開口を絶縁皮膜に設ける絶縁皮膜エツチング工程と
、 上記フォトレジスト層を残した状態で配線部形成用の導
電性材料を着膜し、ノオトレジスト層上並びにこのフォ
トレジスト層の開口部から露出する層間絶縁膜上に導電
性材料層を形成する配線部形成工程と、 上記フォトレジスト層を絶縁皮膜より剥離しこのフォト
レジスト層とこの面上に形成された導電性材料層を除去
するレジスト剥離工程、及び、上記絶縁皮膜に設けられ
た開口内壁とこの開口内の層間絶縁膜上に設けられた導
電性材料層の側壁との隙間に絶縁材料を充填する絶縁材
料充填工程、 とを具備することを特徴とするものである。

この様な技術的手段において上記半導体装置の一部を構
成する基板については、その基板内若しくは基板上に半
導体素子群が形成されているものである。また、上記半
導体素子群はＭＯＳ型であってもバイポーラ型であって
もよく任意である。

また、少なくとも一の層間絶縁膜上に並列に配置される
配線部と絶縁部については、その膜厚が路間−であって
、かつ、配線部と絶縁部間に隙間が無いことを要する。

更に、多層配置される配線部の積層数については任意で
あり、半導体装置に要請される機能にＬｔづき適宜設定
される。

一方、第二の発明に係る半導体装置の製造方法において
、層間絶縁膜形成工程と絶縁皮膜形成工程により形成さ
れる層間絶縁膜と絶縁皮膜については、絶縁皮膜エツチ
ング工程時に上記層間絶縁膜が溶解除去されないように
するためエツチングレートの異なる材料でもってこれ等
を構成することを要し、例えば、常圧下、４００’ＣＪ
：Ｊ、上の温度条件下におけるＣＶＤ　（ケミカル・ベ
イパー・デボジッション：化学的気相成長法）法により
着膜されたリン（Ｐ）を含まない５ｉ０２膜で層間絶縁
膜を構成し、他方の絶縁皮膜については同様の条件下に
おけるＣＶＤ法により着膜された、リン、若しくはリン
とボロン（Ｂ）を含んだＳｉＯ２膜により構成すること
ができる。尚、上記リン等を含んだ５１０２膜に替えて
、３３０〜３５０℃以下の温度条件下におけるプラズマ
ＣＶＤ法にて形成されたリン等を含まないＳｉＯ２膜で
あってもよい。

また、絶縁皮膜エツチング工程により絶縁皮膜に開口を
設けるものであるが、具体的には異方性エツチング処理
により絶縁皮膜の一部を垂直方向に沿って溶解除去し、
その後、等方性エツチング処理により垂直方向と水平方
向に沿って溶解除去してフォトレジスト層の開口部より
若干大きな開口を開設するものである。尚、絶縁皮膜を
構成する材料の種類によっては等方性エツチング処理単
独で上記絶縁皮膜エツチング工程を構成することも可能
である。ここで、絶縁皮膜に形成する開口寸法を上記フ
ォトレジスト層における開口部の寸法より若干大きく設
定する理由は、次の配線部形成工程においてフォトレジ
スト層上と層間絶縁膜上に形成する導電性材料層とが互
いに接続しないようにしレジスト剥離工程におけるレジ
スト層の剥離操作を容易にするためである。また、上記
異方性エツチング手段としては、ＲＩＥ（リアクティブ
・イオン・エッチング）法が適用でき、一方の等方性エ
ツチング手段としては、ウェットエツチング法やＣＤＥ
（ケミカル・ドライ・エツチング）法等が適用できる。

次に、配線部形成工程における導電性材料としては、ア
ルミニウム（ＡＩ）、シリコンを含んだアルミニウム＜
Ａｌ−８ｉ）、シリコンと銅を含んだアルミニウム（Ａ
ｎ−３ｉ−Ｃｕ）等があり、また、その着膜手段として
はスパッタリング法、真空蒸着法、ＣＶＤ法等が適用で
きる。

また、レジスト剥離工程によりフォトレジスト層を絶縁
皮膜から剥離する手段としては、アッシング処理、０２
プラズマ処理、有機溶剤を用いた方法等が適用できる。

また、絶縁材料充填工程において適用される絶縁材料と
しては、以下の構造式で示されるシラノール系又はシロ
キサン系のＳ−０−Ｇ材料が利用できる。

Ｑ）ｌ　　　　　　　　　　０Ｈ ＨＯ−８ｉ　−ＯＨＲ−３ｉ　−ＯＨ 叶　　　　　　ＯＨ （シラノール系）　　　　　（シロキサン系）尚、上記
シロキサン系Ｓ−０−ＧにおけるＲはアルキル基、ベン
ゼン環等を示している。

［作用］ 上述したような技術的手段によれば、少なくとも一の層
間絶縁膜上に配線領域を構成する配線部と非配線領域を
構成する絶縁部とが並列に配置されているため、上記層
間絶縁膜上に段差が無くなりこれ等表面を平坦状にする
ことが可能となる。

［実施例］ 以下、本発明を二層配線構造の半導体装置に適用した実
施例について図面を参照して詳細に説明する。

まず、実施例に係る半導体装置は第１図〜第２図に示す
ように図示外の半導体素子群が形成されたシリコン基板
（１）と、この面上に形成されたリン（Ｐ）を含まない
Ｓ　ｉ　Ｏ２製の第一層間絶縁膜（２１）と、この面上
に並列に配置されたアルミニウム製の第一配線部（３１
）、並びにリン含有のＳｉＯ２製絶縁部（３３）と、こ
の面上に形成されたリンを含まないＳｉｏ２製の第二層
間絶縁膜（２２）と、この面上に積層され上記第二層間
絶縁膜（２２）に開設された図示外の連通部を介し第一
配線部（３１）と部分的に接続されたアルミニウム製の
第二配線部（３２）とでその主要部が構成されているも
のである。

尚、図中（３４）は第一配線部（３１）と絶縁部（３３
）間に充填された絶縁材料層を示している。

そして、この半導体装置においては第一層間絶縁膜（２
１）上に配線領域を構成する第一配線部（３１）と非配
線領域を構成する絶縁部（３３）とが並列に配置されて
いるため、上記第一層間絶縁膜（２１）上に段差が無く
これ等表面を平坦状にすることが可能となる。

従って、上記第一配線部（３１）と絶縁部（３３）上に
積層される第二層間絶縁膜（２２）も平坦状になるため
、この第二層間絶縁ＩＩＩ（２２）上に形成される第二
配線部（３２）に段差部が無くなって断線され難い利点
を有し、しかも、凹凸面が無い分第二配線部（３２）の
長さ寸法が短くなるため半導体装置の動作スピードが速
くなる利点を有している。

「半導体装置の製造」 以下、実施例に係る半導体装置の製造法について説明す
るが、図示外の半導体素子群の製造工程は従来法と同様
であるのでその説明を省略する。

まず、第３図（Ａ）に示すように図示外の半導体素子群
が形成されたシリコン基板（１）面上に、常圧下、４０
０℃以上の温度条件下におけるＣＶＤ法によりリンを含
まないＳｉｏ２製の第−ＩＩ間絶縁Ｉｔ！（２１）を着
膜し、更に、その面上に同様の条件下におけるＣＶＤ法
により１μｍ厚でリン含有のＳｉＯ２製絶縁皮膜（４）
を着膜−する。

次に、上記絶縁皮膜（４）面上にフォトレジスト層（ｒ
）を−様に塗布形成し、配線領域に相当する部位のみを
除去して開口部（５）を形成した後、このフォトレジス
ト層（ｒ）をマスクとし上記開口部（５）から露出する
一部の絶縁皮膜（４）をＣＦ４とＨ２との混合ガスを用
いたＲＩＥ法により異方性エツチング処理を施して開口
（６）を形成する（第３図Ｂ参照）。この場合、エツチ
ング条件はＲＦパ’７−：４００Ｗ、圧カニ　　１．３
Ｐａ、　エツチング時間＝２０分間であった。

更に、上記フォトレジスト層（ｒ）をマスクとしてウェ
ットエツチング法により等方性エツチング処理を施し、
上記異方性エツチング処理により形成された開口（６）
の開口面積を増大させ、第３図（Ｃ）に示すようにフォ
トレジスト層（ｒ）の開口部（５）より若干大きい開口
（６°）を形成する。この場合、ウェットエツチング条
件は５％程度のＨＦ水溶液製エツチング剤にて２０秒問
（バッフアートフッ酸製のエツチング剤を使用した場合
も２０秒間）であった。

次に、上記フォトレジスト？（ｒ）を残した状態でスパ
ッタリング法により第一配線部（３１）形成用のアルミ
ニウムを着膜し、第３図（Ｄ）に示すように上記フォト
レジスト層（ｒ）上とこの７オトレジストＦ？Ａ（ｒ）
の開口部（５）から露出する第一層間絶縁膜（２１）上
に導電性材料層（７）を形成した後、アセトン溶液内に
浸漬して上記フォトレジスト層（ｒ）を絶縁皮膜（４）
から剥離する（第３図Ｅ参照）。この処理により上記導
電性材料層（７）は絶縁皮膜（４）における開口（６′
）内にのみ残留す、ることとなりこれが第一配線部（３
１）となる。

次いで、上記絶縁皮膜（４）に設けられた開口（６°）
内壁とこの開口（６°）内の第一層間絶縁膜（２１）上
に設けられた第一配線部（３１）の側壁との隙間にシロ
キサン系Ｓ、−０−Ｇをスピンコード法により充填し、
かつ、このＳ・０・Ｇを焼成して第３図（Ｆ）に示すよ
うに絶縁材料層（８）を形成する。この場合、塗布条件
はコータの回転数：４０００ｒｐｍ　、塗布時間＝１分
間、及び室温下であった。また、焼成条件は１２０℃で
１分間、２５０℃で１時間、及び窒素雰囲気中において
４００℃で１５分間加熱した。

更に、この面上にＣＶＤ法によりリンを含まない厚さ０
．５μｍのＳｉＯ２製第二層間絶縁膜（２２）を−様に
着膜すると共に（第３図Ｇ参照）、フォトリソグラフィ
ー法にて図示外の連通部を開設した後、この第二層間絶
縁膜（２２）面上にスパッタリング法により第二配線部
形成用のアルミニウム層を一様にＭｒ９させる。

そして、このアルミニウム層の不必要部位をフォトリソ
グラフィー法にて除去し、第３図（）−１）に示すよう
な第二配線部（３２）を形成して第一配線部（３１）と
第二配線部（３２）が第二層間絶縁膜（２２）の連通部
で接続された実施例に係る半導体装置を得た。

［発明の効果］ 本発明は以上のように、少な（とも一の層間絶縁膜上に
配線領域を構成する配線部と非配線領域を構成する絶縁
部とが並列に配置されているため、上記層間絶縁膜上に
段差が無くなりこれ等表面を平坦状にすることが可能と
なる。

従って、上記配線部と絶縁部上に積層される層間絶縁膜
も平坦状になるため、この層間絶縁膜上に形成される配
線部が断線され難い効果を有し、しかも、凹凸面が無い
分配線部の寸法が短くなるため半導体装置の動作スピー
ドが速くなる効果を有している。

【図面の簡単な説明】

第１図〜第３図は本発明の実施例を示しており、第１図
は実施例に係る半導体装置の概略斜視図、第２図は第１
図のＩＩ−ＩＩ面断面図、第３図（Ａ）〜（Ｈ）は実施
例に係る半導体装置の製造工程を示す説明図であり、ま
た、第４図〜第６図は従来の半導体装置を示しており、
第４図及び第５図はその断面図、第６図は多層配線構造
を備えた半導体装置の斜視図を夫々示している。 ［符号説明］ （１）・・・シリコン基板 ・・・絶縁皮膜 ・・・開口部 （６°）・・・開口 ・・・第一層間絶縁膜 ・・・第二層間絶縁膜 ・・・第一配線部 ・・・第二配線部 ・・・絶縁部 ・・・絶縁材料層 特　許　出　願　人　富士ゼロックス株式会社代　　理
　　人　　弁理士　　中　　村　　智　　廣　（外２名
）第 図 第４ 図 第 図

Claims (3)

【特許請求の範囲】
1. （１）配線部が層間絶縁膜を介し多層配置された多層配
   線構造を基板上に備え、各層間絶縁膜に開設された連通
   部を介して各配線部が電気的に接続された半導体装置に
   おいて、 少なくとも一の層間絶縁膜上に、配線領域を構成する配
   線部と非配線領域を構成する絶縁部とが並列に配置され
   ていることを特徴とする半導体装置。
2. （２）特許請求の範囲第１項記載の半導体装置を製造す
   る方法において、 上記層間絶縁膜を着膜する層間絶縁膜形成工程と、 この層間絶縁膜上に絶縁部形成用の絶縁皮膜を着膜する
   絶縁皮膜形成工程と、 この絶縁皮膜上にフォトレジスト層を選択的に形成する
   レジスト形成工程と、 このフォトレジスト層の開口部から露出する一部の絶縁
   皮膜を溶解除去しフォトレジスト層の開口部より若干大
   きな開口を絶縁皮膜に設ける絶縁皮膜エッチング工程と
   、 上記フォトレジスト層を残した状態で配線部形成用の導
   電性材料を着膜し、フォトレジスト層上並びにこのフォ
   トレジスト層の開口部から露出する層間絶縁膜上に導電
   性材料層を形成する配線部形成工程と、 上記フォトレジスト層を絶縁皮膜より剥離しこのフォト
   レジスト層とこの面上に形成された導電性材料層を除去
   するレジスト剥離工程、及び、上記絶縁皮膜に設けられ
   た開口内壁とこの開口内の層間絶縁膜上に設けられた導
   電性材料層の側壁との隙間に絶縁材料を充填する絶縁材
   料充填工程、 とを具備することを特徴とする半導体装置の製造方法。
3. （３）上記絶縁皮膜エッチング工程が、リアクティブ・
   イオン・エッチング法による異方性エッチング処理と、
   その後に行われるウェットエッチング法による等方性エ
   ッチング処理とで構成されていることを特徴とする特許
   請求の範囲第２項に記載の半導体装置の製造方法。