JPH022422A - Fw識別方式 - Google Patents

Fw識別方式

Info

Publication number
JPH022422A
JPH022422A JP63141800A JP14180088A JPH022422A JP H022422 A JPH022422 A JP H022422A JP 63141800 A JP63141800 A JP 63141800A JP 14180088 A JP14180088 A JP 14180088A JP H022422 A JPH022422 A JP H022422A
Authority
JP
Japan
Prior art keywords
firmware
checksum
counter
loaded
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63141800A
Other languages
English (en)
Inventor
Takeya Kagoshima
篭島 健也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63141800A priority Critical patent/JPH022422A/ja
Publication of JPH022422A publication Critical patent/JPH022422A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理機器に関し、特にRAS方式〔従来
の技術〕 従来、この種のファームウェアロード装置は。
ファームウェアを識別できるような表示部を持っていな
かった。
〔発明が解決しようとする課題〕
上述した従来のファームウェアロード装置は。
ホスト制御部よシロードされたファームウェアを識別で
きる表示部をもっていなかったため、ファームウェアロ
ードが正常に行われたのか否かを確認するためには、特
別な手段でファームウェアロード装置のメモリ内容を表
示させ、確認するしかなく、このため、障害発生時には
、ファームウェア確認のために多くの時間を費いやして
いたという欠点があった。
また、ファームウェアに74ツチが投入されているのか
どうかを確認するには、ファームウェアの内容をすべて
確認しなければならなかった。
そこで1本発明の技術的課題は、上記欠点に鑑みロード
されたファームウェブの確認が容易にできるFW識別方
式を提供することである。
〔課題を解決するための手段〕
本発明によれば、実質的に同一のハードウエアで、そこ
へロードするファームウェアの種類忙よシ制御内容の変
更を可能とするファームウェアロート・装置にお眞て、
前記ロードされたファームウェアのチェックサムを計算
す・るチェックサムカウンターと、そのチェックサムカ
ウンター内の値を表示する表示部とを有することを特徴
とするFW識別方式が得られる。
〔実施例〕
次に1本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例のブロック図である。
ファームウェアロード装置1は、チェックサムカウンタ
ー2と表示部3と制御部4とメモリ5とインタフェース
回路6とその他の回路8から構成される。
ホスト制御部7よシフアームウェアがロードされる場合
、その内容は、インタフェース回路6を経由して、メモ
リ5へ格納される。チェックサムカウンター2は、メモ
リ5へ格納されるファームウェアをワード単位で加算し
1表示部3は、このチェックサムカウンター2の下位数
ピットあるいは全ビットの内容が表示される。これらの
動作を繰シ返□し、ファームウェアロードが終了した時
点では1表示部3へは、ロードされたファームウェアの
チェックサムが表示されることになる。
異ったファームウェアのチェックサムがまったく同じで
ある可能性は少く、たとえ同じでありたとしても、ダミ
ーのデータをつけ加えることによ)、7アームウエアを
そのチェックサムにより識別できるようにしておけば1
表示部3を見ただけでロードされたファームウェアの種
類が確認できる。
又、このようにチェックサムにより識別できれば、仕様
変更によりカファームウェアに・ぐツチを投入した場合
もチェックサムが変わるのでa ifノツチ入がされて
いるのかいないのかも確認できる。
〔発明の効果〕
以上説明したように1本発明は、ファームウェアロード
装置にファームウェアチェックサムカウンターとそのカ
ウンターの内容を表示する表示部とを持たせ、ファーム
ウェアの種類によりそのチェックサムを変えておくこと
kよシ、比較的簡単な構成で、ロードされたファームウ
ェアの確認が容易にできるという効果がある。
【図面の簡単な説明】
第1図は本発明のブロック図である。 l・・・ファームウェアロード装置、2・・・チェック
サムカウンター、3・・・表示部、4・・・制御部、5
・・・メモリ、6・・・インタフェース回路、7・・・
ホスト制御部、8・・・その他の回路。 第1図

Claims (1)

    【特許請求の範囲】
  1. 1)実質的に同一のハードウェアで、そこへロードする
    ファームウェアの種類により制御内容の変更を可能とす
    るファームウエアロード装置において、前記ロードされ
    たファームウェアのチェックサムを計算するチェックサ
    ムカウンターと、そのチェックサムカウンター内の値を
    表示する表示部とを有することを特徴とするFW識別方
    式。
JP63141800A 1988-06-10 1988-06-10 Fw識別方式 Pending JPH022422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63141800A JPH022422A (ja) 1988-06-10 1988-06-10 Fw識別方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63141800A JPH022422A (ja) 1988-06-10 1988-06-10 Fw識別方式

Publications (1)

Publication Number Publication Date
JPH022422A true JPH022422A (ja) 1990-01-08

Family

ID=15300428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141800A Pending JPH022422A (ja) 1988-06-10 1988-06-10 Fw識別方式

Country Status (1)

Country Link
JP (1) JPH022422A (ja)

Similar Documents

Publication Publication Date Title
US4079234A (en) Manual key input apparatus
JPH07271403A (ja) 非運用系メモリ更新方式
JPH01119995A (ja) 半導体メモリ
GB2202062A (en) Checking a system configuration
US4550278A (en) Control device
JPS6318756B2 (ja)
JPH022422A (ja) Fw識別方式
JPH022428A (ja) Fw識別方式
JP2953902B2 (ja) ライブラリ検証装置
JPS60122426A (ja) 書込みデ−タチエック方式
JPS61165158A (ja) 記憶装置のデ−タチエツク方式
JPS6234261A (ja) メモリのアクセス状況監視装置
JPH0296864A (ja) データ更新装置および更新方法
JP2635777B2 (ja) プログラマブル・コントローラ
JP3284401B2 (ja) メモリの検査方法
JPH0573017A (ja) 画面表示装置
JPS61170845A (ja) シ−ケンス制御用romチエツク方式
JPS63115273A (ja) Cadシステム
JPS5828584B2 (ja) 分割ドットパタ−ンのチェック方法
JP3432840B2 (ja) 同一装置系における同一グループ変更方法
JPH02284248A (ja) メモリ内容チェック方法
JPS59211197A (ja) デイジタル制御装置
JPH01118940A (ja) 応答監視方式
JPS61250746A (ja) 入出力装置
JPS62109145A (ja) 記憶装置