JPH0223096B2 - - Google Patents
Info
- Publication number
- JPH0223096B2 JPH0223096B2 JP11329983A JP11329983A JPH0223096B2 JP H0223096 B2 JPH0223096 B2 JP H0223096B2 JP 11329983 A JP11329983 A JP 11329983A JP 11329983 A JP11329983 A JP 11329983A JP H0223096 B2 JPH0223096 B2 JP H0223096B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- division ratio
- ratio setting
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007595 memory recall Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は無線通信機に係わり、特に選択するチ
ヤネルの周波数データを予かじめ書き込めるメモ
リを設けた無線通信機に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wireless communication device, and particularly to a wireless communication device provided with a memory in which frequency data of a channel to be selected can be written in advance.
従来、無線通信機等には、FM方式、SSB方式
等各種モードで相手装置と通信を行こなえる（以
下、運用という）機能を持つたものがある。通
常、この種の無線通信機で運用する周波数帯域は
使用区分が定められており、運用目的に応じて所
定の周波数帯域内から運用するチヤネルを選択す
る。運用するチヤネルを選択するには第１図に示
す操作パネル１３を操作する。操作パネル１３に
は周波数調整ダイヤル１５、アツプ釦１５ａおよ
びダウン釦１５ｂ等の周波数調整手段が設けてあ
る。この周波数調整手段を操作すると端子P1を
介してパルス積算カウンタで形成されている分周
比設定回路１１へ加算パルスまたは減算パルスが
送出される。分周比設定回路１１は入力される加
算パルスまたは減算パルスを計数し周波数データ
を生成する。周波数データはデジタルモードで表
現されデータバス１０ａ、データバス切換器１０
の常閉経路およびデータバス１０ｃを経由して
PLL回路４のプログラマブルカウンタ９へ並列
入力される。プログラマブルカウンタ９は周波数
データに応じた分周比に応じて動作し、局部発振
周波数が端子４ａを介して混合器３へ送出され運
用チヤネルが選択される。選択された運用チヤネ
ルの送受信周波数は周波数データをデコードする
ことにより液晶等で形成された表示器（図示して
いない）でモニタできる。操作パネル１３に設け
られたメモリ選択ダイヤル１７を所望の位置に定
値するとアドレス端子M1〜M2によりメモリ１８
のデータエリヤが選択される。書き込み釦１７ａ
を操作すると分周比設定回路１１で生成された周
波数データはデータバス１８ｂを経由してメモリ
１８へ書き込まれる。メモリ選択ダイヤル１７の
選択に応じた周波数データはメモリ呼び出し電鍵
１４を動作させることによりデータバス１８ａ，
１０ｂ，データバス切換器１０の閉成された常開
経路およびデータバス１０ｃを経由してプログラ
マブルカウンタ９へ呼び出すことができる。この
場合データバス１０ａとデータバス１０ｃの常閉
経路は開路されているから分周比設定回路１１で
設定されている周波数データはプログラマブルカ
ウンタ９へ送出されない。メモリ呼び出し電鍵１
４を復旧するとデータバス１０ｂが１０ａへ切換
えられ、周波数調整ダイヤル１５等の周波数調整
手段が有効となる。プリセツト釦１６を操作する
とプリセツトパルスが分周比設定回路１１のロー
ド端子１１ａへ送出される。送出によりメモリ選
択ダイヤル１７で選択されたデータエリヤに書き
込まれた周波数データがデータバス１８ａ，１
８′ａを経由して分周比設定回路１１へロードさ
れる。周波数調整ダイヤル１５等の周波数調整手
段を操作すれば端子P1から分周比設定回路１１
へ送出される加算パルスまたは減算パルスにより
ロードされた周波数データを起点として周波数デ
ータが調整される。メモリ呼び出し電鍵１４の動
作、復旧に応じて分周比設定回路１１で設定され
た周波数データおよびメモリ１８から呼び出され
た周波数データがそれぞれ独立して利用可能とな
る。
BACKGROUND ART Conventionally, some wireless communication devices have a function of communicating with a partner device in various modes such as FM method and SSB method (hereinafter referred to as "operation"). Usually, the frequency bands operated by this type of wireless communication device are classified into usage categories, and a channel to be operated is selected from within a predetermined frequency band depending on the purpose of operation. To select the channel to be operated, the operation panel 13 shown in FIG. 1 is operated. The operation panel 13 is provided with frequency adjustment means such as a frequency adjustment dial 15, an up button 15a, and a down button 15b. When this frequency adjustment means is operated, an addition pulse or a subtraction pulse is sent to the frequency division ratio setting circuit 11 formed by a pulse integration counter via the terminal P1 . The frequency division ratio setting circuit 11 counts input addition pulses or subtraction pulses and generates frequency data. Frequency data is expressed in digital mode and is connected to a data bus 10a and a data bus switch 10.
via the normally closed path and data bus 10c.
The signals are input in parallel to the programmable counter 9 of the PLL circuit 4. The programmable counter 9 operates according to a frequency division ratio according to the frequency data, and the local oscillation frequency is sent to the mixer 3 via the terminal 4a to select an operating channel. The transmission and reception frequency of the selected operating channel can be monitored on a display (not shown) formed of a liquid crystal or the like by decoding the frequency data. When the memory selection dial 17 provided on the operation panel 13 is set to the desired position, the memory 18 is selected by the address terminals M1 to M2 .
data area is selected. Write button 17a
When the frequency division ratio setting circuit 11 operates, the frequency data generated by the frequency division ratio setting circuit 11 is written to the memory 18 via the data bus 18b. Frequency data corresponding to the selection of the memory selection dial 17 is transferred to the data bus 18a, by operating the memory call key 14.
10b, the closed normally open path of the data bus switch 10 and the data bus 10c to the programmable counter 9. In this case, since the normally closed paths of data bus 10a and data bus 10c are open, the frequency data set by frequency division ratio setting circuit 11 is not sent to programmable counter 9. Memory call key 1
4 is restored, the data bus 10b is switched to 10a, and the frequency adjustment means such as the frequency adjustment dial 15 becomes effective. When the preset button 16 is operated, a preset pulse is sent to the load terminal 11a of the frequency division ratio setting circuit 11. The frequency data written in the data area selected by the memory selection dial 17 by sending is transferred to the data buses 18a, 1.
The signal is loaded into the frequency division ratio setting circuit 11 via 8'a. By operating the frequency adjustment means such as the frequency adjustment dial 15, the frequency division ratio setting circuit 11 is output from the terminal P1 .
The frequency data is adjusted starting from the frequency data loaded by the addition pulse or subtraction pulse sent to the . Depending on the operation and restoration of the memory recall telephone key 14, the frequency data set by the frequency division ratio setting circuit 11 and the frequency data recalled from the memory 18 become available independently.
上述した従来の無線通信機では分周比設定回路
１１に設定された周波数データ、メモリ１８から
ロードされた周波数データ、メモリ１８から呼び
出された周波数データ、およびデータバス１０ｃ
からプログラマブルカウンタ９へ並列入力される
周波数データ、並びにデータバス１８ｂからメモ
リ１８へ書き込まれる周波数データが操作パネル
１３の各種操作手段の有する機械的特徴、すなわ
ち、情報がロータリー位置により保存されるロー
タリー形、能動状態が手をはなすと非能動となる
自復形釦、能動状態が手をはなすことにより自復
せず、再度押下することにより復旧し、または他
の釦を押下すると復旧する釦、等のすべての状態
の組合せに対して一貫した論理性を持つて生成、
保在、移送されない欠点を有している。 In the conventional wireless communication device described above, the frequency data set in the frequency division ratio setting circuit 11, the frequency data loaded from the memory 18, the frequency data read from the memory 18, and the data bus 10c.
The frequency data that is input in parallel to the programmable counter 9 from the data bus 18b and the frequency data that is written to the memory 18 from the data bus 18b are based on the mechanical characteristics of the various operation means of the operation panel 13, that is, the rotary type in which information is stored by rotary position. , a self-recovery button that becomes inactive when the active state is released, a button that does not return to normality when the active state is released, but recovers when pressed again or when another button is pressed, etc. generated with consistent logicality for all combinations of states,
It has the disadvantage that it cannot be stored or transported.
本発明は上述した点にかんがみなされたもの
で、無線通信機等に設けられたメモリと周波数調
整手段に係わる分周比設定回路との相互における
周波数データの生成、保存、移送を釦、電鍵等の
操作性にもとずき改善した無線通信機を提供する
ことを目的とする。
The present invention has been made in consideration of the above-mentioned points, and is capable of generating, storing, and transferring frequency data between a memory provided in a wireless communication device, etc., and a frequency division ratio setting circuit related to a frequency adjustment means. The purpose of the present invention is to provide a wireless communication device with improved operability.
本発明はメモリに記憶された周波数データを分
周比設定手段へプリセツトするプリセツト手段
と、動作によりメモリに記憶された周波数データ
をプログラマブルカウンタへ切換えるデーターバ
ス切換器をプリセツトに応じて動作させる保持回
路と、周波数調整手段から分周比設定手段へ送出
される加・減算パルスにより保持回路を復旧する
リセツト手段とを具備した構成である。
The present invention includes a presetting means for presetting frequency data stored in a memory into a division ratio setting means, and a holding circuit that operates a data bus switcher that switches the frequency data stored in the memory to a programmable counter according to the preset operation. and a reset means for restoring the holding circuit by means of addition/subtraction pulses sent from the frequency adjustment means to the frequency division ratio setting means.
第２図は本発明の一実施例を示す無線通信機の
ブロツク図であり、第２図にしたがつて詳述す
る。
FIG. 2 is a block diagram of a wireless communication device showing one embodiment of the present invention, and will be described in detail with reference to FIG.
第２図と第１図で同一のものは同一符号を付し
てあるから説明は省略する。 Components that are the same in FIG. 2 and FIG. 1 are designated by the same reference numerals, so their explanation will be omitted.
第２図において、１９はＤフリツプフロツプ、
２０は一発パルス発生回路、２２はRSフリツプ
フロツプ回路、２３はデータバス切換電鍵であ
る。 In FIG. 2, 19 is a D flip-flop;
20 is a one-shot pulse generation circuit, 22 is an RS flip-flop circuit, and 23 is a data bus switching key.
メモリ１８に記憶された周波数データをプリセ
ツトするプリセツト手段はＤフリツプフロツプ１
９および一発パルス発生回路２０で形成されてい
る。データバス切換器を動作させる保持回路、お
よび加・減算パルスにより保持回路を復旧させる
リセツト手段はRSフリツプフロツプ２２を用い
て実現している。 The presetting means for presetting the frequency data stored in the memory 18 is the D flip-flop 1.
9 and a one-shot pulse generating circuit 20. The holding circuit for operating the data bus switch and the reset means for restoring the holding circuit using addition/subtraction pulses are realized using an RS flip-flop 22.
Ｄフリツプフロツプ１９のＣ端子は操作パネル
１３の端子P1と接続され、更にＱ端子は一発パ
ルス発生回路２０を介して分周比設定回路１１の
ロード端子１１ａと接続されている。Ｄ端子がＨ
レベルのとき操作パネル１３の端子P1に加算パ
ルスまたは減算パルスが出力されるとＱ端子が能
動となり、Ｑ端子が能動となつたエツジで一発パ
ルス発生回路２０が動作し、ロード端子１１ａへ
一発パルスを出力する。分周比設定回路１１はロ
ード端子１１ａに一発パルスを受けるとメモリ選
択ダイヤル１７の位置に応じたデータエリヤの周
波数データをデータバス１８ａ，１８′ａを経由
してプリセツトされる。ロード端子１１ａがＬレ
ベルのときはデータバス１８′ａと分周比設定回
路１１の並列入力端子との間は非能動となつてい
るからメモリ選択ダイヤル１７を回転してデータ
バス１８′ａの周波数データを変更しても分周比
設定回路１１は影響を受けない。なお、分周比設
定回路１１は常に周波数調整ダイヤル１５等の周
波数調整手段から支配されている。 The C terminal of the D flip-flop 19 is connected to the terminal P1 of the operation panel 13, and the Q terminal is connected to the load terminal 11a of the frequency division ratio setting circuit 11 via the one-shot pulse generation circuit 20. D terminal is H
When an addition pulse or a subtraction pulse is output to the terminal P1 of the operation panel 13 at the level, the Q terminal becomes active, and at the edge where the Q terminal becomes active, the one-shot pulse generation circuit 20 operates, and the pulse is sent to the load terminal 11a. Outputs a single pulse. When the frequency division ratio setting circuit 11 receives a single pulse at the load terminal 11a, the frequency data in the data area corresponding to the position of the memory selection dial 17 is preset via the data buses 18a and 18'a. When the load terminal 11a is at the L level, the connection between the data bus 18'a and the parallel input terminal of the frequency division ratio setting circuit 11 is inactive. Even if the frequency data is changed, the division ratio setting circuit 11 is not affected. Note that the frequency division ratio setting circuit 11 is always controlled by frequency adjustment means such as the frequency adjustment dial 15.
RS′フリツプフロツプ２２のＲ端子はオア回路
２１の出側と接続され、Ｓ端子はデータバス切換
電鍵２３の一方の常開接点２３ｂと接続されてい
る。また、Ｑ端子はＤフリツプフロツプのＤ端子
と共にデータバス切換器１０の制御端子へX′−
Ｘ結線を経由して接続されている。更に、オア回
路２１の一方の入側は操作パネル１３の端子P1
と接続され、他方の入側はデータバス切換電鍵２
３の一方の常開接点２３ａと接続される。データ
バス切換電鍵２３はノロツク形の電鍵で操作によ
り一方の常開接点２３ａ、または、他方の常開接
点２３ｂが可動接点２３ｃと瞬時開成される。な
お可動接点２３ｃは常時Ｈレベルとなつている。
また、一方の常開接点２３ａはデータバス１０ａ
と、他方の常開接点２３ｂはデータバス１０ｂと
対応している。 The R terminal of the RS' flip-flop 22 is connected to the output side of the OR circuit 21, and the S terminal is connected to one normally open contact 23b of the data bus switching key 23. In addition, the Q terminal is connected to the control terminal of the data bus switch 10 along with the D terminal of the D flip-flop.
They are connected via an X connection. Furthermore, one input side of the OR circuit 21 is connected to the terminal P 1 of the operation panel 13.
and the other input side is connected to the data bus switching key 2.
It is connected to one normally open contact 23a of No. 3. The data bus switching electric key 23 is a lock-shaped electric key, and when operated, one normally open contact 23a or the other normally open contact 23b is instantaneously opened with the movable contact 23c. Note that the movable contact 23c is always at the H level.
Further, one normally open contact 23a is connected to the data bus 10a.
The other normally open contact 23b corresponds to the data bus 10b.
ここで、周波数調整ダイヤル１５、アツプ釦１
５ａまたはダウン釦１５ｂ等の周波数調整手段を
操作して表示器（図示していない）で表示された
送受信周波数が431000MHzとすると、アンテナ１
の送受信周波数が431000MHzとなるようプログラ
マブルカウンタ９の分周比が定められる。メモリ
選択ダイヤル１７を０番地にセツトし書き込み釦
１７ａを押下すると０番地のデータエリヤに周波
数データ431000MHzが記録される。記録された周
波数データは常時データバス１８ａから１８′ａ
および１０ｂに表われている。同様にして他のデ
ータエリヤ例えば１番地へ異なる周波数データ例
えば434520MHz等を記録することが出来る。運用
中の434520MHzのチヤネルを中断し、431000MHz
のチヤネルで運用したいときはメモリ選択ダイヤ
ル１７を０番地にセツトし、データバス切換電鍵
２３を操作して他方の常開接点２３ｂを閉成す
る。閉成によりRSフリツプフロツプ２２がセツ
トされＱ端子がＨレベルとなる。このため、デー
タバス切換器１０が動作しデータバス１０ｃと１
０ａの常閉経路が開路され、データバス１０ｃと
１０ｂの常開経路が閉路される。閉成により０番
地の周波数データ431000MHzが運用チヤネルとな
る。中断した434520MHzのチヤネルで再度運用し
たいときはデータバス切換電鍵２３ａを操作して
他方の常開接点２３ａを閉成してRSフリツプフ
ロツプ２２をリセツトする。RSフリツプフロツ
プ２２をリセツトする分周比設定回路１１で保存
されている周波数データ434520MHzのチヤネルで
再度運用することができる。０番地の周波数デー
タ431000MHzのチヤネルで運用中、431000MHz近
傍のチヤネルで運用したいときは周波数調整ダイ
ヤル１５を操作する。操作により端子P1に加・
減パルスが送出されると、Ｄフリツプフロツプ１
９はＤ端子がＨレベルとなつているので第１回目
の加・減算算パルスのエツヂで一発パルス発生回
路２０が動作し運用中の０番地の周波数データ
431000MHzを分周比設定回路１１へデータバス１
８′ａからロードする。また、同時に加・減算パ
ルスのエツヂでRSフリツプフロツプ２２がリセ
ツトされるので、以降の加・減算パルスはＤフリ
ツプフロツプ１９に影響をあたえない。更に、デ
ータバス切換器１０は復旧してデータバス１０ａ
と１０ｃの常閉経路が閉成されるから表示器でモ
ニタされた０番地の周波数データ431000MHzは分
周比設定回路１１へプリセツトされた０番地の周
波数データ431000MHzを始点とした近傍の周波数
データとなる。 Here, frequency adjustment dial 15, up button 1
If the transmitting/receiving frequency displayed on the display (not shown) by operating the frequency adjustment means such as 5a or down button 15b is 431000MHz, then antenna 1
The frequency division ratio of the programmable counter 9 is determined so that the transmission and reception frequency of the programmable counter 9 is 431000MHz. When the memory selection dial 17 is set to address 0 and the write button 17a is pressed, frequency data of 431000 MHz is recorded in the data area at address 0. The recorded frequency data is constantly transferred to data buses 18a to 18'a.
and 10b. Similarly, different frequency data such as 434520 MHz can be recorded in other data areas such as address 1. Interrupt the operating 434520MHz channel and change it to 431000MHz
When it is desired to operate on the same channel, the memory selection dial 17 is set to address 0, and the data bus switching key 23 is operated to close the other normally open contact 23b. By closing, the RS flip-flop 22 is set and the Q terminal becomes H level. Therefore, the data bus switch 10 operates and the data buses 10c and 1
The normally closed path of data bus 0a is opened, and the normally open paths of data buses 10c and 10b are closed. After closing, the frequency data of address 0, 431000MHz, becomes the operational channel. If you wish to resume operation on the interrupted 434520 MHz channel, operate the data bus switching key 23a to close the other normally open contact 23a and reset the RS flip-flop 22. The frequency division ratio setting circuit 11 that resets the RS flip-flop 22 allows the frequency data stored in the 434520 MHz channel to be used again. If you want to operate on a channel near 431,000 MHz while the frequency data at address 0 is 431,000 MHz, operate the frequency adjustment dial 15. Add to terminal P1 by operation.
When the reduced pulse is sent out, D flip-flop 1
9, the D terminal is at H level, so the one-shot pulse generation circuit 20 operates at the edge of the first addition/subtraction pulse, and the frequency data at address 0 is in operation.
431000MHz to division ratio setting circuit 11 data bus 1
Load from 8'a. Furthermore, since the RS flip-flop 22 is reset at the edge of the addition/subtraction pulse at the same time, subsequent addition/subtraction pulses do not affect the D flip-flop 19. Further, the data bus switch 10 is restored and the data bus 10a is restored.
Since the normally closed path of 10c is closed, the frequency data 431000MHz at address 0 monitored by the display is the same as the frequency data in the vicinity starting from the frequency data 431000MHz at address 0 preset to the frequency division ratio setting circuit 11. Become.
上記メモリ１８はメモリ選択ダイヤル１７等の
データエリヤ管理機器によりデータの記録・再成
等を行なつているが、マイクロコンピユータに内
蔵したメモリ１８を用い、分周比設定回路１１を
マイクロコンピユータのＩ／Ｏ機器として取扱え
ば、プリセツト手段、保持回路、リセツト手段は
プログラムとして形成することができる。 The memory 18 records and regenerates data using a data area management device such as a memory selection dial 17. The memory 18 built into the microcomputer is used to control the division ratio setting circuit 11 from the microcomputer's I/O. If handled as a /O device, the preset means, holding circuit, and reset means can be formed as a program.
本発明による無線通信機は周波数調整手段の動
作に係わる加・減算パルスが分周比設定回路及び
プログラマブルカウンタに対し常に他の電鍵等の
状態に優先して能動となるよう構成されているか
ら電鍵釦等の状態、操作手段を考慮せずに運用チ
ヤネルを選択できる効果がある。
The wireless communication device according to the present invention is configured so that the addition/subtraction pulses related to the operation of the frequency adjustment means are always activated in priority to the state of other electric keys, etc. to the frequency division ratio setting circuit and the programmable counter. This has the effect of allowing you to select an operating channel without considering the state of buttons or other operating means.
第１図は従来の無線通信機のブロツク図、第２
図は本発明になる無線通信機の一実施例を示すブ
ロツク図である。
１……アンテナ、２……高周波増幅回路、３…
…混合器、４……PLL回路、５……基準信号発
生器、６……位相比較器、７……ローパスフイル
タ、８……電圧制御発振器、９……プログラマブ
ルカウンタ、１０……データバス切換器、１１…
…分周比設定回路、１３……操作パネル、１４…
…メモリ呼び出し電鍵、１５……周波数調整ダイ
ヤル、１５ａ……アツプ釦、１５ｂ……ダウン
釦、１６……プリセツト釦、１７……メモリ選択
ダイヤル、１８……メモリ、１９……Ｄフリツプ
フロツプ、２０……一発パルス発生回路、２１…
…オア回路、２２……RSフリツプフロツプ、２
３……データバス切換電鍵。
Figure 1 is a block diagram of a conventional wireless communication device, Figure 2 is a block diagram of a conventional wireless communication device.
The figure is a block diagram showing an embodiment of a wireless communication device according to the present invention. 1...Antenna, 2...High frequency amplification circuit, 3...
...Mixer, 4...PLL circuit, 5...Reference signal generator, 6...Phase comparator, 7...Low pass filter, 8...Voltage controlled oscillator, 9...Programmable counter, 10...Data bus switching Vessel, 11...
...Dividing ratio setting circuit, 13... Operation panel, 14...
...Memory recall key, 15...Frequency adjustment dial, 15a...Up button, 15b...Down button, 16...Preset button, 17...Memory selection dial, 18...Memory, 19...D flip-flop, 20... ...Single pulse generation circuit, 21...
...OR circuit, 22...RS flip-flop, 2
3...Data bus switching key.
Claims (1)
り分周比が決定されるプログラマブルカウンタを
設けたPLL回路と、上記周波数データを記憶す
るメモリと、上記周波数データを出力すべくパル
ス積算カウンタで形成された分周比設定手段と、
上記プログラマブルカウンタと上記分周比設定手
段の間に接続されたデータバスを上記メモリへの
データバスへ切換えるデータバス切換手段と、上
記分周比設定手段へ加・減算パルスを送出して上
記分周比データを生成する周波数調整手段と、を
具備した無線通信機において、上記分周比設定手
段へ上記メモリに記憶された周波数データをプリ
セツトすると共に、上記プログラマブルカウンタ
の制御入力を選択する上記データバス切換手段は
上記分周比設定手段を接続するプリセツト手段
と、プリセツトされた分周比設定周波数データ
は、一時的に別の周波数データを上記メモリから
直接上記プログラマブルカウンタに入力するよう
設定されると、上記分周比設定手段の出力側は上
記データバス切換手段でオフとなり、上記分周比
設定手段にプリセツトされたままの状態を保持
し、この状態において上記周波数調整手段から
加・減算パルスが出力されると、上記プリセツト
された周波数データの保持状態は解除され加・減
算パルスで加・減算されると共に、上記データバ
ス切換手段が上記分周比設定手段の接続状態に復
旧するリセツト手段と、を具備し、周波数調整手
段の動作に応じて分周波数設定手段に係わる周波
数データをプログラマブルカウンタへ送出するこ
とを特徴とする無線通信機。1 A PLL circuit including a programmable counter whose frequency division ratio is determined by the frequency data input from the data bus, a memory for storing the frequency data, and a pulse integration counter for outputting the frequency data. A frequency ratio setting means,
data bus switching means for switching a data bus connected between the programmable counter and the frequency division ratio setting means to a data bus for the memory; and a frequency adjustment means for generating frequency ratio data, the data for presetting the frequency data stored in the memory into the frequency division ratio setting means and selecting the control input of the programmable counter. The bus switching means connects the frequency division ratio setting means to the preset means, and the preset frequency division ratio setting frequency data is set to temporarily input another frequency data directly from the memory to the programmable counter. Then, the output side of the frequency division ratio setting means is turned off by the data bus switching means, and the state preset in the frequency division ratio setting means is maintained, and in this state, the addition/subtraction pulse is output from the frequency adjustment means. When is output, the holding state of the preset frequency data is released and addition/subtraction is performed using addition/subtraction pulses, and a reset means for restoring the data bus switching means to the connection state of the frequency division ratio setting means. 1. A wireless communication device comprising: and transmitting frequency data related to the frequency setting means to a programmable counter in accordance with the operation of the frequency adjustment means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329983A JPS604336A (en) | 1983-06-23 | 1983-06-23 | Radio communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329983A JPS604336A (en) | 1983-06-23 | 1983-06-23 | Radio communication equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604336A JPS604336A (en) | 1985-01-10 |
| JPH0223096B2 true JPH0223096B2 (en) | 1990-05-22 |
Family
ID=14608686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11329983A Granted JPS604336A (en) | 1983-06-23 | 1983-06-23 | Radio communication equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604336A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516922Y2 (en) * | 1993-06-24 | 1996-11-13 | 信義 島 | Drain trap and drain unit using it |
| JP2518600Y2 (en) * | 1993-07-15 | 1996-11-27 | 信義 島 | Floor drain |
| KR20000066202A (en) * | 1999-04-14 | 2000-11-15 | 김원배 | Manufacturing method for green tea-milk |
-
1983
- 1983-06-23 JP JP11329983A patent/JPS604336A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604336A (en) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060295A (en) | Radio device with controlled port and method of port control | |
| US6418329B1 (en) | Portable radio information terminal, screen displaying method, recording medium and microcomputer | |
| JP2898506B2 (en) | Wireless telephone | |
| JPH0223096B2 (en) | ||
| JP2940595B2 (en) | Receiver with antenna switch | |
| JPS61239726A (en) | Radio communication system | |
| JPH0118612B2 (en) | ||
| JPH0526834Y2 (en) | ||
| JPH0118611B2 (en) | ||
| JPH0220181B2 (en) | ||
| JPH0210999B2 (en) | ||
| JPH03207097A (en) | Microcomputer | |
| CA1299247C (en) | Radio device with controlled port and method of port control | |
| JPS598967B2 (en) | Tuning data storage device | |
| JPS59221039A (en) | Radio communication device | |
| JPH0230926Y2 (en) | ||
| JPS622734B2 (en) | ||
| JPS5929387Y2 (en) | Storage device | |
| JPH0434577Y2 (en) | ||
| JPH0520020Y2 (en) | ||
| JPH0512796Y2 (en) | ||
| JPH0119680B2 (en) | ||
| JPS6238038A (en) | Power source control circuit | |
| JP2767794B2 (en) | Microcomputer | |
| JPH08125560A (en) | Receiver |