JPH02211575A - マルチプロセッサ形情報処理装置 - Google Patents

マルチプロセッサ形情報処理装置

Info

Publication number
JPH02211575A
JPH02211575A JP3199389A JP3199389A JPH02211575A JP H02211575 A JPH02211575 A JP H02211575A JP 3199389 A JP3199389 A JP 3199389A JP 3199389 A JP3199389 A JP 3199389A JP H02211575 A JPH02211575 A JP H02211575A
Authority
JP
Japan
Prior art keywords
task
processor
execution
control
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3199389A
Other languages
English (en)
Other versions
JP2944093B2 (ja
Inventor
Hideo Hayashi
英男 林
Reiko Kokubu
國分 令子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd filed Critical NEC Corp
Priority to JP3199389A priority Critical patent/JP2944093B2/ja
Publication of JPH02211575A publication Critical patent/JPH02211575A/ja
Application granted granted Critical
Publication of JP2944093B2 publication Critical patent/JP2944093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステム上で実行するタスク
の実行時間制御方式に関する。特に、タイプの異なる複
数のプロセッサグループにより構成され、複数のプロセ
ッサグループ上で実行する1つのタスクをプロセッサグ
ループ毎に制御するグループ数分の制御ブロックを備え
、主記憶装置内の共通通信領域を介してプロセッサグル
ープ間通信を行い、各プロセッサ毎にタスクの実行制御
を実行するマルチプロセッサシステムにおけるタスクの
実行時間制御方式に関する。
〔概要〕
本発明はタイプの異る複数のプロセッサグループにより
構成され、主記憶装置内の共通通信領域を介してプロセ
ッサグループ間通信を行うマルチプロセッサ形情報処理
装置において、 プロシジャ呼出または退出時にタスク実行残り時間をプ
ロセッサグループ間で受は渡すことにより、 両プロセッサグループ上でのタスク総実行時間が、タス
クに与えられたプロセッサ使用制限時間を越えたときに
、同一プロセッサグループ内でのタスク実行時間が制限
時間を越えなくてもタスクの実行を打切ることができる
ようにしたものである。
〔従来の技術〕
従来、マルチプロセッサシステム上で実行するタスクの
実行時間制御は、タスクに与えられたプロセッサ使用制
限時間をタスク実行開始前にタスク実行制限時間として
各プロセッサグループ用の制御ブロック内のタスク実行
残り時間に設定し、各プロセッサごとに持つタスク実行
時間制御機能により自プロセッサグループ内に閉じてタ
スク実行残り時間を管理している。
そのため、タスク実行開始前に設定されたタスク実行残
り時間を1つのプロセッサグループで使い果たしたとき
にタスクの実行が打切られる。
従来技術としては、Sxソフトウェア 5xcp解説書
CGDAII−3〕P62〜P63がある。
〔発明が解決しようとする問題点〕
このように従来のタスク実行時間制御は、各プロセッサ
グループに閉じて行われており、タスクに与えられたプ
ロセッサ使用制限時間を各プロセッサグループでの実行
制限時間とするため、タスクの総実行時間がタスクに与
えられたプロセッサ使用制限時間を越えているにもかか
わらず、同一プロセッサグループ内でのタスク実行時間
がプロセッサ使用制限時間を越えないと、タスクの実行
が打切られない問題がある。
本発明はこのような問題を解決するもので、タスクの総
実行時間がタスクに与えられたプロセッサ使用制限時間
を越えたときに、同一プロセッサグループ内でのタスク
実行時間がプロセッサ使用制限時間を越えなくてもタス
クの実行を打切ることのできる方式を提供することを目
的とする。
〔問題点を解決するための手段〕
本発明は、タイプの異る複数のプロセッサグループを含
む演算処理装置と、上記複数のプロセッサグループが相
互に通信を行うための共通通信領域および上記プロセッ
サグループ上で実行する一つのタスクをそのグループ毎
に管理する制御ブロックを含む主記憶装置とを備え、上
記演算処理装置に、上記共通通信領域を介して上記プロ
セッサグループ間の通信を行う手段を含み、各プロセッ
サグループは、タスク実行時間があらかじめ割り当てら
れその実行時間の経過によりタスク実行を打切る手段を
含むマルチプロセッサ形情報処理装置において、異なる
タイプのプロセッサグループ間でのプロシジャ呼出また
は退出に伴う通信時にプロシジャ呼出または退出を行う
タスクの実行残り時間を上記共通通信領域に設定する手
段と、この手段により上記共通通信領域に設定されたタ
スクの実行残り時間を受信側のプロセッサグループのタ
スク制御ブロック内に取込み設定する手段とを備えたこ
とを特徴とする。
〔作用〕
タイプの異なる複数のプロセッサグループ上で実行する
1つのタスクを制御ブロックがプロセッサグループ毎に
制御し、主記憶装置内の共通通信領域を介してプロセッ
サグループ間で通信を行うときに、異なったタイプのプ
ロセッサグループ間でのプロシジャ呼出、退出に伴うプ
ロセッサグループ間通信におけるプロシジャ呼出、退出
を行うタスクの実行残り時間を共通通信領域に設定し、
この共通通信領域に設定されたタスクの実行残り時間を
受信プロセッサグループのタスクの制御ブロック内に設
定する。
このようにタスク実行残り時間を相互プロセッサグルー
プで受渡すことにより、両プロセッサグループ上でのタ
スク総実行時間が、タスクに与えられたプロセッサ使用
制限時間を越えたときに、同一プロセッサグループ内で
のタスク実行時間がプロセッサ使用制限時間を越えなく
てもタスクの実行を打切ることができる。
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図である。
本発明実施例は、タイプの異る制御プロセッサ3および
演算プロセッサ4を含む演算処理装置2と、制御プロセ
ッサ3および演算プロセッサ4が相互に通信を行うため
の共通通信領域13および制御プロセッサ3、演算プロ
セッサ4上で実行する一つのタスクをそのグループ毎に
管理する制御プロセッサ(CP)用制御ブロック11と
演算プロセッサ(AP)用制御ブロック12とを含む主
記憶装置1とを備え、演算処理装置2には共通通信領域
13を介して制御プロセッサ3および演算プロセッサ4
間の通信を行う手段を含み、制御プロセッサ3および演
算プロセッサ4にはタスク実行時間があらかじめ割り当
てられたその実行時間の経過によりタスク実行を打切る
手段を含む。
さらに本発明の特徴として、異るタイプの制御プロセッ
サ3と演算プロセッサ4との間でのプロシジャ呼出また
は退出に伴う通信時にプロシジャ呼出または退出を行う
タスクの実行残り時間を共通通信領域13に設定する手
段と、この手段により共通通信領域13に設定されたタ
スクの実行残り時間を受信側のプロセッサグループのタ
スク制御ブロック内に取込み設定する手段とを備える。
演算処理装置2には入出力の制御を行う入出力処理装置
5が接続され、この入出力処理装置5にはプログラム、
データなどが記憶されている入出力装置6が接続される
演算プロセッサ4とこれを制御する制御プロセッサ3と
の各々に設けられたプロセッサグループ間通信手段は、
信号線20を介して通信信号、その他の各種の制御信号
の授受を行う。制御プロセッサ3および演算プロセッサ
4は、各々マシンクロックごとに減算されるタイマレジ
スタ30および40を含む。
第2図は第1図に示した本発明実施例システム上で実行
するタスクの実行開始から終了までの制御の流れを示す
図、第3図は本発明実施例のタスク実行開始前に行うタ
スク実行制限時間設定処理の流れ図、第4図は本発明実
施例のプロシジャ実行開始前に行うタイマレジスタ30
または40の設定処理を示す流れ図、第5図は本発明実
施例の制御プロセッサ3または演算プロセッサ4上で動
作す。
るプロシジャの呼出あるいは退出を行うときの流れ図、
第6図は本発明実施例の制御プロセッサ3または演算プ
ロセッサ4が他方のプロセッサからのプロシジャ呼出、
退出通信を受信するときの流れ図である。
まず、第1図および第2図を参照して、第1図に示すシ
ステム上でのタスク実行制御について説明する。
本システム上で実行するタスクは、制御プロセッサ3上
で実行するいくつかのプロシジャと演算プロセッサ4上
で実行するいくつかのプロシジャとからなり、これらの
プロシジャは、呼出、退出を行いながら実行する(ステ
ップ22)。タスクの実行管理は各プロセッサグループ
ごとのタスク制御ブロック11.12を使用し別々に行
われる。
タスク実行開始前処理および実行終了後処理は、オペレ
ーティングシステムの機能をもつ制御プロセッサ3で行
う(ステップ2L 23)。第2図に示すように、タス
クが実行するための準備が終了すると(ステップ21)
、まず制御プロセッサ3上のプロシジャが実行を開始す
る(ステップ2200.2201)。制御プロセッサ3
上のプロシジャが演算プロセッサ4上のプロシジャ呼出
を行うと(ステップ2202) 、制御プロセッサ3か
ら演算プロセッサ4に対して信号線20を介し通信信号
が送られる。
通信を受信した演算プロセッサ4は、このプロセッサ4
上のプロシジャが呼出されたことを認識しくステップ2
210) 、呼出されたプロシジャの実行準備を行う(
ステップ2220)。各プロセッサ3、4のタスク制御
ブロック11.12は互いを指すポインタ112.12
2を持つことにより同一タスクであることを認識できる
呼出されたプロシジャは実行を終えると、呼出したプロ
シジャへ退出する(ステップ2222)。プロシジャ退
出も、制御プロセッサ3に対して信号線20を介し通信
信号により報告され、通信を受信した制御プロセッサ3
はプロシジャ退出であることを認識し、制御プロセッサ
3上でのプロシジャ実行開始準備を行う(ステップ22
40)。タスクの全てのプロシジャの実行が終了すると
くステップ2242) 、制御プロセッサ3上でタスク
実行終了処理を行う (ステップ23)。
次に、本発明の動作の詳細について、第2図の流れに添
って説明する。
まず、タスク実行開始前に、第3図で示したタスク実行
制限時間設定処理が動作する(ステップ21)。
第3図において、第1ジヨブステツプであれば、ジョブ
またはジョブステップに指定されたプロセッサ使用制限
時間あるいは指定値がなければシステムの既定値を、ま
た2番目以降のジョブステップであれば、ジョブステッ
プに指定された値またはジョブに指定された値から以前
のジョブステップが使用した時間を減じた値をタスクの
実行制限時間としくステップ31)、この実行制限時間
を制御プロセッサ用タスク制御ブロック11のタスク実
行残り時間111に書込む(ステップ32)。
次に、第4図に示したプロシジャ実行開始前に行うタイ
マレジスタ設定処理が動作する(ステップ2200) 
 。
第4図において、プロシジャが動作する制御プロセッサ
用タスク制御ブロック11内のタスク実行残り時間11
1を制御プロセッサ3のタイマレジスタ30に設定する
(ステップ41)。実行を開始したプロシジャが、演算
プロセッサ4上で動作するプロシジャを呼出すとき、第
5図に示したプロシジャ呼出処理が動作する(ステップ
2202)。
第5図において、演算プロセッサ4のプロシジャ呼出を
するプロシジャの実行状態は、制御プロセッサ用タスク
制御ブロック11に退避され(ステップ51)、その時
のタイマレジスタ30の内容を共通領域である通信デー
タ領域13に書込む(ステップ52)。このタイマレジ
スタ30の内容は、この時点でのタスク実行残り時間で
ある。さらに、共通通信13に演算プロセッサ用タスク
制御ブロック12を指すポインタ112、プロシジャ呼
出を示す通信コマンドおよびタスク識別番号等を書込み
、信号線20を介し通信信号を送る(ステップ53)。
通信を受信した演算プロセッサ4は、第6図に示したプ
ロシジャ呼出通信受信処理を行う(ステップ2210)
第6図において、通信を受信すると、共通通信領域13
より通信データを読取り(ステップ61)、通信コマン
ドによりプロシジャ呼出要求であることを判断しくステ
ップ62)、呼出要求であれば通信データのタスク制御
ブロックポインタ112で示される制御ブロック12内
のタスク実行残り時間121に、通信データの退避した
タイマレジスタ30の値を書込み(ステップ63)、信
号線20を介しリプライ通信を送信する(ステップ64
)。
呼出された演算プロセッサ用プロシジャは、演算プロセ
ッサ4上での実行権を与えられ、第4図に示したプロシ
ジャ実行開始前に行うタイマレジスタ設定処理を行う(
ステップ2220)。
第4図において、プロシジャが動作する演算プロセッサ
用タスク制御ブロック12内のタスク実行残り時間12
1を演算プロセッサ4のタイマレジスタ40に設定する
(ステップ41)。演算プロセッサ4上で実行を開始し
くステップ2221) 、演算プロセッサ4上での実行
を終えると、第5図に示したプロシジャ退出処理が動作
する(ステップ2222 )。
第5図において、制御プロセッサ3のプロシジャへ退出
するプロシジャの実行状態は、演算プロセッサ用タスク
制御ブロック12に退避され(ステップ51)、そのと
きのタイマレジスタ40の内容を共通領域である共通通
信領域13に書込む(ステップ52)。このタイマレジ
スタ40の内容は、この時点でのタスク実行残り時間で
ある。さらに、共通通信領域13に制御プロセッサ用タ
スク制御プロッり11を指すポインタ122、プロシジ
ャ退出を示す通信コマンドおよびタスク識別番号などを
書込み、信号線20を介し通信信号を送る(ステップ5
3)。
通信を受信した制御プロセッサ3は、第6図に示したプ
ロシジャ退出通信受信処理を行う(ステップ2230)
第6r!gJにおいて、通信を受信すると、共通通信領
域13より通信データを読取り(ステップ61)、通信
コマンドによりプロシジャ退出要求であることを判断し
くステップ62)、そうであれば通信データのタスク制
御ブロックポインタ122で示される制御ブロック11
内のタスク実行残り時間111に、通信データの退避し
たタイマレジスタ40の値を書込み(ステップ63)、
信号線20を介しリプライ通信を送信する(ステップ6
4)。
制御が戻された制御プロセッサ用プロシジャは、制御プ
ロセッサ3上での実行権を与えられ、第4図に示したプ
ロシジャ実行開始前に行うタイマレジスタ設定処理を行
う(ステップ2240)。
第4図に右いて、プロシジャが動作する制御プロセッサ
用タスク制御ブロックll内のタスク実行残り時間11
1を制御プロセッサ3のタイマレジスタ30に設定する
(ステップ41)。そしてこのプロシジャは再び、制御
プロセッサ3上で実行を開始する(ステップ2241)
以上の処理を繰返し、タスクが全ての実行を終了すると
(ステップ2242) 、タスク実行終了処理が行われ
る(ステップ23)。
前述の処理において、プロシジャ実行中にタイマレジス
タ30または40の値が”0”になったとき、タスクの
実行は打切られる。
尚、本実施例において、マルチプロセッサシステムでは
当然必要とする共通通信領域13の排他制御を省略して
説明している。また、タイマレジスタ30または40は
、マシンクロックで減算されるタイマレジスタでなくて
もよい。
〔発明の効果〕
以上説明したように本発明によれば、プロシジャ呼出、
退出時のタスク実行残り時間の受渡手段と、前記通信受
信手段とを備え、タスク実行残り時間を相互プロセッサ
グループで受は渡すことにより、両プロセッサグループ
上でのタスク総実行時間が、タスクに与えられたプロセ
ッサ使用制限時間を越えたときに、同一プロセッサグル
ープ内でのタスク実行時間がプロセッサ使用制限時間を
越えなくてもタスクの実行を打切ることができる効果が
ある。
【図面の簡単な説明】
第1図は本発明実施例のマルチプロセッサシステムの構
成を示すブロック図。 第2図は第1図に示す本発明実施例のシステム上で実行
するタスクの制御の流れを示す図。 第3図は本発明実施例のタスク実行開始前のタスク実行
制限時間設定処理の流れ図。 第4図は本発明実施例のプロシジャ実行開始前のタイマ
レジスタ設定処理の流れ図。 第5図は本発明実施例のプロシジャ呼出、退出処理の流
れ図。 第6図は本発明実施例のプロシジャ呼出、退出通信受信
処理の流れ図。 l・・・主記憶装置、2・・・演算処理装置、3・・・
制御プロセッサ、4・・・演算プロセッサ、5・・・入
出力処理装置、6・・・入出力装置、11・・・制御プ
ロセッサ(CP)用タスク制御ブロック、12・・・演
算プロセッサ(AP)用タスク制御ブロック、13・・
・共通通信領域、30.40・・・タイマレジスタ、1
11.121・・・タスク実行残り時間、112・・・
演算プロセッサ(AP)用タスク制御ブロックポインタ
、122・・・制御プロセッサ(CP)用タスク制御ブ
ロックポインタ。

Claims (1)

  1. 【特許請求の範囲】 1、タイプの異る複数のプロセッサグループを含む演算
    処理装置と、 上記複数のプロセッサグループが相互に通信を行うため
    の共通通信領域および上記プロセッサグループ上で実行
    する一つのタスクをそのグループ毎に管理する制御ブロ
    ックを含む主記憶装置とを備え、 上記演算処理装置に、上記共通通信領域を介して上記プ
    ロセッサグループ間の通信を行う手段を含み、 各プロセッサグループは、タスク実行時間があらかじめ
    割り当てられその実行時間の経過によりタスク実行を打
    切る手段を含む マルチプロセッサ形情報処理装置において、異なるタイ
    プのプロセッサグループ間でのプロシジャ呼出または退
    出に伴う通信時にプロシジャ呼出または退出を行うタス
    クの実行残り時間を上記共通通信領域に設定する手段と
    、 この手段により上記共通通信領域に設定されたタスクの
    実行残り時間を受信側のプロセッサグループのタスク制
    御ブロック内に取込み設定する手段と を備えたことを特徴とするマルチプロセッサ形情報処理
    装置。
JP3199389A 1989-02-10 1989-02-10 マルチプロセッサ形情報処理装置 Expired - Lifetime JP2944093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3199389A JP2944093B2 (ja) 1989-02-10 1989-02-10 マルチプロセッサ形情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3199389A JP2944093B2 (ja) 1989-02-10 1989-02-10 マルチプロセッサ形情報処理装置

Publications (2)

Publication Number Publication Date
JPH02211575A true JPH02211575A (ja) 1990-08-22
JP2944093B2 JP2944093B2 (ja) 1999-08-30

Family

ID=12346441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3199389A Expired - Lifetime JP2944093B2 (ja) 1989-02-10 1989-02-10 マルチプロセッサ形情報処理装置

Country Status (1)

Country Link
JP (1) JP2944093B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511784A (ja) * 2009-11-23 2013-04-04 ベックホフ オートメーション ゲーエムベーハー 並列プログラム制御

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511784A (ja) * 2009-11-23 2013-04-04 ベックホフ オートメーション ゲーエムベーハー 並列プログラム制御

Also Published As

Publication number Publication date
JP2944093B2 (ja) 1999-08-30

Similar Documents

Publication Publication Date Title
US4635191A (en) Method for controlling data transfer between a data transmitter and a data receiver through a bus by means of a control device connected to the bus, and a control device for carrying out the method
JPH02211575A (ja) マルチプロセッサ形情報処理装置
JPH02239360A (ja) タスク実行時間制御方式
JPH0319037A (ja) タスク実行時間制御方式
JPH0462093B2 (ja)
JPH04308940A (ja) 仮想計算機システムにおける資源の自動割当て管理方式
JP2591211B2 (ja) 高速割込み処理装置
JP3018359B2 (ja) オンライン呼情報トレース方式
JPH07134656A (ja) 割り込み制御方法及びそれを実現するマルチタスクシステム
JPS6248871B2 (ja)
JPS6143369A (ja) マルチプロセツサシステム
JPH04168532A (ja) マルチタスク装置
JP2001323840A (ja) 自動車用制御ユニット
JPH02143364A (ja) 処理の優先制御方法およびプロセッサシステム
JPS62269489A (ja) ビジヨンシステム
JPS6020771B2 (ja) マイクロ診断方式
JPS6380327A (ja) プログラム実行の動的管理方式
JPS62296236A (ja) マイクロプロセツサの割り込み処理装置
JPH0424733B2 (ja)
JPH0340028A (ja) 入出力装置割り付け制御方式
JPH05225112A (ja) 情報処理装置
JPS61267854A (ja) デ−タ処理システム
JPS6277645A (ja) ローカルジョブ起動制御方法
JPH02101555A (ja) 時刻データ参照設定処理方式
JPS62235645A (ja) マルチプロセスコンピユ−タ動作方法及びマルチプロセスコンピユ−タ