JPH02176671A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複写機、プリンタ等の画像形成装置に関し、
低電力消費モートに関するものである。

〔従来の技術〕

従来、複写機、プリンタ等の画像形成装置における電気
構成要素は、プリントシーケンス全体を制御するマイク
ロプロセッサを中心としたシーケンスコントローラ回路
、ＤＣ電源、露光電源、帯電等の高圧電源等様々のもの
が独立していたため、小型化、低価格化するには限界が
あった。

そこで、前記構成要素を１つのボード上に形成すべくマ
イクロプロセッサ、ＲＡＭ、ＲＯＭ及びデジタル周辺回
路、さらにＡ／Ｄコンバータ、Ｄ／Ａコンバータ、電源
系の制御のためのＰＷＭ回路等を１チツプに集積する提
案がなされている。

〔発明が解決しようとする課題〕

前記提案をＣＭＯＳプロセスで実現すると、低電力消費
モードが可能になり、例えばメモリ内容の電池バックア
ップ等を行えるようになる。しかし、実際にチップを低
電力消費モードにするには、例えばオンになっているポ
ートをオフするといった様な前処理を行い、その後にク
ロックを停止させるといった手順が必要である。

この低電力消費モートへの移行処理のために専用の割り
込み等を設けることも考えられるが、それに伴うハード
が増え、すなわちチップ面積の増大を生じ、低価格化の
効果が少なかった。

本発明は、このような事情のもとでなされたもので、チ
ップ面積の増大を最低限に抑えた低価格化の可能な画像
形成装置を提供することを目的とするものである。

〔課題を解決するための手段〕

前記目的を達成するため、本発明では、チップに電源電
圧を監視するための人力ポートを設け、この人力ポート
の電圧がスレッショルド以下に低下したかどうか周期的
にチェックし、スレッショルド以下に低下したときは低
電力消費モードへの移行処理を行い低電力消費モードを
実現するもので、具体的には、画像形成装置においてつ
ぎのａ〜ｄの構成要素を備えるようにするものである。

ａ、前記画像形成装置の動作を制御するマイクロプロセ
ッサと、メモリ、タイマ等の周辺デジタル回路と、該画
像形成装置の各種電源の動作を制御する制御回路と、Ｄ
／Ａ’コンバータ、コンパレータ等のアナログ回路を同
一チップに集積してなり、かつ該チップに電源電圧監視
ポートを有するコントローラ。

ｂ、前記チップへの電力供給停止の際に、少くとも該電
源電圧監視ポートをチェックし、該ポートの入力側子が
該ポートのスレッショルド以下に低下したとき出力を出
す、前記コントローラに設けられている監視手段。

Ｃ０前記監視手段の出力により前記チップについて低電
力消費モードへの移行処理を行う、前記コントローラに
設けられている処理手段。

ｄ、前記チップへの電源装置の入力側に入力側が接続さ
れ、該電源装置の出力の電圧降下時定数により充分小さ
い出力の電圧降下時定数を有し、出力側が前記電源電圧
監視ポートに接続されている電圧発生手段。

〔作用〕

前記構成により、画像形成装置の動作の大部分の制御を
行うことができると共に、専用の割り込みを用いずに低
電力消費モードへの移行処理ができる。

〔実施例〕

以下本発明を実施例により説明する。

第１図は本発明の第１実施例である「複写装置」の要部
の結線図、第２図は同実施例で用いるコントローラの構
成図である。

第２図に示す如く、装置の動作を制御するマイクロプロ
セッサと、メモリ、タイマ等の周辺デジタル回路と、装
置の各種電源を制御する制御回路であるＰ　Ｗ　Ｍ　（
Ｐｕ１ｓｅ　Ｗｉｄｔｈ　Ｍｏｄｎｌａｔｉｏｎ）回路
と、Ｄ／Ａコンバータ、コンパレータ等のアナログ回路
が同一チップに集積されており、装置のシーケンス制御
、電源制御等のほとんどの制御が本チップに集約されて
いる。

即ち、コントローラ１には、ＣＰＵコア（ｃｐｕ・Ｃ０
ＲＥ）を中心にしてデータメモリ（ＤＡＴＡ−ＭＥＭＯ
ＲＹ）、プログラムメモリ（ＰＲＯＧＲＡＭ−ＭＥＭＯ
ＲＹ）　、割り込み制御（ＩＮＴＥＲＲＵＰＴ−ＣＯＮ
ＴＲＯＬ）等を内蔵するＣＰＵコア部２０の外に、リセ
ット回路２１、プログラムの暴走を監視するだめのウォ
ッチ・ドッグ・タイマ（ＷＡＴＧＩＩ　ＤＯＧ　ＴＩＭ
ＥＲ）　２２、ＣＰＵの情報をテシタル・アナログ変換
する際のデータを格納する７ビツトラツチ３６〜３９、
Ｄ／Ａ変換器２３、またＤ／Ａ変換器２３とコンパレー
タ２４と共に用いられアナログ・デジタル変換器として
機能するＡ／Ｄコンバータ２５、Ｄ／Ａ変換器、Ａ／Ｄ
変換コンバータ等の各動作タイミングをつかさどるタイ
ミンクコントローラ２７、複数のアナログ値をコンパレ
ータ２４の一方の人力とするだめのマルチプレクサ回路
（ＭＰＸ回路）２８等が設けられている。

Ａ／Ｄ変換は複写装置の定着サーミスタ、コピー濃度調
整用等のボリウムの各種電圧読取のために用いる。Ｄ／
Ａ変換器は前記Ａ／Ｄ変換に用いると共に複写装置の蛍
光灯調光制御、高圧制御等パルス幅変調（ＰＷＭ）回路
のコンパレータの基準電圧として用いている。

現像ＡＣバイアス用駆動パルス発生器は、ＣＰＵ内部ク
ロックを分周するために４ビット分周器３５と、現像Ａ
Ｃバイアス用駆動パルスをデユーティ５０％とするため
に１／２分周器３４を用いている。

パルス幅変調（ＰＷＭ）回路３０〜３３は、蛍光灯調光
制御、高圧電源・低圧電源の制御に用いるか、低圧電源
の制御にはデジタル７ビツト構成のメインＰＷＭ回路を
使用し、他の制御には前記コンパレータの出力結果が直
接ＰＷＭ出力となる構成となっているサブ（ＳＵＢ）　
・ＰＷＭ回路３１〜３３を使用する。また、低圧電源制
御のＰＷＭＭ路には、電源異常時のＰＷＭ出力瞬時シャ
ットダウン機能を持っており、入力はコンパレータで構
成され、ある規定値を超えるとＰＷＭ出力は、ただちに
オフし回路を保護し複写装置の安全性を高めている。

コントローラ１には他にポートとして、電源電圧監視ポ
ート１や、各種センサやコピースタート、コピー枚数の
設定など操作部キースイッチ情報の人力用の人力ポート
４３、モータ、ヒータ。

ソレノイド等をコントロールする出力ポート４２、表示
用ＬＥＤ　ドライブのための出力ポート４０などがある
。

また工場・市場などで複写装置の動作確認チェックを行
うためにチエッカを機械本体と接続するか、このための
シリアル通信用ポート４１なども有する。

マルチプレクサ回路２８の入力側には、前述の様に定着
サーミスタ、濃度調整用ホリューム等Ａ／Ｄ変換すべき
信号とＰＷＭ制御すべき低圧電源、高圧電源等の出力か
らのフィードバック信号か接続される。またラッチ３６
〜３９はＰＷＪν制御１−へき出力の基準電圧に相当す
るデジタルデータをＣＰＵコア部２０から書き込み保持
している。なお、ラッチ３６〜３９の出力段はタイミン
グコントローラ２７からの信号て保持内容を出力する３
ステート楕成になっている。

Ａ／Ｄコンバータ２５は、最終結果を保持するラッチ、
変換途中のデータを保持するラッチ及びコンパレータ結
果により変換データを更新するロジック回路から構成さ
れる。最終結果のラッチは、ラッチ３６〜３９と同様の
構成で、ＣＰＵコア部２０からセレクトされることで保
持されている内容をＣＰＵ側のデータバス上に送出する
。

ここで、Ａ／Ｄ変換動作とＰＷＭ動作の全体を詳述する
。

先ずｃｐｕコア部２０は、各ＰＷＭ出力の制御値をラッ
チ３６〜３９に書き込み、又メインＰＷＭ動作に必要な
各種データをメインＰＷＭ３０内のレジスタに書き込む
。さらに、Ａ／Ｄ変換すべきアナログ入力チャンネルデ
ータをタイミングコントローラ２７内のラッチに書き込
む。タイミングコントローラ２７は先ずラッチ３６をセ
レクトしてＤ／Ａコンバータ２３にデータ、ずなわちメ
インＰＷＭの制御値を出力し、Ｄ／Ａコンバータ２３は
、該データに基づいたアナログ電圧を発生ずる。と同時
にタイミンクコントローラ２７はマルチプレクサ回路２
８のメインＰＷＭ出力のフィードバック信号入力側子を
選択する。

Ｄ／Ａコンバータ２３の出力はコンパレータ２４の一方
の入力側に人力する。又マルチプレクサ回路２８の出力
はコンパレータ２４のもう一方の入力側に入力される。

コンパレータ２４は両人力を比較してマルチプレクサ回
路２８側の入力がＤ／Ａコンバータ２３側の人力より高
い場合はｈｉｇｈを低い場合はｌｏｗを出力する。コン
パレータ２４の出力は１ビツト×５構成のレジスタ（ラ
ッチ）２６に入力される。タイミングコントローラ２７
は、コンパレータ２４の出力が充分に安定する時間をお
いてラッチ２６のメインＰＷＭに対応する１ビツトを選
択してコンパレート結果をラッチする。

次にタイミングコントローラ２７は、ラッチ３７をセレ
クトしてＤ／Ａコンバータ２３にデータを出力し、同時
にマルチプレクサ回路２８のサブＰＷＭ３０出力のフィ
ードバック信号入力側子を選択し、Ｄ／Ａコンバータ２
３の出力とマルチプレクサ回路２８の出力をコンパレー
タ２４に人力する。タイミングコントローラ２７は前述
と同様にコンパレータ２４の出力が充分に安定する時間
をおいてラッチ２６のサブＰＷＭＩ出力に対応する１ビ
ツトを選択しコンパレート結果をラッチする。

次にメインＰＷＭ３０に対し、前述と同様の動作を行い
、その次にサブＰＷＭ２出力に対し同様の動作を行い、
以下、メイン、サブＰＷＭ３と同様の動作が繰り返され
る。これはメインＰＷＭ出力に対するコンパレート動作
が他のサブＰＷＭ出力に対して高速を要求されるからで
ある。その次にメインＰＷＭの動作を行い、次にＡ／Ｄ
変換の動作を行い、以上の一巡の動作が繰り返し行われ
る。すなわち、ＭＡＩＮ＋５ＵＢＯ→ＭＡＩＮ→５ＵＢ
Ｉ→ＭＡＩＮ→５ＵＢ２→ＭＡＩＮ−＋Ａ／Ｉｌを１サ
イクルとしてこれを順次繰り返す。

ここでＡ　／　Ｄ変換の動作を述べる。

Ａ／Ｄコンバータ２４には前述のように変換途中のデー
タを保持するラッチがあるが、ロジック回路により初期
値として１００ＯＯＯＯＢ　（Ｂ　：ビット表示）がラ
ッチされている。タイミングコントローラ２７からの選
択信号で該ラッチ内容がＤ／Ａコンバータ２３へ出力さ
れる。該出力はコンパレータ２４の一方の電圧に人力さ
れ、コンパレータ２４のもう一方の電圧には、Ａ／Ｄ変
換すべきアナログ人力が選択されるようマルチプレクサ
回路２８を駆動して人力される。このコンパレート結果
により、１００００００Ｂよりアナログ入力が大ならば
１１０００００Ｂ、小ならば０１０００００Ｂというデ
ータをＡ／Ｄコンバータ２５に生成してＡ／Ｄコンバー
タ２５内の変換結果途中を保持するラッチに格納する。

さらに次のサイクルで同様にアナログ人力がｘｌｏｏｏ
ｏｏＢ　（ｘは０又は１）より犬ならｘｌｌｏｏｏｏＢ
、小ならばｘｏｌｏｏｏｏＢというデータをＡ／Ｄコン
バータ２５は生成し、変換途中データとしてラッチに格
納する。このように順次各ビットを確定につき、最後の
サイクルでｘｘｘｘｘｘｌＢ　（ｘは０ｏｒｌ）とアナ
ログ人力と比較し、そのコンパレート結果によりｘｘｘ
ｘｘｘｌＢ又はｘｘｘｘｘｘＯＢをＡ／Ｄ変換結実用レ
ジスタに格納すると同時に、１００００００Ｂを変換途
中ラッチに格納する。ＣＰＵコア部２０はＡ　／　Ｄ変
換結実用レジスタをセレクトすることで、Ａ／Ｄ変換値
を読み出せる。すなわち、Ａ／Ｄ変換動作は常時行われ
ており、変換結果レジスタは常に最新の変換結果を保持
している。

さて、例えば複写機、プリンタ等で機械間によるバラツ
キを電気的に補正する必要が生じることがある。このよ
うな場合、何らかの方法で補正値を記憶する必要があり
、その手段としてメモリ内容を電池によ、リバックアッ
プする方法が良く採用されるが、そのために単に電源電
圧を下げるだけでなく、できる限りチップの消費電流を
少なくするため、前処理が必要となる場合が多い。

以下、本実施例の低電力消費モードについて説明する。

第１図はこの低電力消費モードにかかる本実施例要部の
結線図、第３図は低電力消費モードへの移行及び復帰の
タイムチャート、第４図は同モード設定にかかるフロー
チャートである。

第１図において、１はコントローラ（チップ）、２はそ
の電源電圧監視ポート、３は電源電圧である。

整流用のタイオート５とフィルタを構成する抵抗６．コ
ンデンサ７からなる電圧発生手段の入力側は、トランス
のチップ全体への電源供給巻線４に接続され、その出力
側は電源電圧監視ポート２に接続されている。整流用の
ダイオード８とフィルタを構成するインダクタ９．コン
デンサ１０からなるチップの電源装置の入力側は、電源
供給巻線４に接続され、その出力側は電源電圧３に接続
されている。

ここて、前記電圧発生手段の出力電圧降下の時定数は前
記電源装置の出力電圧降下の時定数より充分小さく設定
しである。

ところで、低電力消費モードを実現する一つの手法とし
て、電源電圧監視ポートの入力電圧が、ポートのスレッ
ショルドより降−トしたときにハード的にベクタ割り込
み発生させ、前述の低電力消費モードへの移行処理を行
うことが考えられる。

ところが、この手法によれば、割り込みスタック、割り
込み制御回路等のハートを追加する必要があるため、チ
ップ面積が増大してしまう。

そこで、本実施例ては、電源電圧監視ポートを割り込み
人力では無く単なる入力ポートとして扱い、ソフトで定
期的に見に行き、電圧低下を検知すると、低消費モード
移行処理ヘジャンブするか又は該処理をサブルーチンと
しておいてコールする手法を取フた。

本チップ１は、プリントシーケンス全体を制御するため
、定期的な処理を行う目的で、タイマ割込を１段有して
いる。例えば給紙動作を開始してから、複写装置の紙パ
ス中に適宜配置された紙センサからの入力をモニタし、
成る一定時間内に紙が通過しないならジャム（ＪＡＭ）
であるといった処理を行うため、タイマ割込みを用いる
。このタイマ割込み処理時に電源電圧監視ポートをチェ
ックすることて定期的な電源電圧のモニタを実現できる
。

第３図を参照しなから低電力消費モートへの移行を説明
する。

電源電圧監視ポート２の入力電圧がスレツショルドより
太きくｈｉｇｈと判定されているときは、そのまま通常
の処理を行い続ける。逆にスレッショルドより小さ（ｌ
ｏｗと判定されているなら直ちに全ての処理を中断し、
全ポートをイニシャライズしてポートに流れる電流が最
少になるようにし、その後クロックを停止する命令を発
行する（低電力消費モードへの移行処理）。以上の処理
を電源電圧Ｖｃｃかマイクロプロセッサの動作保障電圧
以下に下がる前に行えるように、電源電圧Ｖｃｃのコン
デンサを含む回路の放電時定数を電源電圧監視ポートの
電圧発生手段のコンデンサを含む回路の時定数より充分
に長くしておく。即ち、電源電圧低下を検知して低電力
消費モードへの移行処理を行う必要最大時間より充分長
い時間電源電圧Ｖ。Ｃがマイクロプロセッサの動作保障
範囲に留まるように、電源電圧ＶＣＣのコンデンサ１０
の容量を決定しなくてはならない。第３図のＴｏ「ｆの
期間かその長い時間を示す。

このようにして、低電力消費モードへの移行処理を行う
ことで、停止中不必要な回路への電源供給を最少の状態
にでき、徐々に電源電圧が低下し、バックアップ電池１
１の電圧以下になフたとき、バックアップ電池からの電
流供給が行われＲＡＭ及びレジスタ内容が保持される。

次に再起動は次の様にして行われる。電源投入されると
、電源電圧監視ポート２の電圧は速やかに立上り、強制
的にＣＰＵコアをボルト（ＨＡＬＴ）モードにする。そ
して発振が充分に安定する時間の後、ホルトモードを解
除し、ＣＰＵは発振安定状態で動作が保障される。バッ
クアップ期間中は、発振が停＋Ｊ＝しているため、この
様な処理が行われる。ホルトモードが解除されると、Ｃ
ＰＵは停止状態になったアドレス直後から動作を再開す
る。これはバックアップ中、全レジスタとＲＡＭの内容
が保持されているから可能になる。

電源電圧監視ポート２をチェックする時間間隔は、低電
圧消費モードへの移行時間か確保てきるように、チップ
への電力供給停止の際の、電源電圧監視ポート２の入力
側子がそのスレッシＥｌルド以下に低下した時からチッ
プの電源電圧電圧がマイクロプロセッサの動作保障電圧
に低下するまでの時間（Ｔｏｆｆ）と、低電力消費モー
ドへの移行処理に要する時間との差の時間以下に選定さ
れる。この低電力消費モードへの移行動作をフローチャ
ートで示すと第４図のようになる。

Ｓ−１で上記差の時間以下の時間をタイマにセットし、
Ｓ−２でタイムアツプを待ち、タイムアツプしたら、Ｓ
−３で電源電圧監視ポートの入力電圧が同ポートのｈｉ
ｇｈからｌｏｗのスレッショルド以下になっているか判
断し、なっていなければＳ−ｔに戻り以上の動作を縁り
返し、なっておればＳ−４で直ちに前述の低電力消費モ
ードへの移行処理を行い、この状態で電源電圧電圧が電
池電圧まで低下すると自動的に低電力消費モードとなる
。

本実施例は、電池バックアップのものであるが、電池を
用いずにバックアップすることもでき、これを第２実施
例として説明する。

即ち、バックアップ用のＥＥＰＲＯＭ　（ｅｌｅｃｔｒ
ｉｃａｌｌｙ　ｅｒａｓａｂｌｅ　ＰＲＯＭ）をチップ
に内蔵させておき、電源電圧監視ポートの入力側子が低
下し該ポートのスレッショルド以下になったとき、直ち
にレジスタ、ＲＡＭ内容をＥＥＰＲＯＭに書き込み、全
ポートをイニシャライズし、その後クロックを停止する
ようにしで低電力消費モードへの移行処理を行えば、電
池を用いずにメモリバックアップできる。その際、ＥＥ
ＰＲＯＭの１ビツトをフラグとすることにより、再起動
のときこのフラグにより低電力消費モードか完全な初期
状態かが判定できる。

〔発明の効果〕

以上説明したように、本・発明によれば、コントローラ
のチップに電源電圧監視ポートを設け、このポートに、
チップの電源装置より充分に出力電圧降下時定数の小さ
い電圧発生手段を接続し、該ポートの入力電圧を定期的
に監視して電圧低下の際、直ちに低電力消費モードへの
移行処理を行うようにしているので、該移行処理のため
の専用の割り込み等を設ける必要がなく、チップ面積の
増大を最低限に抑えることができて、画像形成装置を低
価格化できる。

【図面の簡単な説明】

第１図は本発明の第１実施例要部の結線図、第２図は同
実施例で用いるコントローラの構成図、第３図は低電力
消費モードへの移行及び復帰のタイムチャート、第４図
は低電力消費モードへの移行動作のフローチャートであ
る。 １・・・・・・コントローラ（チップ）２・・・・・・
電源電圧監視ポート ３−−−−−−電源電圧

Claims (2)

【特許請求の範囲】
1. （１）つぎのａ〜ｄの構成要素を備えていることを特徴
   とする画像形成装置。 ａ、前記画像形成装置の動作を制御するマイクロプロセ
   ッサと、メモリ、タイマ等の周辺デジタル回路と、該画
   像形成装置の各種電源の動作を制御する制御回路と、Ｄ
   ／Ａコンバータ、コンパレータ等のアナログ回路を同一
   チップに集積してなり、かつ該チップに電源電圧監視ポ
   ートを有するコントローラ。 ｂ、前記チップへの電力供給停止の際に、該電源電圧監
   視ポートをチェックし、該ポートの入力電圧が該ポート
   のスレッショルド以下に低下したとき出力を出す、前記
   コントローラに設けられている監視手段。 ｃ、前記監視手段の出力により前記チップについて低電
   力消費モードへの移行処理を行う、前記コントローラに
   設けられている処理手段。 ｄ、前記チップへの電源装置の入力側にその入力側が接
   続され、前記チップに対する該電源装置の出力の電圧降
   下時定数より充分小さい出力の電圧降下時定数を有しそ
   の、出力側が前記電源電圧監視ポートに接続されている
   電圧発生手段。
2. （２）監視手段は、前記電源電圧監視ポートの入力電圧
   がそのスレッショルド以下に低下した時から該チップへ
   の電力供給電圧が前記マイクロプロセッサの動作保障電
   圧に低下するまでの時間と、低電力消費モードへの移行
   処理に要する時間との差の時間以下の時間毎に、該電源
   電圧監視ポートをチェックするのであることを特徴とす
   る請求項１記載の画像形成装置。