JPH021650A - データ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は１．伝送速度の高速化、システム設計の重軟化
及び簡易な構成により誤り検出精度の向上を図ったデー
タ伝送方式に関する。

（従来の技術） この種のデータ伝送方式は、１台のマスタステーション
と、複数台のリモートステーションと、それらを繋ぐ伝
送路とを備えている。

マスタステーションは、伝送容量に等しいデータメモリ
を有し、そのアドレスに対して、トーカとリスナが予め
決められている。

そして、マスタステーションはアドレスを全リモートス
テーションに通知し、そのアドレスに対してトーカであ
るステーションはデータを送出し、リスナであるステー
ションはデータを受けとり、このようなトーカ−とリス
ナとのやりとりをデータメモリの始めから終りまで繰り
返し行なうことにより、データ伝送を行なっている。

ここで、トーカ−とはデータを送出すステーションを言
い、またリスナとはデータを受けとる側のステーション
を言う。

また、必ずアドレス毎にトーカ−とリスナの両者が存在
し、マスタステーションは必ずどちらかとなる。

従来、このようなデータ伝送方式にあっては、第１０図
に示されるような８ビツトの反転２連送形式でアドレス
、データを単一のデータフレームを使用してやりとりし
ていた。

ここで、伝送フレームとは、ＣＰＵから送信。

受信されるビット列であってスタートビットに始まりス
トップビットに終るもののことを言う。

従来の伝送フレームは、８ビツトのアドレス若しくはデ
ータ若しくはその反転したものの後に、１ビツトのコン
トロールビットが続き、先頭にスタートビット、末端に
ストップビットを付加したものからなっていた。

コントロールビットは、次に記すように、伝送フレーム
がアドレスであるかデータであるかを判別するためのも
のである。

また、各ステーションにおけるアドレスとデータの区別
は、インテル社製８０５１チツプの伝送機能の条件受信
機能を使用して行なわれていた。

これは、８０５１チツプのＩ１０ボートはモード２また
は３においては、シリアルチャンネル制御レジスタ（Ｓ
ＣＯＮ）のビット５　（ＳＮ２）がセットさていると、
受信時に受信した伝送フレームのコントロールビットが
“１”でない限り割込みが発生しないという機能で、こ
のコントロールビットのセット／リセットは送信時の送
信側の５ＣＯＮのビット３　（ＴＩ（８）のセット／リ
セットにより行なわれる（詳細は、インテル社ｒＭＣ３
５１ファミリ・ユーザズマニュアル」　［資料番号２０
３２５Ｊ］　Ｐ２１〜Ｐ２４参照）。

従って、マスタステーションはアドレス送信時にはＴＢ
Ｓをセットし、データ送信時にはＴＢＳをリセットし、
リモートステーションにアドレス。

データの区別をさせていた。

第８図は、従来方式のマスタステーションのフローチャ
ート、第９図はリモートステーションのフローチャート
であり、以下これらのフローチャートに従って従来方式
の動作を説明する。

なお、１つのアドレスに対するマスタステーションとり
モートステートヨンとの間のやりとりが完了するまでの
一連の処理を以ｆｌサイクルと呼ぶこととする。

マスタステーションは、モード２指定、３Ｍ２クリアを
行なった後（ステップ８０１）、アドレスを送信する際
には、前記ＴＢＳをセットしくステップ８０３）、アド
レス、反転アドレスの順でアドレス情報を送出する（ス
テップ８０４）。

これにより、送出されたアドレスと反転アドレスの各フ
レームのコントロールビットがセットされる。

一方、リモートステーション側は、モード２指定、８Ｍ
２のセットがされているので（ステップ９０１）、前記
マスタステーションからのアドレスフレーム及び反転ア
ドレスフレームを受信すると、それぞ割込みを生じる（
ステップ９０３ＹＥＳ）。

この時、リモートステーションは両者を照合して誤りの
ないことを調べ（ステップ９０４）、次に送られてきた
アドレスが自己のトーカ−アドレスか（ステップ９０６
）、あるいはりスナアドレスかくステップ９０９）、さ
らにはそのいずれでもないかを調べ、各処理に分岐する
。

一方、アドレスを送信した後マスクテーションは、その
アドレスがマスタステーションがトカであるのかリスナ
であるのかを判定しくステップ８０５）、各処理に分岐
する。

マスタステーションがトーカ−である場合には（ステッ
プ８０５ＹＥＳ）−前記ＴＢＳをリセットしくステップ
８０６）、データ及び反転データを送信する（ステップ
８０７）　、このとき、送出されたデータフレーム、反
転データフレームのコントロールビットはクリアされて
いる。

一方、自己がリスナアドレスであることを確認したリモ
ートステーションは、８Ｍ２をリセットしくステップ９
］０）、データフレームを受信できる状態でデータを待
機する（ステップ９１１）。

この状態で前記のコントロールビットがクリアされてい
るデータフレーム、反転データフレームが受信されると
くステップ９１１ＹＥＳ）　、反転データにより誤りを
チェックしくステップ９１２）、エラーでなければデー
タをストアしくステップ９１３）、次のアドレスを受信
するために再び８Ｍ２をセットして（ステップ９１４＞
、１サイクルを終了する。

これ以外のリモートステーションは、８Ｍ２をセットし
たままなので（ステップ９０１）、データの受信割込み
は起らず、何もせずに次のサイクルへ移る。

マスタステーションは常にモード２で８Ｍ２はリセット
されて全て受信されるようになっておりステップ８０１
）、また全リモートステーションは常にＴＢＳがリセッ
トされており（ステップ９０１）、マスタステーション
がリスナの場合はトーカ−の場合のようにリスナ側の８
Ｍ２やトーカ−側のＴＢＳの操作は行われない０以上の
ような手順でアドレス、データの区別が行なわれていた
。

また、従来１サイクルの伝送周期は固定されていた。こ
れは、マスタステーションの持つタイマにより管理され
、１サイクルの先頭でマスタステーションはこのタイマ
をスタートさせ（ステップ８０２＞　、処理が終るとこ
のタイマが終るまで待機しくステップ８０８）　、また
先にタイマが終るとタイマ完了割込みにより次のサイク
ルへの移行を行なう（ステップ８１４）。

１つのアドレスに対する伝送周期は、伝送フレームの伝
送所要時間と、マスタステーション及びリモートステー
ションのＣＰＵの処理時間と、伝送遅れ時間とからなり
、伝送フレームの伝送所要時間については固定であるが
、マスタステーション及びリモートステーションのＣＰ
Ｕ処理時間。

伝送遅れ時間についてはシステムにより伝送路の長さや
各ステーションの配置が異なるために一定せず、またＣ
ＰＵはその時々の仕事の多少により時間は一定しない。

従って、従来は最も長い伝送周期に設定して固定周期で
伝送周期の管理を行なっていた。

一方、誤り検出の一つであるＣＲＣチェックは従来より
、専用のハード回路を設けるのが一般的である。

また、他のやり方としてはＲＯＭＧ″−ＣＲＣチェック
用のテーブルを書き込んでおき、テーブル参照によりＣ
ＲＣコードの生成、ＣＲＣチェックを行うものもある。

（発明が解決しようとする課題） このように、従来方式にあっては、アドレス情報、デー
タ情報形式として第１０図に示される形式を採用してい
たため、従来は単一伝送フレーム、すなわちアドレスは
８ビツトということからアドレス範囲は２５６バイトま
でという制限があった。

これでは、ステーション数やデータ量の多い大規模なシ
ステムには適用できない。

また、特定ＣＰＵの固有のハード機能を用いているので
、ＣＰＵの種類にも制限があり、これによりシステムの
ハード的な機能も限定されてしまうし、コントロールビ
ットを用いるためにパリティビットは使用できない。

才な、伝送周期については、前述のように、最長時間に
合わぜな固定周期であるので、■サイクルの処理が早く
終ってもマスタステーションのタイマの終了を待たねば
ならず、無駄な待ぢ時間を費ずことが多かった（第１１
図参照）。

一方、従来のＣＲＣコード生成、ＣＲ，Ｃチェックは専
用のハード回路を必要とし、このため制御中枢となるｃ
ｐｕを選択、変更する場合等に制約があり、柔軟なシス
テム設計ができない。

また、テーブル参照の場合には１回のみの参照でチェッ
クをしようとすると、データ列がｎビットとするとデー
タ量が２ｃ個のテーブルが必要となる。このため５、デ
ータ列が大きくなるとメモリもわ３大なものになって実
現が困難であった。

この発明の目的は、データ量、データの大きさを自由に
選択でき、また徨準の非同期の伝送ができるＣＰＵ（Ｌ
ＪＡＲＴ）ならいずれでも使用でき、またパリティチェ
ックの採用が可能なデータ伝送方式を提供することにあ
る。

また、本発明の他の目的とするところは、伝送待ち時間
を短縮して、伝送速度を向上させることができるデータ
伝送方式を提供することにある。

また、本発明のさらに他の目的とするところは、データ
列の長さに拘らず参！１（（するＣＲＣテーブルのデー
タ量を一定にしてハード上の制限をなくすことができる
データ伝送方式を提供することにある。

［発明の構成］ （課題を解決するための手段） この発明は、上記各目的を達成するために、以下の構成
を採用したことを特徴とするものである。

すなわち、本出願の第１の発明は、伝送容量に等しい伝
送専用のデータメモリを有する１台のマスタステーショ
ンと、複数台のリモートステーションと、これらのステ
ージシン間をつなぎ直列ブタを伝送する伝送路とを備え
、 前記データメモリの各アドレスに対し、トーカとなるス
テーションとリスナとなるステーションが決められてお
り、 前記マスタステーションは、アドレス情報を伝送路に送
出して全リモートステーションに対してアドレスを通知
し、 該アドレスに対しトーカ−であるステーションはそれに
応答してデータ情報を伝送路上に送出する一方、リスナ
であるステーシリンはそれに応答して伝送路からデータ
情報を受けとり、これらトーカ−とリスナとのデータ情
報のやりとりを前記データメモリの最初のアドレスから
前後のアドレスオで繰り返し行なうようにしたブタ伝送
方式において、 前記アドレス情報及びデータ情報をそれぞれ複数伝送フ
レームで構成するとともに、前記各ステジョンで行なわ
れるアドレス情報かデータ情報かの判別を、各伝送フレ
ーム中に付された特定ビットの値に基づきソフトウェア
的に行なうこと、を特徴とするものである。

また、本出願の第２の発明は、前記マスタステーシリン
は、トーカ−として機能する場合にはリモートステーシ
ョンが応答可能な最小時間の経過を待って次の伝送サイ
クルへ移行する一方、リスナーとして機能する場合には
リモートステーションからデータ情報を受けとるのを待
って、またはリモートステーションからデータ情報を受
けとらないまま所定の剋大時間が経過するのを待ってか
ら次の伝送サイクルへ移行することを特徴とするもので
ある。

さらに、本出願の第３の発明は、前記マスタステーショ
ン及びリモートステーション各々にＣＲＣチェック専用
のＲＯＭテーブルを設け、ＣＲＣコードの生成若しくは
ＣＲＣチェックは送信される若しくは受信したデータ列
をＲＯＭテーブルの容量、生成外項式の次数に応じて複
数に分割し、分割された」二位データ列から順に前記Ｒ
ＯＭテーブルの参照と演算を繰り返すことにより行われ
ることを特徴とするものである。

（作用） このような本出願の第１発明によれば、アドレス情報及
びデータ情報をそれぞれ複数伝送フレームで構成してい
るため、伝送するアドレス長。

データ長はそのシステムの要求に合わせて決定すること
ができ、例えばアドレス長はそのシステムが有するリモ
ートステーションの数に対応させることができ、その結
果ステーション数やデータ量の多い大規模なシステムに
も適用が可能となる。

また、各ステーションで行なわれるアドレス情報かデー
タ情報かの判別を、各伝送フレーム中に付された特定ビ
ットの値に基づきソフトウェア的に行なうようにしてい
るため、標準の非同期の直列伝送ができるＣＰＵ　（Ｕ
ＡＲＴ）ならいずれのものでも使用可能となり、特定Ｃ
ＰＵの固有機能を用いないため、ＣＰＵの種類に制限を
うけることかなくなり、より高速かつ多機能なＣＰＵの
選択が可能となる。

また、本出願の第２の発明によれば、マスタステーショ
ンがリスナとして機能する場合にはりモトステーション
からのデータ情報を受けとるのを待って直ちに次の伝送
サイクルへ移行することができ、このため伝送周期を固
定化していた従来例に比べ、無駄な待ち時間が無くなり
、伝送速度の高速化を達成することができる。

さらに、本出願の第３の発明によれば、送信ステーショ
ンは、送信したいデータ列（以下、ブタ情報と呼ぶ）を
ＣＲＣチェックソフトルーチン（以下、ＣＲＣルーチン
とよぶ）に渡し、データ列をＲＯＭテーブルの容量、生
成外項式の次数に応じて複数に分割し、分割された上位
データ列から順に前記ＲＯＭテーブルの参照と演算を繰
り返すことによりＣＲＣコードを得、データ情報の後に
ＣＲＣコードを付加してできた伝送情報を伝送路に放出
する。

一方、受信ステーションでは、受信した伝送情報をＣＲ
Ｃルーチンに渡し、同様な方法でＣＲＣチェックを行っ
てその判定を仰ぎ、判定に応じた処理を施す。

（実施例） 以下、第１図〜第７図の図面を参照しながら、本出願に
含まれる各発明の一実施例について詳細に説明する。

第１図は、本発明方式のハードウェア的構成を概略的に
示すブロック図である。

同図に示されるように、１台のマスタステーションｌに
対しては、複数台のリモートステーション３が伝送路２
を介して接続されている。

マスタステーション１は、デュアルポートメモリ４を介
してエレベータ制御用ホストＣＰＵ５に接続されており
、このデュアルポートメモリ４が本発明のデータメモリ
に相当するものである。

また、リモートステーション３には、ニレベタＩ１０機
器６がそれぞれ接続されている。

そして、これらマスタステーション１及び複数台のリモ
ートステーション３との間でデータのやりとりを行ない
つつ、エレベータ制御用ホストＣＰＵ５はエレベータＩ
１０機器を自由に取扱うことができ、これにより全体と
してエレベータシステムの制御が行なわれる。

第２図に示されるように、マスタステーション１はＣＰ
Ｕｌ０．直列データ伝送部１１．ＣＲＣテーブル１２．
ボート１３．１４を備えており、ＣＰＵｌ０としては１
チツプマイコンが使用され、また直列データ伝送部１１
としてはＵＡＲＴｆｉ能を有するものが使用されている
。

ＣＰＵ１０は、その機能上、伝送制御部１０ａとＣＲＣ
制御部１０ｂとから成っている。

直列データ伝送部１１は、ライントライバ／レシーバ７
を介して伝送路に接続されている。

ＣＲＣＲＯテーブルは、ＲＯＭで構成され、１種類のＣ
ＲＣ専用のテーブルを備えている。これは、あるデータ
によりテーブルを参照すると、そのデータを２５倍して
生成多項式Ｇ　（Ｘ）＝Ｘ’＋Ｘ２＋１で割った余り、
ずなわち、ＣＲＣコードが求まる。ただし、このＣＲＣ
テーブル１２のメモリ容量は２’　＝６４バイトであり
、直接ＣＲＣコードが求められのは６ビツトのデータま
でである。

また、ボート１３．１４は本発明のデータメモリである
デュアルポートメモリ４に接続され、またデュアルポー
トメモリ４の他方の入力側にはエレベータ制御用のホス
トＣＰＬＩ５が接続されている。

第３図に示されるように、リモートステーション３の構
成もマスタステーションとほぼ同様であって、伝送制御
部３０ａとＣＲＣ制御部３０ｂとから成るＣＰＵ３０．
直列データ伝送部３１．ＣＲＣテーブル３２．ボート３
３．３４とを備えている。

そして、ＣＰＵ３０としてはｌチップマイコンが使用さ
れると共に、直列データ伝送部３１としてはＤＡＲＴ機
能を有するものが使用されている。

また、直列データ伝送部３１は、ラインドラフィバ／レ
シーバ８を介して伝送路２に接続されると共に、ボート
３３．３４はエレベータ１１０機器６に接続されている
。

エレベータ１１０機器６としては、エレベータの暗表示
器や行先指定ボタンなどが含まれている。

第４図は、本発明方式で採用が可能なデータ伝送形式の
例を示す図であり、第４図（ａ）はアドレスｌＯビット
５データ８ビットの場合であり、また第４図（ｂ）はア
ドレス１６ビツト、データ１６ビツトの場合である。

以下の説明では、第４図（ａ）に示されるアドレス１０
ビツト、データ８ビツトの場合で説明する。

この場合、ｌＫバイトの伝送容量となる。

後述するように、本発明方式では、アドレス。

データの識別をソフトウェア的に行なうようにしている
。漂準的なＵＡｒｔＴは、１フレームのデータ部（スタ
ートビット、ストップビット、パリティビット・を除＜
）は、８ビツトである。各フレムのデータ部の先頭に、
アドレスかデータかを区別するビットを設け、これをア
ドレスのどきは“０°゛、データのときは゛１パとする
。

また、伝送アドレス長、データ長はそのシステムの要求
に合わせて決定する０例えば、アドレス長はそのシステ
ムが有するリモートステーションの数に対応する。

また、第４図（ａ）、　（ｂ）にそれぞれ示されるよう
に、アドレス情報、データ情報のｔＬｔ＆部にはそれぞ
れＣＲＣコードが付加されており、このＣＲＣコードの
付加はいわゆる分割ＣＲＣ方式によって行なわれている
。

このように、アドレスとＣＲＣ，データとＣＲＣそれぞ
れを合わせたものを、各データ部の後７ビツトに割振っ
て先頭１ビツトはアドレス情報であるならば’ｏ”、デ
ータ情報であるならば″ｌ゛″にすると、アドレス情報
、データ情報が完成する。

なお、第４図において、データが８ビツトの場合のよう
に、ＣＲＣを合わせたものが１度７の倍数のビット数に
ならないようなものは、そうなるようなビット数に調節
してアドレス情報、データ情報の作成を行なう。

先ず、本発明の方式で採用される分割ＣＲＣ方式を説明
する。

これはチェックの対象となるデータ列を何ビットかに分
割し、分割した回数分ＣＲＣテーブルを参照して求める
という方式である。この方式の概念を説明するために２
進表現されているデータ列を多項式で表示する。

ｎビットの２進データ列をａａ　、ａ、、・・・ａ　ａ
　２　、　ａ　、＋−１（ａｌ　は０またはｌ）として
これに対応する多項式をａｏ　ｘ’−”　＋ａ、Ｘ”　
”　＋−十ａ　、−２Ｘ　−ｔ−ａ　ｔ＋−１と表わす
とする。

この多項式の乗除算は一般ものと同じで、加減算は次の
ように定義される。

ＯＸ’　＋ＯＸ’　＝ｌＸ’　＋ＩＸ’　＝ＯＸ’ＯＸ
’　　＋ＩＸ’　　＝ＩＸ　島−１−ＯＸＩ＝ｌＸ’ｌ
ｘ’＝１ｘ’　　　　　　　　　（＋＞すなわち、加算
と減算は同じであり、二数の計算は、Ｉル他的論理和で
ある。

ＣＲＣチェックを特徴づけるのは生成多項式（Ｇ　（Ｘ
）　）と呼ばれる多項式で、これは、デ夕刊の長さや精
度に対する要求により決められる。

ＣＲＣはコードチェックの対象となるデータ列Ｄ　（Ｘ
）に生成多項式〇　（Ｘ）の最高次数を乗じたものを、
生成多項式Ｇ　（Ｘ）で割った余りである。商をＱ　（
Ｘ＞、ＣＲＣコードをＲ（Ｘ）　、　Ｇ（Ｘ）の最高次
数をｋで表わすと、これらの関係は次式で表わされる。

Ｄ　（Ｘ）・Ｘ”　＝Ｇ　（Ｘ）・Ｑ　（Ｘ）　＋Ｒ（
Ｘ）・・・（２） このＲ（Ｘ）を左辺に移して Ｄ（、Ｘ）　・ｘｋ＋Ｒ（ｘ）＝ａ　（Ｘ）　・Ｑ（Ｘ
）・・・（３） 送信側はこの左辺を送信する。これは当然右辺から見て
わかるようにＧ　（Ｘ）で割り切れるものなので、受信
側は受けとったデータがＧ（Ｘ）で割り切れるかどうか
で、データの良否を判定するのが、ＣＲＣチェックであ
る。

今、データ列Ｄ（Ｘ）を２つに分割し、Ｄ　（Ｘ）　＝
Ａ　（Ｘ）・Ｘ’　＋Ｂ　（Ｘ）・・・（４）として考
えたのが本発明方式であり、データの長さや、テーブル
の大きさに合わせて、この分割の数やビット数（Ｓ）は
定められる。簡単のなめ、ここでは上のように二つに分
割した場合を例にとって説明している。

（４）式を（２）式の左辺に代入して Ｄ　（Ｘ）・Ｘｋ （Ａ（Ｘ）・Ｘｓ十Ｂ（Ｘ））・ｘｋ ＝Ａ　（Ｘ）・Ｘ’　　−Ｘ”　＋Ｂ　（Ｘ）・Ｘｋ・
・・（５） ここでＡ（ＸｉＸ’　　についても（？）式が成り立つ
ので、 Ａ　（Ｘ）　　・Ｘｋ＝Ｇ　（Ｘ）　　・ＱＡ　（Ｘ）
＋ＲＡ　　＜Ｘ＞　　　　　・・・（６）として、これ
を（５）式の右辺に代入すると、Ｄ　（Ｘ）・Ｘ５ ＝（Ｇ　（Ｘ）・ＱＡ　（ｘ）　＋ＲＡ　（ｘ）　）・
Ｘ’　＋Ｂ　（Ｘ）、Ｘｋ ＝Ｇ（Ｘ）−ＱＡ　（ｘ）　・ｘｓ　＋ＲＡ　　（Ｘ）
、Ｘ”　＋Ｂ　（Ｘ）−ＸＫ　　　　　−（７）この（
７）式の右辺第２項、第３項の和に対し、もう１回Ｇ　
（Ｘ）で割ることができる。すなわち、ＲＡ　　（Ｘ）
　・ｘｓ＋Ｂ　（Ｘ）、ｘｋ＝：Ｑ　（ｘ）・Ｑｅ　　
（Ｘ）　十ＲＡ　（Ｘ）・・・（８）したがって、（７
）式は、 Ｄ　（Ｘ）・ＸＫ＝Ｇ　（Ｘ）（ＱＡ　（Ｘ）、　ＸＳ
　＋Ｑ［ｌ　　（Ｘ）　ｌ　＋ＲＢ　　（Ｘ）−（９）
これを（２）式の右辺と比較すると、このＲ８（Ｘ）こ
そ求めるＲ　（Ｘ）であることがわかる。

このように、（４）式に示すようにデータ列Ｄ（Ｘ）を
２つに分け１次に（６）式に示すように上位からＧ　（
Ｘ）で割った余りを求め、この余りと残りの項との和を
さらにＧ　（Ｘ）で割って最終的なＣＲＣコードを求め
るのが本発明方式である。

このとき、（６）式、（８）式で実際に割り算せずに余
りをテーブル参照で求めるのである。

ここでに≦Ｓすなわち、Ｄ　（Ｘ）を分割する際。

Ｂ　（Ｘ）の次数をＧ（Ｘ）の次数以上にしたとき−（
６）式、（８）式に対して同じテーブルを使うことがで
き、このときがメモリ的に最も効率的な分割となる。

以上はＣＲＣコードを求める場合であるが、ＣＲＣチェ
ックを行う場合も考え方は同じで、以下の具体例でも、
ＣＲＣコードの生成についてのみ説明する。

次に、前記数式を参考に具体的なＣＲＣコードの生成手
順について説明する。

１１ビツトのデータ情報Ｄ　（Ｘ）を、上位６ビツト（
Ａ　（Ｘ）　）と下位５ビツト（Ｂ　（Ｘ）　）に分割
する。　Ａ　（Ｘ）でテーブルを参照するとＲＡ（Ｘ）
が求まり、これと残りのＢ　（Ｘ）との排他的論理和を
おこなったものＲＡ　（Ｘ）　十Ｂ　（Ｘ）についても
う−度テーブル参照をすると、Ｄ　（Ｘ）のＣＲＣコー
ドが求まる。

ここでは、２分割についてのみしか説明していないが３
分割以上についても手Ｊｆｆｆｊは同しである。

また、ここではＢ　（Ｘ）とＧ　（Ｘ）の字数と同じも
のにしているが異なるものにしてもよく、その時は、テ
ーブルは２種類必要となり、さらに、ＲＡ　　（Ｘ）と
Ｂ　（Ｘ）を排他的論理和する際にＲＡ（Ｘ）をＳビッ
ト左シフト、Ｂ　（Ｘ）をにビット左シフトしてから行
う必要性も出てくる。

次に、第５図はマスタステーションのフローチャート、
第６図はリモートステーションのフローチャートであり
、以下これらのフローチャートに従って各ステーション
の動作を系統的に説明する。

マスタステーションは、第７図に示されるように、１サ
イクルの先頭でタイマＡ、タイマＢをそれぞれスタート
させる（ステップ５０１）。

次に、送信したいアドレスをアドレス情報の形式に従っ
て変形し、各フレームのアドレス／データを示すビット
をクリアし、ＲＯＭテーブル１２よりＣＲＣを求め、第
２フレームのアドレスの次に付加しくステップ５０２＞
　、これにより作成されたアドレス情報を伝送路２に送
出する（ステップ５０３）。

次にマスタステーションは、そのアドレスについて自分
がトーカ−であるかりスナであるかを判断しくステップ
５０４）、各処理に分岐する。

トーカ−処理の場合には、デュアルポートメモリ４のそ
のアドレスに該当するところからデータを取出してきて
データ情報の形式に合わせて変形し、各フレームのアド
レス／データを示すビットをセットし、ＣＲＣを求めて
第２フレームの後半に付加しくステップ５０５）、これ
により作成されたデータ情報を送信しくステップ５０６
）、　トカー処理が終了する。

その後、タイマの終了を待って（ステップ５０７）、次
のサイクルへと移行する（第７図参照）。

マスタステーションがリスナ処理の場合には、リモート
ステーションからの受信を待機する（ステップ５０８）
、この状態で２つのフレームの受信が完了したら、パリ
ティチェック、ＣＲＣ，２つのフレームがデータフレー
ムであるかどうかをそれぞれ調べる（ステップ５０９）
。

すべてが正しければ、データ情報より８ビツトのデータ
を取出し、デュアルポートメモリ４に格納する（ステッ
プ５１０）、その後、タイマＡが終了するのを待って次
のサイクルへと移行する（ステップ５０７）。

これらの途中で、リモートステーションからの応答がな
いなどの伝送異常があると、タイマＢの割込みが発生す
る。

この割込みを受けると、マスタステーションは何らかの
エラー処理を施しくステップ５０２）、リターンアドレ
スを１サイクルの先頭にセットして（ステップ５０３）
、次サイクルへの制御へと移行する。

次に、各リモートステーションの動作について第６図を
参照しながら説明する。

各リモートステーションは、１サイクルの先頭でマスタ
ステーションからアドレス情報の受信を待つ、２フレー
ムの受信が終了したら（ステップ６０２）、各フレーム
がアドレスフレームであるかどうかをソフトウェア的に
調べ、アドレスフレムでなければ、次のフレームの受信
を待つ（ステップ６０３）。

２フレームがともにアドレスフレームならば、パリティ
チェック、ＣＲＣを調べ、エラーがあればその２フレー
ムは無視し、再び次の２フレームの受信を待つ（ステッ
プ６０４）。

これらのエラーチェックもＯＫしたら、アドレス情報よ
りアドレスを取出し、そのアドレスが自分のトーカ−ア
ドレスかりスナアドレスを調べ（ステップ６０１，６０
１＞、いずれかであれば各処理を行なう。

どちらでもなければ、そのアドレスは無視し、何もせず
に次サイクルへ移り、次のアドレス受信を待機する。

自己のトーカ−アドレスを受信したリモートステーショ
ンは、エレベータＩ１０機器６に入力されている８ビツ
トデータを読込み、データ情報を作成しくステップ６０
７）、伝送路に送出する（ステップ６０８）。

自己のりスナアドレスを受信したリモートステーション
は、次に送られてくるデータ情報を待機する。２フレー
ムの受信が終了したら（ステップ６１１）、各フレーム
がデータフレームであるかどうか、パリティチェック、
ＣＲＣを確認しくステップ６１２）、すべてが正常であ
るならば、ブタ情報からデータを取出し、エレベータＩ
１０機器６にその８ビツトデータを出力する（ステ・ツ
ブ６１３）。

エラーが検出されたならば、何らかのエラー処理を方阪
す（ステップ６１４）。

受信したアドレスが、自分のものでなかったリモートス
テーションは、何もせずに１サイクルの先頭に戻り、次
のアドレス情報が送られてくるのを待機する。

これらの処理をマスタステーションはアドレス順に行な
い、最後のアドレスまできたら最初に戻るという処理を
繰り返し行なう。

以上説明じた実施例によれば、Ｒ近ビルの高層化、イン
テリジェントビル化に伴ない、リモートステーションの
数の需要が増大しているが、アドレス長を拡張すること
ができるため、その需要に柔軟に対応できる。

また、高速化の要求に対してもＣＰＵのクロックを８０
５１チツプよりも速いものにし、また２つタイマの導入
により高速化が実現できる。

また、マスタステーションとりモートステーションはい
ずれか一方がトーカ−１他方がリスナの１対１の関係に
なっているが、１つのトーカ−に対して複数のリスナを
置くこともできる。

従って、１つのリモートステーションがトーカ−のとき
、他のリモートステーション及びマスタステーションの
両方がその内容を受けることができる。

また、バックアップ用のマスタステーションを置き、バ
ックアップ用は常時全アドレス内容をリスナーとしてデ
ータメモリに記憶し、マスターステーションが故障のと
き、バックアップ用がこれを切換えてマスタステーシコ
ンとしてΩくことができる。それまでの情報はデータメ
モリに記憶されているので支障なく切換えることができ
る。

［発明の効果］ 以上の説明で明らかなように、本出願の第１の発明によ
れば、アドレス、データ共にその大きさをシステムに合
わせて自由に選択でき、多くのデータ量を必要とするス
テーション数の多いシステムに対応できる。

また、ＣＰＵの選択が自由になるためにシステムの要求
に合わせて最適なものを選択することができ、より柔軟
なシステム設計を可能とすることができるほか、特定Ｃ
ＰＵの固有ハード機能を利用していないため、パリティ
チェック方式の採用も可能となる。

さらに、本出願の第２の発明によれば、処理速度の面で
も、マスタステーションが次サイクルへ移るまでの待ち
時間が大きく短縮され、高速性が向上する。

さらに、本出願の第３の発明によれば、どんなに長いデ
ータであっても、分割することにより。

比較的小さな容量のテーブルで、ＣＲＣコードを求める
ことができ、ハード回路を付加することなしに、ソフト
によって簡易にＣＲＣチェックを実現できる。

【図面の簡単な説明】

第１図は本発明方式のハードウェア構成戒を示すブロッ
ク図、第２図はマスタステーションのハードウェア構成
を示すブロック図、第３図はりモトステーションのハー
ドウェア構成を示すブロック図、第４図は伝送情報の形
式を示す図、第５図はマスタステーションの処理を示す
フローチャート、第６図はリモートステーションの処理
を示すフローチャート、第７図は本発明方式の伝送周期
を説明するタイムチャート、第８図は従来方式における
マスタステーションの処理を示すフローチャート、第９
図は同リモートステーションの処理を示すフローチャー
ト、第１Ｏ図は同情報形式を示す説明図、第１１図は従
来方式における伝送周期を説明するためのタイムチャー
トである。 １・・・マスタステーション ２・・・伝送路 ３・・・リモートステーション ４・・・デュアルポートメモリ １０．３０・・・ＣＰＵ １０ａ、３０ａ・・・伝送制御部 １０ｂ、３０ｂ・・・ＣＲＣ制御部 １２．３２・・・ＣＲＣテーブル 代ｌｊｊ人３１．・：：：−三好力和

Claims (3)

【特許請求の範囲】
1. （１）伝送容量に等しい伝送専用のデータメモリを有す
   る１台のマスタステーションと、複数台のリモートステ
   ーションと、これらのステーション間をつなぎ直列デー
   タを伝送する伝送路とを備え、前記データメモリの各ア
   ドレスに対し、トーカーとなるステーションとリスナと
   なるステーションが決められており、 前記マスタステーションは、アドレス情報を伝送路に送
   出して全リモートステーションに対してアドレスを通知
   し、 該アドレスに対しトーカーであるステーションはそれに
   応答してデータ情報を伝送路上に送出する一方、リスナ
   であるステーションはそれに応答して伝送路からデータ
   情報を受けとり、 これらトーカーとリスナとのデータ情報のやりとりを前
   記データメモリの最初のアドレスから最後のアドレスま
   で繰り返し行なうようにしたデータ伝送方式において、 前記アドレス情報及びデータ情報をそれぞれ複数伝送フ
   レームで構成するとともに、前記各ステーションで行な
   われるアドレス情報かデータ情報かの判別を、各伝送フ
   レーム中に付された特定ビットの値に基づき行なうこと
   、 を特徴とするデータ伝送方式。
2. （２）前記マスタステーションは、トーカーとして機能
   する場合にはリモートステーションが応答可能な最小時
   間の経過を待って次の伝送サイクルへ移行する一方、リ
   スナとして機能する場合にはリモートステーションから
   データ情報を受けとるのを待って、またはリモートステ
   ーションからデータ情報を受けとらないまま所定の最大
   時間が経過するのを待ってから次の伝送サイクルへ移行
   すること、 を特徴とする請求項（１）記載のデータ伝送方式。
3. （３）前記マスタステーション及びリモトーステーショ
   ン各々にＣＲＣチェック専用のＲＯＭテープルを設け、 ＣＲＣコードの生成若しくはＣＲＣチェックは送信され
   る若しくは受信したデータ列をＲＯＭテーブルの容量、
   生成多項式の次数に応じて複数に分割し、分割された上
   位データ列から順にＲＯＭテーブルの参照と演算を繰り
   返すことにより行われること、 を特徴とする請求項（１）記載のデータ伝送方式。