JPH02159724A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高周波特性の向上を図った半導体装置の製
造方法に関するものである。

〔従来の技術〕

第３図は、従来のウェハプロセスにおいて形成される半
導体装置の断面図である。図において、１はサブウェハ
、２はエピタキシャル層、３はベース領域、４はエミッ
タ領域、５ａ、−５ｂは酸化膜、７はベース電極、８は
エミッタ電極である。

次に従来の半導体装置の製造方法を第４図を用いて説明
する。まず、サブウェハ１の上にエビタキシャル層２を
成長させ、その上に酸化膜５ａを積層し、写真製版によ
りベース領域形成のだめの窓をあける。その後拡散また
はイオン注入によりベース領域３を形成する（第４図（
ａ）参照）。次に、酸化膜５ｂを全面に積層し、エミッ
タ領域形成の窓をあけるためにレジスト９を塗布し、写
真製版にてレジスト９にパターンをつける（第４図（ｂ
ｌ参照）。ここでレジスト９をマスクにして酸化膜５ｂ
をエツチングするとサイドエツチングされるため、レジ
スト９に転写されたパターンはさらに広くなる傾向があ
る。このため、たとえば０．７５μｍのサブミクロンの
窓を酸化膜５ｂに開けるためには、少なくとも０．５　
μｍのマスクが必要となる。

次に、上記のよ・うにして形成した窓から拡散またはイ
オン注入を行い、エミッタ領域４を形成する（第４図（
Ｃ１参照）。さらに、第４図（ｄｌに示すように、ベー
ス領域３へのコンタクトをあける。その後ベース電極７
及びエミッタ電極８をそれぞれ形成すると、第３図に示
すような半導体装置となる。

〔発明が解決しようとする課題〕

このように従来の半導体装置の製造方法では、エミッタ
領域の幅をサブミクロン化して高周波特性を向上しよう
とすれば、サイドエッチのことを考慮してその幅より少
なくとも０．２５μｍ以上ファイン化したマスクが必要
である。しかるに、このようなマスクはマスク化が高く
なり、技術的にもかなり困難で、また歩留りもかなり低
下するので、結局チップ単価の高騰を招（ことになる。

この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、エミッタ領域の幅のサブミク
ロン化を、マスクをファイン化することなく実現できる
とともに、技術的困難さもなく、安定的に生産可能な半
導体装置の製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、レジストをマ
スクとして酸化膜をエツチングし、さらに少しサイドエ
ツチングして、マスク幅より狭い幅の酸化膜の凸部を残
し、さらにその酸化膜の凸部をマスクとして基板をエツ
チングし、さらに少しサイドエツチングして、酸化膜の
凸部の幅よりも狭い幅の基板領域を残し、この基板領域
をエミッタ領域として使用するようにしたものである。

〔作用〕

この発明における半導体装置の製造方法は、レジストを
マスクとして酸化膜をエツチングし、さらにそのエツチ
ングで残った酸化膜をマスクとして基板をエツチングし
、残った基板領域をエミッタ領域として使用するように
したので、最初のマスク幅に比べてよりファイン化した
エミッタ領域を得ることができ、これにより半導体装置
の高周波特性を向上させることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例により得られる半導体装置
の断面図である。第１図において、第３図と同一符号は
同一部分を示し、６はＢＰＳＧ−（Ｂｏｒｏ　Ｐｈｏｓ
ｐｈｏ　５ｉｌｉｃａｔｅ　Ｇｌａｓｓ　）膜である。

以下この実施例による半導体装置の製造方法を第２図を
用いて説明する。まず、シリコン等のサブウェハ１の上
にシリコン等のエピタキシャル層２を成長させ、その上
に酸化膜５を積層し、さらにレジスト９を塗布し写真製
版を行い、レジスト９に幅約０．７５μｍのパターンを
転写する。次にこのレジスト９をマスクとして酸化膜５
に等方性のドライエツチングを施し、さらに少しサイド
エッチさせると、酸化膜５の残りの部分５′は約０．５
５〜０．６　μｍと、レジスト９のパターンよりよりフ
ァインになった形で残る（第２図（ａ）参照）。　次に
、酸化膜５及び５′をマスクにしてエピタキシャル層２
に等方性のドライエツチングを施す。この時も少しサイ
ドエッチさせると、エピタキシャル層２の残り部分２′
は約０．４５〜０．５　μｍと、レジストマスクのパタ
ーンから比べてかなり狭いものになる（第２図（ｂｌ参
照）。本実施例ではこの狭い部分２′をエミッタ領域と
して利用しようとするものである。

次に、酸化膜５′を除去し、エピタキシャル層２に低濃
度不純物を拡散またはイオン注入し、べ−ス領域３を形
成する。その後全面にＢＰＳＧ膜６を塗布し、熱処理を
施してベース領域上の膜厚を平坦化する。その状態でエ
ピタキシャル層２の凸部２′が露出するまでバックエツ
チングし、その凸部２′に高濃度不純物を拡散またはイ
オン注入してエミッタ領域４を形成する（第２図（Ｃ）
参照）。

さらにベース領域３へのコンタクトをあけて、エミッタ
領域とベース領域の上にそれぞれエミッタ電極８とベー
ス電極７を形成すると、第１図に示す半導体装置を得る
ことができる。

このように本実施例では、レジスト９をマスクとして酸
化膜５をエツチングし、さらに少しサイドエツチングし
てマスクより幅の狭い酸化膜５′を残し、酸化膜５及び
５′をマスクとしてエピタキシャル層２をエツチングし
、さらに少しサイドエツチングして酸化膜５′より幅の
狭い基板領域２′を残し、この基板領域２′をエミッタ
領域とするようにしたので、オーバエツチングするほど
エミッタ領域がファイン化し、これにより半導体装置の
高周波特性が向上できる。さらに、従来のようにサイド
エツチングを考慮してマスクをファイン化する必要がな
いので、マスク化を抑えることができ、技術的な困難さ
を解消できる。

なお、上記実施例ではエピタキシャル層を有するウェハ
について述べたが、半導体の種類によっては、サブウェ
ハ１のみからなるウェハについても同じプロセスを適用
でき、上記実施例と同様の効果を奏する。

また上記実施例ではベース領域上のバリア膜としてＢＰ
ＳＧ膜を用いたが、ＢＰＳＧ膜に限らず、無機性または
有機性の膜でバリア効果がありかつ熱処理により平坦化
できるものであれば、これを用いてもよく、同じプロセ
スで同様の効果を得ることができる。

さらに、上記実施例ではシリコンのエツチングバリア及
び拡散または注入のバリアとして酸化膜を使用したが、
これは窒化膜を使用してもよく、また酸化膜と窒化膜と
を併用してもよい。

〔発明の効果〕

以上のように、この発明にかかる半導体装置の製造方法
によれば、レジストをマスクとして酸化膜をエツチング
し、さらにそのエツチングで残った酸化膜をマスクとし
て基板をエツチングし、残った基板領域をエミッタ領域
として使用するようにしたので、レジストマスクをファ
イン化することなく容易にエミッタ領域の幅をファイン
化でき、高周波特性の向上を図れるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例により得られる半導体装置
の断面図、第２図はこの発明の一実施例による半導体装
置の製造フローを示す断面図、第３図は従来の半導体装
置の断面図、第４図は従来の半導体装置の製造フローを
示す断面図である。 図において、１はサブウェハ、２，２′はエピタキシャ
ル層、３はベース領域、４はエミッタ領域、５，５′は
酸化膜、６はＢＰＳＧ膜、７はベース電極、８はエミッ
タ電極、９はレジストである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）エミッタ領域の幅をサブミクロン化して高周波特
   性の向上を図る半導体装置の製造方法において、 基板上に酸化膜を積層し、その上にレジストを塗布し、
   写真製版により該レジストにパターンを転写する第１の
   工程と、 上記レジストをマスクとして上記酸化膜をエッチングし
   、さらに少しサイドエッチングして、上記マスクより幅
   の狭い上記酸化膜の凸部を残す第２の工程と、 上記酸化膜をマスクに上記基板をエッチングし、さらに
   少しサイドエッチングして、上記酸化膜の凸部の下にそ
   れよりも幅の狭い基板凸部を形成する第３の工程と、 上記酸化膜の凸部を除去した後、上記基板に低濃度不純
   物を拡散またはイオン注入し、ベース領域を形成する第
   ４の工程と、 全面にバリア膜を形成し、上記基板の凸部が露出するま
   で該バリア膜をエッチングする第５の工程と、 上記露出した基板の凸部に高濃度の不純物を拡散または
   イオン注入し、エミッタ領域を形成する第６の工程とを
   備えたことを特徴とする半導体装置の製造方法。