JPH02143433A - 半導体素子のダイボンディング方法 - Google Patents

半導体素子のダイボンディング方法

Info

Publication number
JPH02143433A
JPH02143433A JP29595488A JP29595488A JPH02143433A JP H02143433 A JPH02143433 A JP H02143433A JP 29595488 A JP29595488 A JP 29595488A JP 29595488 A JP29595488 A JP 29595488A JP H02143433 A JPH02143433 A JP H02143433A
Authority
JP
Japan
Prior art keywords
sheet
magnetic powder
semiconductor element
powder
oriented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29595488A
Other languages
English (en)
Inventor
Keiichi Sato
敬一 佐藤
Toshihiro Tsuboi
敏宏 坪井
Masahiko Nishiuma
雅彦 西馬
Atsushi Honda
厚 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP29595488A priority Critical patent/JPH02143433A/ja
Publication of JPH02143433A publication Critical patent/JPH02143433A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子のダイボンディング方法に関し、特
に、M抵抗を低減できるタイボンティング方法に関する
〔従来の技術〕
半導体素子(チップ)’tパッケージに組込みするに、
パッケージの所定の位置に固定するダイボンディング工
程が行われる。
このダイボンティング方式の一つとして、4電性樹脂液
着法があpl例えば銀ペーストと称される、Ag粉を含
む合成樹脂系導電性接着剤で接着する方法である(工業
調青会発行「電子材料」1983年3月号p118〜1
23)。
しかるに、かかる液状タイプの接着剤を用いた場合、当
該接着剤中の溶剤が、樹脂の熱硬化に際し、気泡(ボイ
ド)となって、接着層中に残存し、その為、チップの熱
放熱性を劣化させ、熱抵抗を高いものにしている。
そこで、かかるボイド発生の問題を解決する為、ポリイ
ミド系の合成樹脂をシート状に加工し、そのシートを溶
剤によシ、ウェハに貼着し、しかるのちに当該ウェハを
ダイシングし、チップを、加熱したパッケージベースに
圧接し、次いで加熱して当該樹脂を熱硬化(キュア)さ
せて接着するという方式が提案されている。
〔発明が解決しようとする課題〕
しかし、それでも未だ熱抵抗が扁いという問題があり、
発熱量の高いある種の製品ではより一層の熱抵抗の低減
が求められている。
そこで、本発明はかかる熱抵抗を低減できるダイボンデ
ィング技術を提供することを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明では、磁界を加えることKより磁化するFe粉な
どの磁性粉を、合成樹脂のワニス中に添加しておき、当
該ワニスをシート状に形成するとともに、その際に、磁
石などによジ磁性粉を磁化させてシートの厚さ方向に配
向させ、当該配向し念磁性粉を内蔵したシートにより半
導体素子をダイボンディングするようにする。
〔作用〕
このように、樹脂より熱伝導率の高い磁性粉を介して半
導体素子の熱を放散するので、熱抵抗を低減することが
できる。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。第1
図は、本発明を適用した半導体装e(ピングリッドアレ
イ型パッケージ)の−個構成断面図を示す。当該装置で
は、パッケージベース1上に半導体素子2が、接着用樹
脂シート3により接合されている。ボンディングワイヤ
4は、半導体素子2とパッケージベース1に接合され、
電気的導通を図っている。封止ガラス5によりキャップ
6がパッケージベース1に接合されている。当該ベース
IKはリードピンクがその底面から垂直方向に引き出し
されている。
第2図に接着用樹脂シート3の拡大断面図を示すO 当該シート3を構成する樹脂中には厚さ方向に配向した
磁性粉8が内蔵されている。
当該配向した磁性粉8を内蔵した接着用樹脂シート3は
、例えば次のようにして得ることができる。
合成樹脂のワニス中に予じめ磁性粉8を添加しておき、
混合しておく。
当該ワニスは、ベースレジンと磁性粉8と溶剤と必要に
応じて添加される添加剤とから成る。
ベースレジンとしては、例えば、ポリイミド系合成樹脂
やエポキシ系合成樹脂のような熱硬化性合成樹脂が挙げ
られる。
磁性粉8としては、磁界を加えることによシ磁化するも
ので、出来るだけ熱伝導性の良好なものを使用する。
磁性粉8の具体例と(−では、金属粉が拳げられる。
ところで、金属を磁石の極に近づけたときに、そこに磁
石の極と反対の極を生じて互いに吸引するものを常磁性
体といい、同じ極を生じて互いに反発するものを反磁性
体という。
金属の常磁性体のうち、Fe、Ni、Coなどはその作
用が特に強いので、これを強磁性体という。
本発明では、磁性粉8として、これらl;’e、Ni。
COなどの強磁性体の粉末を使用すると良い。
当該粉末は配向という面から、針状であることが好まし
い。接着用樹脂シートにおいて、球形の磁性粉が配向し
ているよりも、同体積であれば、針状の磁性粉が熱の流
れる方向に配向している方がより効率良く熱抵抗を低減
できるからである。
上記ワニス中には、導電性樹脂接着剤中に、添加される
銀粉、銅粉、アルミニウム粉、炭素粉。
グラファイト、炭素繊維、金粉、銀メツキ微粒子などの
フィラーを含んでいてもよい。
これらフィラーは、導電性をもたせるために添加される
もので、本発明の磁界を加えることにより磁化させ(磁
性をもたせ)、配向させて熱抵抗を低減させることはそ
の目的を異にしているが、当該フィラーが入っていても
支障はない。
上記磁性粉を混入したワニスは、次いで、キャスティン
グし、シート状(フィルムも含む)に流延し、次いで、
ベータ(加熱)してシートとするが、当該ベーク前に適
宜時間強磁界にさらす。
第3図に当該強磁界にさらす様子を模式的に示す。第3
図にて、9は磁石で、図示では一個の磁石を用いている
が、上下に配設してもよい。また、同図にて、10は磁
性粉を混入したワニスで、図示では省略されているが、
当該ワニスはキャスティング用の板などに載置されてい
てもよい。
第4図に示すように、磁性粉8を強磁界にさらすと、当
該磁性粉8は磁界の方向へ配向していく。
すなわち、磁性粉sVi磁石9のS極と反対のN極を一
部に生ずると同時に磁石9のN極と反対のS極を一部に
生じ、シートの厚さ方向に配向してくる。
当該配向速度は、ワニスの粉度などにより左右されるの
で、適宜ワニス濃度を選択するなどが必要である。
磁性粉は端部同志が相互に接続したりなど各種態様で配
向される。
この様に配向し之形態を保持しつつ、ベークし、熱硬化
性樹脂のキュアを行ない、接着用樹脂シート3を形成す
る。
この接着用樹脂シート3を用いて、パッケージペース1
上に、半導体素子2を圧接固定する。
本発明における半導体素子(チップ)2は、例えばシリ
コン単結晶基板から成り、周知の技術によってこのチッ
プ内には多数の回路素子が形成され、1つの回路機能が
与えられている。回路素子の具体例は、例えばMOSト
ランジスタから成り、これらの回路素子によって、例え
ば論理回路およびメモリの回路機能が形成されている。
ボンティングワイヤ4id、例えばAu細線やAI細線
より成る。
パッケージペース1は、例えばセラミック基板によシ構
成される。
キャップ6は、例えばセラミック材により構成される。
本発明によれば、磁性粉8が厚さ方向に配向した接着用
樹脂シート3により、パッケージペース1上に半導体素
子2をダイボンディングすることによジ、半導体素子2
からの熱が磁性粉8を介してパッケージペース1から放
散され、当該ダイボンディング方式によれば、半導体素
子2が発熱量の大きいECL 、TTL 、バイポーラ
CMO8などであってもその熱抵抗を著しく低減するこ
とが可能である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるビングリッドアレイ
型パッケージに適用した例を示したが、リードフレーム
を支持体とする樹脂封止型半導体装置など他の半導体装
ff1Kも本発明を適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば、熱抵抗を低減することのできるダイボ
ンディング技術を提供することができた。
【図面の簡単な説明】
第1因は本発明の実施例を示す半導体装置の構成断面図
、 第2図は本発明の実施例を示す要部拡大断面図、第3図
は本発明の実施例工程の説明図、第4図は本発明におけ
る原理図である。 1・・・パッケージペース、2・・・半導体素子、3・
・・接着用樹脂シート、4・・・ボンティングワイヤ、
5・・・封止ガラス、6・・・キャップ、7・・・リー
ドピン、8・・・磁性粉、9・・・磁石、10・・・ワ
ニス。 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子を支持体上に固着させる半導体素子のダ
    イボンディング方法において、シート形成前の熱硬化性
    合成樹脂ワニス中に、この樹脂よりも熱伝導率が高く、
    また、磁界をかけることにより配向可能な磁性粉を混入
    しておき、磁界をかけ、当該磁性粉を後述するシートの
    厚さ方向に配向させ、熱硬化させて、当該配向した磁性
    粉を内蔵した熱硬化性合成樹脂シートを形成し、当該シ
    ートを用いて半導体素子を支持体上に固着させることを
    特徴とする半導体素子のダイボンディング方法。 2、磁性粉が、針状の鉄粉である、請求項1に記載のダ
    イボンディング方法。
JP29595488A 1988-11-25 1988-11-25 半導体素子のダイボンディング方法 Pending JPH02143433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29595488A JPH02143433A (ja) 1988-11-25 1988-11-25 半導体素子のダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29595488A JPH02143433A (ja) 1988-11-25 1988-11-25 半導体素子のダイボンディング方法

Publications (1)

Publication Number Publication Date
JPH02143433A true JPH02143433A (ja) 1990-06-01

Family

ID=17827252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29595488A Pending JPH02143433A (ja) 1988-11-25 1988-11-25 半導体素子のダイボンディング方法

Country Status (1)

Country Link
JP (1) JPH02143433A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6438830B1 (en) 1997-04-16 2002-08-27 International Business Machines Corporation Process of producing plastic pin grid array

Similar Documents

Publication Publication Date Title
US6918983B2 (en) Adhesion method and electronic component
JP2002069392A (ja) 熱伝導性接着フィルムおよびその製造方法ならびに電子部品
DE102013106936B4 (de) Chip-Baustein und Verfahren zu seiner Herstellung
TWI337771B (en) Direct chip attach structure and method
JP2003007652A (ja) 半導体チップの製造方法
JP2004072009A (ja) 半導体装置及びその製造方法
JPH1154556A (ja) 半導体装置とその製造方法
US7682140B2 (en) Mold for resin molding, resin molding apparatus, and semiconductor device manufacture method
TWI220782B (en) Cavity-down ball grid array package with heat spreader
KR20010068289A (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2012069690A (ja) Bga半導体パッケージおよびその製造方法
JPH02143433A (ja) 半導体素子のダイボンディング方法
US4972241A (en) Magnetic force detecting semiconductor device and method for manufacturing the same
JP2001144230A (ja) 半導体装置及びその製造方法
JP2001081418A (ja) 熱伝導性接着フィルムおよびその製造方法ならびに電子部品
JPH1050770A (ja) 半導体装置及びその製造方法
JP2004288946A (ja) 電子部品の実装方法
JPH04329682A (ja) 磁電変換装置
JPH05206204A (ja) 導電粒子を用いた基板への電子部品の実装方法
JPS6476741A (en) Semiconductor device
JPS63208226A (ja) マルチチツプモジユ−ルの製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JPH0430532A (ja) 突起状電極バンプの構造及びその製法
JP2002083890A (ja) 半導体モジュール
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법